利用曝光辅助图形来减少基底反射影响的方法
【技术领域】
[0001]本发明涉及半导体制造领域，更具体地说，本发明涉及利用曝光辅助图形来减少基底反射影响的方法。
【背景技术】
[0002]随着技术节点的不断减小，离子注入层的图形尺寸，以及与前层的对准精度要求都越来越高。在光刻制程中，离子注入层由于受底部复杂前层图形的反射影响，会导致光刻胶图形尺寸偏离，甚至过窄崩塌产生缺陷问题。使用底部抗反射涂层(BARC)虽然能够降低基底反射影响，但需要增加刻蚀工艺来去除BARC，不仅增加了成本，也大大提高了工艺难度。常规光学临近修正(OPC)所做的尺寸补偿，需要根据测试图形的量测数据反馈来制定规贝1J，再做补偿修正，但对于千变万化的版图很难面面倶到。另外实际工艺中发现的离子注入层工艺热点的图形尺寸超过500nm，受底部反射影响导致了崩塌缺陷，常规OPC修正已无法做尺寸补偿。
【发明内容】
[0003]本发明所要解决的技术问题是针对现有技术中存在上述缺陷，提供能够利用曝光辅助图形来减少基底反射影响的方法，能够解决底部反射光导致的光刻胶图形尺寸偏离，甚至过窄崩塌的缺陷问题。
[0004]为了实现上述技术目的，根据本发明，提供了利用曝光辅助图形来减少基底反射影响的方法，包括:
[0005]第一步骤:按照光刻胶边界到光刻胶打开区域内的前层有源区层和多晶硅层的距离，将离子注入层版图图形边界进行分类，其中将所述距离小于或等于距离阈值的离子注入层版图图形边界归为第一类别，将所述距离大约距离阈值的离子注入层版图图形边界归为第二类别；
[0006]第二步骤:对第二类别的离子注入层版图图形边界添加第二尺寸的辅助图形，所述第二尺寸的辅助图形会在硅片上曝出图形；
[0007]第三步骤:对第一类别的离子注入层版图图形边界添加第一尺寸的辅助图形，其中所述第一尺寸的辅助图形不会在硅片上曝出图形。
[0008]优选地，第二尺寸大于第一尺寸。
[0009 ]优选地，距离阈值的取值大于最小线宽的2倍。
[0010]优选地，距离阈值取值介于200nm?600nm。
[0011]优选地，第二尺寸的辅助图形的宽度大于等于工艺的最小线宽尺寸，第二尺寸的辅助图形的间隔大于等于工艺的最小线宽尺寸
[0012]优选地，第二尺寸的辅助图形的宽度的取值范围为IOOnm?I OOOnm，第二尺寸的辅助图形的间隔的取值范围为I OOnm?I OOOnm。
[0013]优选地，第一尺寸的辅助图形的宽度为30nm?90nmo
[0014]优选地，第一尺寸的辅助图形的间隔为30nm?150nm。
[0015]优选地，第二步骤在第三步骤之前执行结果更优，但不限定两步骤的先后次序。
[0016]本发明提供了利用曝光辅助图形来减少基底反射影响的方法，其中针对离子注入层版图，在光刻胶打开区域添加辅助图形，按到前层有源区层和多晶硅层的距离，将离子注入层版图图形边界进行分类:到前层有源区层和多晶硅层距离小于等于距离阈值的光刻胶边界归为第一类别，由于靠近离子注入区域，对第一类别的边界添加小尺寸的辅助图形，特征为不会在硅片上曝出图形;到前层有源区层和多晶硅层距离大于距离阈值的光刻胶边界归为第二类别，由于附近为无用的浅沟槽隔离区域，可添加大尺寸的辅助图形，特征为会在硅片上曝出图形。由此，本发明通过增加辅助图形遮挡透射光，降低了底部反射光的影响，解决了底部反射光导致光刻胶图形尺寸偏离，甚至过窄崩塌的缺陷问题。
【附图说明】
[0017]结合附图，并通过参考下面的详细描述，将会更容易地对本发明有更完整的理解并且更容易地理解其伴随的优点和特征，其中:
[0018]图1示意性地示出了根据本发明优选实施例的利用曝光辅助图形来减少基底反射影响的方法的流程图。
[0019]需要说明的是，附图用于说明本发明，而非限制本发明。注意，表示结构的附图可能并非按比例绘制。并且，附图中，相同或者类似的元件标有相同或者类似的标号。
【具体实施方式】
[0020]为了使本发明的内容更加清楚和易懂，下面结合具体实施例和附图对本发明的内容进行详细描述。
[0021]图1示意性地示出了根据本发明优选实施例的利用曝光辅助图形来减少基底反射影响的方法的流程图。
[0022]如图1所示，根据本发明优选实施例的利用曝光辅助图形来减少基底反射影响的方法包括:
[0023]第一步骤S1:按照光刻胶边界到光刻胶打开区域内的前层有源区层和多晶硅层的距离，将离子注入层版图图形边界进行分类，其中将所述距离小于或等于距离阈值的离子注入层版图图形边界归为第一类别，将所述距离大约距离阈值的离子注入层版图图形边界归为第二类别；
[0024]优选地，距离阈值的取值大于最小线宽的2倍。
[0025]优选地，距离阈值取值介于200nm?600nm。进一步优选地，距离阈值取值介于300nm?500nm。
[0026]第二步骤S2:对第二类别的离子注入层版图图形边界添加第二尺寸的辅助图形，所述第二尺寸的辅助图形会在硅片上曝出图形；
[0027]优选地，第二尺寸的辅助图形的宽度大于等于工艺的最小线宽尺寸；例如，优选地，第二尺寸的辅助图形的宽度的取值范围为I OOnm?I OOOnm。
[0028]优选地，第二尺寸的辅助图形的间隔大于等于工艺的最小线宽尺寸。例如，优选地，第二尺寸的辅助图形的间隔的取值范围为I OOnm?I OOOnm。
[0029]第三步骤S3:对第一类别的离子注入层版图图形边界添加第一尺寸的辅助图形，其中所述第一尺寸的辅助图形不会在硅片上曝出图形。
[°03°]优选地，第一尺寸的辅助图形的宽度为30nm?90nm，第一尺寸的辅助图形的间隔为30nm?150nmo
[0031]优选地，第二步骤S2在第三步骤S3之前执行，即先添加大尺寸辅助图形，辅助图形边界靠近前层有源区层和多晶硅层的，再按边界第一类别标准，再次添加小尺寸辅助图形。
[0032]本发明增加的辅助图形，在光刻胶边界与大块透光区域间形成过渡遮挡区域，使光刻胶边界远离透光区，同时减少透光区的总透光量，降低底部反射光对光刻胶边界的影响，在不增加工艺难度及成本的前提下，解决底部反射光导致光刻胶图形尺寸偏离，甚至过窄崩塌的缺陷问题。
[0033]此外，需要说明的是，除非特别说明或者指出，否则说明书中的术语“第一”、“第二”、“第三”等描述仅仅用于区分说明书中的各个组件、元素、步骤等，而不是用于表示各个组件、元素、步骤之间的逻辑关系或者顺序关系等。
[0034]可以理解的是，虽然本发明已以较佳实施例披露如上，然而上述实施例并非用以限定本发明。对于任何熟悉本领域的技术人员而言，在不脱离本发明技术方案范围情况下，都可利用上述揭示的技术内容对本发明技术方案作出许多可能的变动和修饰，或修改为等同变化的等效实施例。因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所做的任何简单修改、等同变化及修饰，均仍属于本发明技术方案保护的范围内。
【主权项】
1.利用曝光辅助图形来减少基底反射影响的方法，其特征在于包括: 第一步骤:按照光刻胶边界到光刻胶打开区域内的前层有源区层和多晶硅层的距离，将离子注入层版图图形边界进行分类，其中将所述距离小于或等于距离阈值的离子注入层版图图形边界归为第一类别，将所述距离大于距离阈值的离子注入层版图图形边界归为第二类别； 第二步骤:对第二类别的离子注入层版图图形边界添加第二尺寸的辅助图形，所述第二尺寸的辅助图形会在硅片上曝出图形； 第三步骤:对第一类别的离子注入层版图图形边界添加第一尺寸的辅助图形，其中所述第一尺寸的辅助图形不会在硅片上曝出图形。2.根据权利要求1所述的利用曝光辅助图形来减少基底反射影响的方法，其特征在于，第二尺寸大于第一尺寸。3.根据权利要求1或2所述的利用曝光辅助图形来减少基底反射影响的方法，其特征在于，距离阈值的取值大于最小线宽的2倍。4.根据权利要求1或2所述的利用曝光辅助图形来减少基底反射影响的方法，其特征在于，距离阈值取值介于200nm?600nm。5.根据权利要求1或2所述的利用曝光辅助图形来减少基底反射影响的方法，其特征在于，第二尺寸的辅助图形的宽度大于等于工艺的最小线宽尺寸，第二尺寸的辅助图形的间隔大于等于工艺的最小线宽尺寸。6.根据权利要求1或2所述的利用曝光辅助图形来减少基底反射影响的方法，其特征在于，第二尺寸的辅助图形的宽度的取值范围为10nm?100nm，第二尺寸的辅助图形的间隔的取值范围为I OOnm?I OOOnm ο7.根据权利要求1或2所述的利用曝光辅助图形来减少基底反射影响的方法，其特征在于，第一尺寸的辅助图形的宽度为30nm?90nmo8.根据权利要求1或2所述的利用曝光辅助图形来减少基底反射影响的方法，其特征在于，第一尺寸的辅助图形的间隔为30nm?150nm。9.根据权利要求1或2所述的利用曝光辅助图形来减少基底反射影响的方法，其特征在于，第二步骤在第三步骤之前执行结果更优，但不限定两步骤的先后次序。
【专利摘要】本发明提供了利用曝光辅助图形来减少基底反射影响的方法，包括：按照光刻胶边界到光刻胶打开区域内的前层有源区层和多晶硅层的距离，将离子注入层版图图形边界进行分类，其中将所述距离小于或等于距离阈值的离子注入层版图图形边界归为第一类别，将所述距离大于距离阈值的离子注入层版图图形边界归为第二类别；对第二类别的离子注入层版图图形边界添加第二尺寸的辅助图形，所述第二尺寸的辅助图形会在硅片上曝出图形；对第一类别的离子注入层版图图形边界添加第一尺寸的辅助图形，其中所述第一尺寸的辅助图形不会在硅片上曝出图形。
【IPC分类】H01L21/027, G03F1/36
【公开号】CN105652586
【申请号】
【发明人】张月雨, 倪晟, 于世瑞
【申请人】上海华力微电子有限公司
【公开日】2016年6月8日
【申请日】2016年4月7日