一种芯片封装结构的制作方法
【技术领域】
[0001]本实用新型涉及一种芯片封装结构，属于半导体封装技术领域。
【背景技术】
[0002]随着半导体硅工艺的发展，芯片的尺寸越来越小，芯片尺寸封装是主流，但部分封装结构并不采用BGA阵列结构，而是采用与传统QFN或LGA相类似地平面焊盘结构，但由于硅基体本身是半导体材料，其芯片四周的硅基本体I裸露在组装环境中，如图1所示，在贴装回流工艺中，电极区域11容易因为焊锡膏2印刷量过多而导致部分焊锡爬升到硅基本体I的侧壁裸露的硅上面，造成芯片漏电或短路;或者由于芯片间距比较近，加热或回流后，导致芯片的侧壁接触到了其他芯片的金属凸块而导致失效。
【发明内容】
[0003]本实用新型的目的在于克服上述不足，提供一种侧壁绝缘保护、不易漏电或短路、提高可靠性、改善芯片贴装良率的芯片封装结构。
[0004]本实用新型的目的是这样实现的:
[0005]本实用新型一种芯片封装结构，其包括硅基本体和芯片电极，所述硅基本体的正面设置钝化层并开设钝化层开口，所述芯片电极由背面嵌入于硅基本体的正面，所述钝化层开口露出芯片电极的正面，
[0006]所述钝化层的上表面设置介电层并开设介电层开口，所述介电层开口露出芯片电极的正面；
[0007]所述芯片电极的上表面设置凸块结构，所述凸块结构由下而上依次包括金属种子层、金属柱、焊料层；
[0008]所述硅基本体的四周和背面设置包封层。
[0009]进一步地，所述包封层为一体结构。
[0010]进一步地，所述包封层与介电层于两者的交界处密闭连接。
[0011]本实用新型有益效果是:
[0012]1、本实用新型的芯片封装结构侧壁设置绝缘保护，避免了因焊锡爬升到硅基本体的侧壁裸露的硅上面而造成的漏电或短路，提高可靠性，改善了芯片的贴装良率；
[0013]2、本实用新型的芯片封装结构的金属柱高度尺寸进一步减薄，且采用裸露设计，而硅基本体的四周和背面设置的包封层为一体结构，结构简洁，降低了设计难度，节约了制造成本。
【附图说明】
[0014]图1为现有芯片封装结构的剖面示意图；
[0015]图2为本实用新型一种芯片封装结构的实施例的示意图；
[0016]图3为图2的A-A剖面示意图；
[0017]图中:
[0018]硅基本体I
[0019]芯片电极11
[0020]钝化层13
[0021]钝化层开口 131
[0022]包封层3
[0023]介电层4
[0024]介电层开口 41
[0025]凸块结构5
[0026]金属种子层51
[0027]金属柱53
[0028]焊料层55。
【具体实施方式】
[0029]参见图2和图3，实施例
[0030]本实用新型一种芯片封装结构，芯片电极11至少为两个，图2中以两个芯片电极11示意，设置于芯片的正面，规则排布，如图2所示。其硅基本体I的正面设置钝化层13并开设钝化层开口 131，所述芯片电极11由背面嵌入于硅基本体I的正面，所述钝化层开口 131露出芯片电极11的正面。
[0031]所述钝化层13的上表面设置介电层4并开设介电层开口41，所述介电层开口 41露出芯片电极11的正面；
[0032]所述芯片电极11的上表面设置凸块结构5，所述凸块结构5由下而上依次包括金属种子层51、金属柱53、焊料层55;金属柱53采用裸露设计，其高度尺寸尽可能地减薄。凸块结构5的高度只需略高于介电层4的高度即可。如图3所示，该简洁的封装结构，节约了制造成本，降低了设计难度。
[0033]所述硅基本体I的四周和背面设置由可以起到防水、防潮、防震、防尘、散热、绝缘等作用的包封料形成的包封层3。所述包封层3可以为一体结构。在包封层3与介电层4的交界处，包封层3与介电层4密闭连接。包封层3使硅基本体I的前后左右四个面及背面均得到物理和电气保护，防止外界干扰，以提高其可靠性；同时为侧壁提供绝缘保护，使其不易漏电或短路，改善了芯片贴装良率。
[0034]本实用新型一种芯片封装结构不限于上述实施例，任何本领域技术人员在不脱离本实用新型的精神和范围内，依据本实用新型的技术实质对以上实施例所作的任何修改、等同变化及修饰，均落入本实用新型权利要求所界定的保护范围内。
【主权项】
1.一种芯片封装结构，其包括硅基本体(I)和芯片电极(11)，所述硅基本体(I)的正面设置钝化层(13)并开设钝化层开口( 131 )，所述芯片电极(11)由背面嵌入于硅基本体(I)的正面，所述钝化层开口(131)露出芯片电极(11)的正面， 其特征在于:所述钝化层(13)的上表面设置介电层(4)并开设介电层开口(41)，所述介电层开口(41)露出芯片电极(11)的正面； 所述芯片电极(11)的上表面设置凸块结构(5)，所述凸块结构(5)由下而上依次包括金属种子层(51)、金属柱(53)、焊料层(55); 所述硅基本体(I)的四周和背面设置包封层(3)。2.根据权利要求1所述的一种芯片封装结构，其特征在于:所述包封层(3)为一体结构。3.根据权利要求1或2所述的一种芯片封装结构，其特征在于:所述包封层(3)与介电层(4)于两者的交界处密闭连接。
【专利摘要】本实用新型涉及一种芯片封装结构，属于半导体封装技术领域。其包括硅基本体(1)和芯片电极(11)，所述硅基本体(1)的正面设置钝化层(13)并开设钝化层开口(131)，所述芯片电极(11)由背面嵌入于硅基本体(1)的正面，所述钝化层开口(131)露出芯片电极(11)的正面，所述钝化层(13)的上表面设置介电层(4)并开设介电层开口(41)，所述介电层开口(41)露出芯片电极(11)的正面；所述芯片电极(11)的上表面设置凸块结构(5)；所述硅基本体(1)的四周和背面设置包封层(3)。本实用新型提供了一种侧壁绝缘保护、不易漏电或短路、提高可靠性、改善芯片贴装良率的芯片封装结构。
【IPC分类】H01L23/31, H01L23/488
【公开号】CN205303448
【申请号】
【发明人】张黎, 赖志明, 龙欣江, 陈栋, 陈锦辉
【申请人】江阴长电先进封装有限公司
【公开日】2016年6月8日
【申请日】2015年12月28日