专利名称：通信系统的盲分离抗干扰基带处理装置的制作方法
技术领域：
本发明涉及一种通信系统中的干扰装置，特别是一种采用盲信号分离方法实现抗干扰 处理的通信系统基带处理装置。
背景技术：
在通信系统中在通信过程中往往容易引入干扰信号，而这种干扰信号往往对于通信系 统来说是随机的、未知的、不可控的。但是，它直接影响到通信质量。传统的抗干扰技术， 通常情况下假定干扰源是何种噪声，并且对信噪比有一定要求，这样才能进行有效的抗干 扰处理。但是，多数的噪声是无法知晓的，在很多情况下噪声的大小也是无从知道的，有 时候噪声的功率会远远超过真实通信型号的功率，因为如何对于无从知晓的干扰源进行抗 干扰处理，对于提高通信系统的稳定性、可靠性和通信质量有着重要的作用。 信号盲分离理论是当今信号处理领域的热门研究课题之一，指的是在不知道具体信源和信 道的情况下，即所谓"盲"状态下，只利用信源所产生的混合信号(称为盲信号)，通过相 应的处理，就能把各自的信源信号分离出来(称为盲分离)。在通信系统中，干扰源和通信 信号是个典型的盲分离系统，把接收机接收到的信号认为是通信信号和干扰源在信道中混 合的信号，将其分离出通信信号和干扰信号就能实现抗干扰过程。在军事、航天、电子对 抗等保密通信领域，这些领域容易受到人为的干扰，有效的抵制第三方的干扰具有重要意 义，因此，急需开放出一种适用于通信系统的盲分离抗干扰基带处理装置。
发明内容
本发明的目的在于针对己有技术中存在的不足，提供一种基于盲信号分离的抗干扰基 带处理装置，采用盲分离方法，去除包括人为干扰在内的各种干扰信号，有效地提高通信 质量和稳定性。本发明的构思是设计出的装置，能够针对通信接收机接收到的通信信号 通常带有人为或者自然的干扰信号，对接收到的信号进行抗干扰处理。将不相关的两个射 频接收解扩的基带信号通过盲分离方法，分离出干扰信号和有效的通信信号，使接收者接 收到尽可能收到原始通信信息信号。本发明采用下述技术方案实现
通信系统的盲分离抗干基带处理装置，包括 一个处理器，对盲分离处理处理；信号 输入输出控制单元l;数据存储器，FLASH存储器，输入FIFO和输出FIFO，其特征在于
两路带有干扰的通信信号经过射频模块采集和下变频后输入到输入信号采集单元；再将两
路信号存储在输入FIFO，由处理器采用盲分离方法将两路信号分离成干扰信号和通信信 号，同时输入到输出FIFO中；最后，再输入信号输入输出控制单元l，通过一个干扰和信 号的判决逻辑对干扰信号和通信信号进行判别，将盲分离出来的通信信号输出。
上述的通信系统的盲分离抗干基带处理装置中，处理器采用TMS320DM6467数字信号 处理器，其数据总线BED[CL7]和00110
分别连接数据存储器和程序存储器的数据线， 其地址总线BEA[.,20]和001^
分别连接数据存储器和程序存储器的地址线，其外部 存储器接口 EMIFA中CE1连接输出FIFO、 CE2连接输入FIFO, TMS320DM6467处理器 分别连通从时序控制单元来的时序和控制信号及从电源单元来的电源信号；受干扰的通信 信号在TMS320DM6467处理器进行盲信号分离，分离过程中的中间数据经地址线寻址，由 数据总线存储到数据存储器中。
上述的通信系统的盲分离抗干基带处理装置中，所述信号输入输出控制单元包括FPGA 芯片EPM240GT100，输入信号采集单元包括AD9862型芯片，两个带干扰的信号在前一级 通过各自的放大器连到AD9862型芯片的AUX—ADC-A1脚和AUX—ADC_B1脚，AD9862 型芯片的D[O..ll]A，D[O..ll]B脚连接到信号输入输出控制单元1中的EPM240GT100型芯 片的B.PIN[15.,38]引脚，从时序控制单元来的信号传输到AD9862型芯片和EPM240GT100 芯片上；在时序控制单元来的时钟和控制信号作用下，两个带干扰的信号分别经过放大输 入AD9862芯片，在其内进行A/D转换，然后输出到输入信号采集与信号输入输出控制 单元1的EPM240GT100芯片的B.PIN[15,.38]脚。
上述的通信系统的盲分离抗干基带处理装置中，带有干扰的通信信号在所述 EPM240GT100型芯片中经两路信号交替组织成 一 路信号经过输入FIFO输入 TMX320DM6467芯片中，在TMX320DM6467型芯片中进行盲信号分离；经 TMX320DM6467芯片进行盲信号分离处理之后的信号传输到输出FIFO,经EPM240GT100 的B.PIN[40,.55]输入到EPM240GT100型芯片，在EPM240GT100型芯片中进行分离出干 扰信号和通信信号后，从EPM240GT100的8. 1>1[58..71]脚输出的信号，输入到AD9862 型芯片的Tx
脚，在AD9862型芯片中经D/A转换后输出到放大器，再经放大器输 入到终端设备。
上述的通信系统的盲分离抗干基带处理装置中，数据存储器采用7EA41D9GPX型存储 器，FLASH存储器采用AM29V400型存储器；AM29V400的数据总线PD[7.,0]连接 TMx320DM6467处理器的数据线，地址总线PA[19.,0]连接TMX320DM6467处理器的地址 线，数据存储器7EA41D9GPX的数据总线DD[3L.0]连接TMX320DM6467处理器的数据线，
7EA41D9GPX的地址总线DA[19,.0]连接TMX320DM6467处理器的地址线；前述两存储器 与时序和控制单元相连；在系统程序下载的时候，程序代码通过地址线PA[19.,0]寻址，经 数据总线PD[7,.0]下载到FIASH存储器AM29LN400中处理过程中的中间数据则通过地 址总线DA[9,.0]寻址，经数据总线00[31..0]存放到数据存储器7EA41D9GPX中。
本发明与现有的通信抗干扰技术相比，具有如下显而易见的突出的实质性特点和显著 的优点本装置采用盲分离方法进行抗干扰处理，将干扰信号当作一个信号源处理，对干 扰信号的要求较低，即使针对强的干扰信号，本装置也能保持良好的通信质量和稳定性。 采用盲分离抗干扰系统，他对干扰源和通信信号均当作一个信号源处理，因此能够更加有 效进行抗干扰处理，提高通信系统的稳定性和通信质量。
图l是实施方式中的通信系统架构框图2是图1中通信系统的盲分离抗干扰基带处理装置结构框图3是图2示例中的TMX320DM6467数字信号处理器的电路连接关系；
图4是图2示例中的FPGA芯片EPM240GTI00电路连接关系；
图5是图2示例中的SDRAM和FLASH的电路连接关系；
图6是图2示例中的输入输出缓冲器FIFO采用IDT72V265芯片的电路连接关系； 图7是图2示例中的电源模块。 图8是盲分离过程示意图。
具体实施例方式
下面结合附图对本发明的具体实施方式
进行说明。
本发明装置在附图1的通信系统架构，在基带模块完成盲分离过程，从而实现抗干扰 处理。在参考图1，经过干扰的通信信号采用两个相对不相关的天线，接收混叠的信号， 经过射频模块对接收信号进行AD转换和解扩，在解调之前对信号进行盲分离处理，实现 干扰信号与通信信号的分离。
本发明的装置如图2所示本基于盲信号分离的语音增强装置主要由处理器2、存储 器单元(包括数据存储器5和FL，ASH存储器6)、时序控制单元8、电源单元7和信号输入 输出控制单元l，以及输入输出缓冲(即输入FIF0 3和输出FIF0 4组成。
TMX320DM6467处理器2分别与JTAG接口、数据存储器5、 FLASH存储器6、输入 缓冲器3 (即输入FIFO)和输出缓冲器4 (即输出FIFO)相连，如图2、图4所示。信号 输入输出控制单元1采用FPGA芯片EPM240GT100，其电路连接关系见图3， 一端与输入
缓冲器3和采集到的混叠信号相连；另一端输出缓冲器4相连，并将分离出来的信号和干
扰判别并输出；时序控制单元8分别和输入输出单元1、 TMX320DM6467处理器2、数据 存储器5、 FLASH存储器6、输入缓冲器3和输出缓冲器4。
在时序控制单元8产生的时钟信号和控制信号作用下，采集的两路混叠信号进入输入 缓冲器3后，再进入TMX320DM6467处理器2，在此进行特盲分离处理，分离成干扰信号 和通信信号，将分离后的信号输出缓冲器4输出到信号输入输出控制单元1，经过l判别 干扰信号和通信信号，将盲分离出来的信号输出。另外，JTAG接口是系统调试用的，而电 源单元7则向所有单元提供所需要的电源信号。
参见图4，信号输入输出控制单元1的采集子模块的结构是两个射频天线解调后的信 号连接到AD9862型芯片的VIN+A脚和VIN+B脚，AD9862型芯片的D[O..ll]A，D[O..ll]B 脚连接到信号输入输出控制单元1中EPM240GT100型芯片的8. 11^[15..38]引脚，从时序 和控制单元8来的信号连接到AD9862型芯片和EPM240GTI00芯片上。
输出子模块的结构是经TMX320DM6467处理器进行盲信号分离处理之后的信号传 输到FIFO,经EPM240GT100的8"11^[40..55]输入到信号输入输出控制单元1中的 EPM240GT100型芯片，在EPM240GT100型芯片中进行处理组织后，从EPM240GT100的 B.PIN[58,.71]脚输出的信号，输入到AD9862型芯片的Tx
脚，在AD9862型芯片 中经D/A转换后输出到放大器，再经放大器输入到终端设备。
参见图3， TMX320DM6467处理器2的数据总线BED
和AED[32,.63]连接存储器 单元(数据存储器5和程序存储器6)中数据线；地址总线8￡八[1..20]和八￡八[3..22]连接存 储器单元(数据存储器5和程序存储器6)中地址线；引脚E2(DXO)连接输出FIFO;输出 信号经FIFO传输到EPM240GT100型芯片的B.PIN[40,.55]脚；EPM240GT100型芯片的 B.PIN[58,.71]脚连接AD9862型芯片的Tx 〔0..13]引脚；从时序和逻辑控制单元8来的时 序和控制信号和从电源单元7来的电源信号分别和TMX320DM6467处理器2相连。
在时序逻辑控制单元8来的时序和控制信号的作用下，信号输入输出控制单元1中 EPM240GT100型芯片的B.PIN[58,.71]脚输出的数字信号经TMX320DM6467处理器2引脚 D2(DRO)进入TMX320DM6467处理器2，在此进行特盲分离处理，分离成干扰信号和通信 信号，将分离后的信号输出缓冲器4输出到信号输入输出控制单元1;盲分离分离过程中 的中间数据经地址总线寻址，由数据总线存储到存储单元5、 6中。
到信号输入输出控制单元1的EPM240GT100型芯片、AD9862型芯片的时序和控制 信号、到TMS302C6467处理器2的时序和控制信号、到存储器单元5、 6的时序和控制信
号和3.3V电源10分别与时序控制单元8的EPM3128ATC100芯片相连。
时序控制单元8主要是向整个装置提供时钟和控制信号。该单元需要3. 3V电源，产 生输入和输出单元EPM240GT100型芯片、AD9862型芯片所需要的时序和控制信号、 TMS302C6467处理器2所需要的时序和控制信号和存储器单元所需要的时序和控制信号。
参见图5， FLASH存储器6的AM29V400芯片的数据总线PD[7,.0]连接 TMX320DM6467处理器2中的数据线，地址总线PA[19.,0]连接TMX320DM6467处理器2 中的地址线；数据存储器5的7EA41D9GPX芯片的数据总线DD[31.,0]连接 TMx320DM6467处理器2中的数据线，地址总线0八[19..0]连接TMX320DM6467处理器2 中的地址线。本单元还和时序和控制单元8相连。
参考图7电源单元7主要是由这一 PT6392C电源芯片组成。电源芯片PT6392C的引 脚[4、 5、 6]连接5V输入电源，引脚[12、 13、 14、 15]连接3. 3V输出，引脚[18、 19、 20、 21]连接1. 2V输出。有外部电源向本电源单元IO提供5V电源信号，经本单元10转换， 输出装置所需要的3. 3V和1. 2V电源信号。
参见图7，信号输入输出控制单元1的输出子模块的电路是 一块EPM240GT100型 芯片的引脚8^11^[40..55]连接从TMX320DM6467处理器的E2输出的经FIFO缓冲的信号， EPM240GT100的B.PIN[58./71]脚与AD9862型芯片的Tx
脚相连，信号在AD9862 型芯片中经D/A转换后输出到放大器，再经放大器输入到终端设备。从时序和控制单元8 来的信号同EPM240GT100型芯片、AD9862型芯片相连。
在时序和控制单元8向本单元7提供的时序和控制信号作用下，从TMX320DM6467 处理器的E2输出的分离信号(数字信号)经FIFO由B.PIN[40.,55]脚进入EPM240GT100型 芯片，在EPM240GT100型芯片内进行组织处理后，进入AD9862型芯片，在AD9862型 芯片中进行D/A转换，然后输出，输出信号再经放大器放大后输出到语音输出设备。
参考附图7，盲分离过程分为中心化、白化和单分量提取几个步骤。
(1) 中心化
首先对检测到的混叠信号;c- Od， x2)中心化，通过减去均值向量m-f(;c)，可以使
到x是一个O均值变量，则分离出来的信号^= (A， 也将是一个O均值向量，混叠信号 x;f通过原始信号s在传输过程中混叠后产生的，欺:c^4" Z为混叠矩阵。
(2) 白化
接着需要对观测向量:c进行白化，目标是要得到一个向量Jf，它的元素是不相关的而
且方差为l，也即是^为正交矩阵(函数五w表示数学期望)
卿>/
对五(效")进行特征分解，可得
其中，￡是特征向量，￡>是特征值的对角矩阵，Z)-fl^g(《,《)。注意到，五(JfJ^)可以利 用采样值估计得到，所以白化可以表示为
其中，￡)1/2=&^(《，《)。容易验证￡(^" = /。 于是，白化后得到了一个新的混叠矩阵i，即
可以发现i也是一个正交矩阵
实质上，白化把数据的维数降低了。 (3)单分量提取
a) 选择一个初始的权值向量w
b) 使w自适应调整
w+ =五(xg(v/x)) —五(g'(w、))w
对于复数信号有
c) 归一化w
如果不收敛(即旧的vv与新的w更新方向不一致)，则返回b)继续。 这样迭代下去就可以分离出原始信号s,本发明采用专用的高性能的浮点型DSP芯片 TMx320DM6467实现盲信号分离。
权利要求
1. 通信系统的盲分离抗干基带处理装置，包括处理器(2)；数据存储器(5)；FLASH存储器(6)；输入信号采集单元，对两路带干扰的输入信号解调和下变频，其特征在于该装置还包括信号输入输出控制单元(1)、输入FIFO(3)和输出FIFO(4)，两路带有干扰的通信信号经过射频模块采集和下变频后输入到信号输入输出控制单元(1)；两路信号从该单元出来后再存储在输入FIFO(3)，由处理器(2)采用盲分离方法将两路信号分离成干扰信号和通信信号，同时输入到输出FIFO(4)中；最后，再传输至信号输入输出控制单元(1)，通过一个干扰和信号的判决逻辑对干扰信号和通信信号进行判别，将盲分离出来的通信信号输出。
2. 根据权利要求1所述的通信系统的盲分离抗干基带处理装置，其特征在于处理器(2) 采用TMS320DM6467数字信号处理器，其数据总线BED
和00110
分别连接数 据存储器(5)和程序存储器(6)的数据线，其地址总线8￡八[1..20]和001^
分别连 接数据存储器(5)和程序存储器(6)的地址线，其外部存储器接口 EMIFA中CE1连接 输出FIFO (4)、 CE2连接输入FIF03， TMS320DM6467处理器(2)分别连通从时序控制 单元(8)来的时序和控制信号及从电源单元(7)来的电源信号；受干扰的通信信号在 TMS320DM6467处理器(2)进行盲信号分离，分离过程中的中间数据经地址线寻址，由 数据总线存储到数据存储器(5)中。
3. 根据权利要求2所述的通信系统的盲分离抗干基带处理装置，其特征在于所述信号 输入输出控制单元(1)包括FPGA芯片EPM240GT100，输入信号采集单元包括AD9862 型芯片，两个带干扰的信号在前一级通过各自的放大器连到AD9862型芯片的 AUX—ADC—Al脚和AUX—ADC_B1脚，AD9862型芯片的D[O..ll]A,D[O..ll]B脚连接到信 号输入输出控制单元(1)中的￡ ^12400丁100型芯片的8. 1^15..38]引脚，从时序控制单 元(8)来的信号传输到AD9862型芯片和EPM240GT100芯片上；在时序控制单元(8) 来的时钟和控制信号作用下，两个带干扰的信号分别经过放大输入AD9862芯片，在其内 进行A/D转换，然后输出到信号输入输出控制单元1的EPM240GT100芯片的B.PIN[15..38] 脚。
4. 根据权利要求3所述的通信系统的盲分离抗干基带处理装置，其特征在于带有干扰 的通信信号在所述EPM240GT100型芯片中将两路信号交替组织成一路信号经过输入FIFO(3)输入TMX320DM6467芯片中，在TMX320DM6467型芯片中进行盲信号分离；经 TMX320DM6467芯片进行盲信号分离处理之后的信号传输到输出FIFO (4)，经EPM240GT100的B.PIN[40,.55]输入到EPM240GT100型芯片，在EPM240GT100型芯片中 分离出干扰信号和通信信号后，从EPM240GT100的8. 1^58..71]脚输出的信号，输入到 AD9862型芯片的Tx
脚，在AD9862型芯片中经D/A转换后输出到放大器，再经 放大器输入到终端设备。
5、根据权利要求4所述的通信系统的盲分离抗干基带处理装置，其特征在于上述的数 据存储器(5)采用7EA41D9GPX型存储器，FLASH存储器(6)采用AM29V400型存储 器；AM29V400的数据总线PD[7,.0]连接TMx320DM6467处理器的数据线，地址总线 PA[19.,0]连接TMX320DM6467处理器的地址线，数据存储器7EA41D9GPX的数据总线 DD[3L0]连接TMX320DM6467处理器的数据线，7EA41D9GPX的地址总线0八[19..0]连接 TMX320DM6467处理器的地址线；前述两存储器与时序和控制单元相连；在系统程序下载 的时候，程序代码通过地址线PA[19,.0]寻址，经数据总线PD[7,.0]下载到FIASH存储器 AM29LN400中处理过程中的中间数据则通过地址总线DA[9,.0]寻址，经数据总线DD[31..0] 存放到数据存储器7EA41D9GPX中。
全文摘要
本发明提供一种通信系统的盲分离抗干扰基带处理装置。它主要由处理器，信息接收单元、信息输出单元和干扰输出和电源单元组成。信息接收单元主要为两路带干扰的输入解调下变频信号。由一个时序合控制单元向各单元提供时钟信号和控制信号，将采集的两路独立的带干扰的信号输入处理器，由处理器进行预处理、盲分离、将分离干扰噪声和信号输送到输出单元。本发明装置可以用于一般的通信机中，尤其在雷达、军事等领域可以采用，对信噪比没有要求，能够在强干扰下保持良好的通信质量。
文档编号H04B7/26GK101388733SQ200810218530
公开日2009年3月18日 申请日期2008年10月22日 优先权日2008年10月22日
发明者吴宗泽, 周智恒, 孟凡飞, 张克新, 杨祖元, 谢胜利 申请人:华南理工大学