专利名称：具有减小的噪声的数字射线照相成像阵列的制作方法
技术领域：
本发明总的涉及数字射线照相成像，更具体地，涉及使用 用于图案噪声的校正的电路的成像阵列(例如，像素)。
背景技术：
数字射线照相(DR)成像面板使用以行乘列的矩阵布置的各个传感器的阵列从闪烁介质采集图像数据，其中每个传感器提供图像数据的单个像素。对于这些成像装置，氢化非晶硅(a_Si:H)通常用来形成每个像素所需的薄膜晶体管(TFT)开关和光电二极管，尽管可以替代性地使用诸如激光再结晶硅的多晶半导体和单晶硅晶体管开关的多晶半导体。传统的固态图像传感器已经使用含有光屏蔽像素的校正柱来提供用于校正目的的暗偏移值。例如，US4293877和US6034406A教导了在固态成像阵列中使用光屏蔽像素来获得用于图像传感器的行中的像素的暗偏移的校正。这两个专利在此都通过参引的方式全部并入。
发明内容
实施例涉及具有校正电路或校正像素的成像阵列。校正电路或校正像素的实施例可以在平板显示器上和/或散布或集成在光敏像素之间。例如，校正像素的实施例能够提高阵列两端的噪声减小。示例性实施例提供射线照相感测阵列，其包括基底、基本沿第一方向定向的扫描线、以及基本沿第二方向定向的数据线。该阵列能够进一步包括至少一个电容性元件，该至少一个电容性元件被构造为布置在基底上方的数据线和扫描线之间的校正像素。电容性元件可以包括金属_绝缘体_金属型电容器和/或金属_绝缘体_半导体型电容器。该阵列可以进一步包括具有第一、第二和第三端子的薄膜晶体管。第一端子可以包括源极，第二端子可以包括漏极，以及第三端子可以包括栅极。栅极可以电连接于扫描线，并且源极和漏极端子两者都可以电连接于数据线。该阵列还可以进一步包括具有第一、第二和第三端子的薄膜晶体管，其中第一端子可以包括源极，第二端子可以包括漏极，以及第三端子可以包括栅极。然而，栅极可以电连接于扫描线，源极可以电连接于电容器的端子，以及漏极端子可以电连接于偏压线。另外的实施例提供光感测阵列，其包括形成在基底上方的多个光敏像素，以行和列布置，形成光敏区域。每个光敏像素可以包括沿基底的行方向定向的扫描线；沿基底的列方向定向的数据线；偏压线；具有第一、第二和第三端子的薄膜晶体管开关，第一端子包括源极、第二端子包括电连接于数据线的漏极，以及第三端子包括电连接于扫描线的栅极； 以及具有至少第一和第二端子的光敏元件，第一端子电连接于偏压线并且第二端子电连接于薄膜晶体管开关的源极。该阵列还可包括多个校正像素，其中每个校正像素可以包括沿行方向定向的扫描线、沿基底的列方向定向的数据线、以及布置在数据线和扫描线之间的电容器。
本发明提供一种射线照相感测阵列，包括闪烁器，其构造成响应于照射的接收而发光；形成在基底上方的多个光敏像素，其设置成形成光耦合于所述闪烁器的光敏区域，其中每个光敏像素包括沿所述阵列的第一方向定向的扫描线；沿所述阵列的第二方向定向的数据线；偏压线； 切换元件，其包括第一电极、连接于所述数据线的第二电极、以及连接于所述扫描线的控制电极；以及光敏元件，其包括至少第一和第二电极，第一电极电连接于所述偏压线，且该第二电极电连接于晶体管的第一电极；以及多个校正像素，其中每个校正像素包括扫描线；数据线；耦合在该数据线和该扫描线之间的电容性元件。优选地，在本发明的射线照相感测阵列中中，所述多个校正像素沿所述阵列的至少第一方向布置，或者所述多个校正像素沿所述基底的至少第二方向布置，其中所述第一方向是水平或扫描方向，并且所述第二方向是所述阵列的竖直或列方向。优选地，在本发明的射线照相感测阵列中，所述多个校正像素在所述多个光敏像素外部。优选地，在本发明的射线照相感测阵列中，所述光敏像素的列占据所述第一方向上的第一距离，并且所述多个校正像素的列占据所述第一方向上的第二距离，其中所述第
二距离小于所述第一距离。优选地，在本发明的射线照相感测阵列中，所述第二距离小于所述第一距离的 85%，其中所述第二距离小于所述第一距离的50%，其中所述第二距离小于所述第一距离的25%，或者其中所述第二距离小于所述第一距离的10%。优选地，在本发明的射线照相感测阵列中，所述多个校正像素的列散布在所述光敏像素的列之间，其中为每个读取集成电路(ROIC)提供散布的校正像素。优选地，在本发明的射线照相感测阵列中，所述多个校正像素的列沿着所述光敏像素的列的至少一个边缘。优选地，在本发明的射线照相感测阵列中，所述电容性元件包括金属_绝缘体_金属型电容器或金属_绝缘体_半导体型电容器，其中所述电容性元件包括第一金属电极、第二金属电极、绝缘体和半导体，其中所述电容性元件包括晶体管，该晶体管包括第一电极、 连接于数据线的第二电极、以及连接于扫描线的控制电极，或者其中所述电容性元件包括所述晶体管，该晶体管包括连接于所述数据线的第一电极和第二电极、以及连接于所述扫描线的控制电极。优选地，在本发明的射线照相感测阵列中，每个电容性元件包括重叠电容器。优选地，在本发明的射线照相感测阵列中，所述多个校正像素中的扫描线和列线之间的电容性元件的电容大约等于所述光有源像素中的扫描线和漏极线之间的电容，或者其中所述校正像素中的扫描线和列线之间的总重叠电容大约等于所述光敏像素中的扫描线和列线之间的总电容。优选地，在本发明的射线照相感测阵列中，所述多个校正像素中的扫描线和列线之间的电容性元件的电容比所述光敏像素中的扫描线和列线之间的电容大比例因子α，或者其中所 述校正像素中的扫描线和列线之间的总重叠电容比所述光敏像素中的扫描线和列线之间的总电容大比例因子α。优选地，在本发明的射线照相感测阵列中，所述比例因子α的值为2、二倍 (binary multiple)、—$/]、—。优选地，在本发明的射线照相感测阵列中，所述多个校正像素还包括多个薄膜晶体管，其中每个薄膜晶体管包括连接于所述数据线的第一电极和第二电极、以及连接于所述扫描线的控制电极，其中所述校正像素中的所述薄膜晶体管与所述光敏像素中的晶体管基本相同。优选地，在本发明的射线照相感测阵列中，所述电容性元件包括电容器，并且其中每个数据线竖直定向在每个整个相应的电容器上方。优选地，在本发明的射线照相感测阵列中，所述多个校正像素构造成补偿出现在所述光敏像素中的时间上不与所述光敏像素检测到的暗参考帧或所述光敏像素读取的图像数据的定时有关的噪声。优选地，在本发明的射线照相感测阵列中，出现在所述光敏像素中的时间上不与从所述光敏像素读取的数据相关的噪声包括下列各项中的至少一种通过所述数据线产生的电源噪声和电磁干涉噪声、通过所述偏压线产生的电源噪声和电磁干涉噪声、在电荷放大器的反馈电容器上的参考电源噪声和噪声电荷、通过所述扫描线产生的电磁干涉噪声或栅极线行选择时钟的馈通。优选地，在本发明的射线照相感测阵列中，出现在所述光敏像素中的时间上不与从所述光敏像素读取的数据相关的噪声包括下列所有项通过所述数据线产生的电源噪声和电磁干涉噪声、在电荷放大器的反馈电容器上的参考电源噪声和噪声电荷或栅极线行选择时钟的馈通，其中，所述电容性元件包括金属_绝缘体_金属型电容器、金属_绝缘体_半导体型电容器、或晶体管，该晶体管包括连接于所述数据线的第一电极和第二电极、以及连接于所述扫描线的控制电极。优选地，在本发明的射线照相感测阵列中，所述多个校正像素中的每个校正像素还包括偏压线；并且其中所述电容性元件包括晶体管，其包括第一电极、连接于所述数据线的第二电极、以及连接于所述扫描线的控制电极；和电容器，其包括第一电极、绝缘体和第二电极，该第一电极电连接于所述偏压线， 并且该第二电极电连接于所述晶体管的第一电极。本发明还提供一种校正上述的成像阵列的方法，包括组合用于像素组中的多个校正像素的信号值；以及
从所述像素组中的每个光 敏像素中减去与组合的信号值有关的值。优选地，在本发明的校正成像阵列的方法中，所述方法包括平均化用于所述像素组中的多个校正像素的信号值；以及从所述像素组中的所述每个光敏像素中减去平均的信号值。优选地，在本发明的校正成像阵列的方法中，所述方法包括将平均信号值除以比例因子α ；以及从所述像素组中的所述每个光敏像素中减去平均的信号值。优选地，在本发明的校正成像阵列的方法中，所述方法包括将一组修正系数的总和乘以校正信号以获得修正的信号；以及从所述光敏像素中的信号中减去修正的信号以确定校正的信号。本发明提供一种医疗诊断成像设备，包括用于产生X射线的装置；平板图像接收器，其接收X射线并产生未修正的诊断电子图像数据；以及处理装置，其用于从未修正的诊断电子图像数据产生修正的图像数据，所述处理装置被编程为a)从散布在所述平板图像接收器上的校正单元的阵列接收数据，以产生时间上不与未修正的诊断电子图像数据有关的噪声数据；以及b)基于时间上不与未修正的诊断电子图像数据有关的所述噪声数据修正未修正的诊断电子图像数据；其中，所述校正单元不包括所述平板图像接收器的光传感器层，并且其中每个校正单元包括行导电线、列导电线以及耦合在所述行导电线和列导电线之间的电容性元件。
当参照下面结合附图考虑的实施例的详细描述时，实施例的各种特征能够更全面地体会到，同时能够被更好地理解。图1是示出在平板成像器中的相关技术的成像像素的截面视图的图；图2是示出相关技术的平板成像器的部件的示意图；图3是包括MIS光传感器的相关技术的像素的示意图；图4是包括PIN光电二极管的相关技术的像素的示意图；图5是示出了根据本教导的校正电路(例如，校正像素)的实施例的示意图；图6是示出了用于图5的校正像素的示例性布局的图；图7是沿A-A’线截取的截面视图，示出了图6的示例性校正像素；图8是示出了根据本教导的校正电路(例如，校正像素)的另一个实施例的示意图；图9是示出了图8的校正像素的沿A-A’线截取的示例性截面布局的图；图10是根据本教导的用于含有校正像素和光敏像素的成像阵列实施例的示例性成像面板的平面布置图；图11是示出了根据本教导的光感测元件层与包括校正电路和光敏像素的平板图像传感器的读取层之间的示例性关系的图12是示出了根据本教导的示例性平面布置图，其中校正像素嵌入在成像阵列实施例内；图13是示出了根据本教导的示例性平面布置图，其中校正像素嵌入在成像阵列实施例内；图14是示出了根据本教导的校正电路(例如，校正像素)的另一个实施例的示意图；图15是示出了用于图14的校正像素的示例性布局的图；图16是沿A-A’线截取的截面视图，其示出了图15的校正像素的示例性截面；图17是示出了根据本教导的校正电路(例如，校正像素)的另一个实施例的示意图；图18是示出了图17的校正像素的示例性布局的图；图19是沿A-A’线截取的截面视图，其示出了图18的校正像素布局的示例性截面；图20A是示出了用于根据本教导的校正像素的实施例的示例性布局的图；图20B是沿A-A’线截取的截面视图，其示出了图20A的校正像素的示例性构造；图21A是示出了用于根据本教导的校正像素的实施例的示例性布局的图；图21B是沿A-A’线截取的截面视图，其示出了图21A的校正像素的示例性构造；图22k是示出了用于根据本教导的校正像素的实施例的示例性布局的图；图22B是沿A-B’线截取的截面视图，其示出了图22A的校正像素的示例性构造；图23是示出了根据本教导的校正像素的示例性实施例的图；以及图24是示出了根据本教导的校正像素的示例性实施例的图.
具体实施例方式现在将详细参考本申请的实施例(例如，示例性实施例)，其示例示出在附图中。 在任何可能的情况下，将在所有附图中使用相同的参考标记来指代相同或相似的部分。在下面的描述中，参考构成说明书一部分的附图，并且在附图中通过示例的方式示出了可在其中实施本发明的具体示例性实施例。这些实施例被充分详细地描述，以使本领域普通技术人员能够实施本发明，并且应当理解，可以使用其他实施例，并在不违背本发明范围的情况下进行修改。因此，下面的描述仅仅是示例性的。为了简化和示例的目的，本申请的原理将通过主要参考其示例性实施例来描述。 另外，在下面的描述中，将参考示出了具体实施例的附图。可以在不违背本发明的精神和范围的情况下对这些实施例进行电气、机械、逻辑和结构的改变。因此，下面的详细描述不应在限制性的意义上来理解，并且本发明的范围由所附权利要求及其等同形式来限定。尽管阐明本发明的宽阔范围的数值范围和参数是近似值，但在具体示例中阐明的数值是尽可能精确地报告的。然而，任何数值都固有地含有某些误差，这些误差不可避免地源自在其相应的测试测量中发现的标准偏差。另外，本文公开的所有范围都应当理解为包括任何和所有包含在其中的子范围。例如，“小于10”的范围可以包括在为0的最小值和为 10的最大值之间(并且包括端点)的任何和所有子范围，也就是说，具有等于或大于0的最小值和等于或小于10的最大值的任何和所有子范围，例如，1到5。另外，就在详细的说明书和权利要求中使用的词语“含有”、“具有”、“带有”或其变型形式而言，这些词语意在是包含性的，与词语“包括”的方式相似。如本文所使用的，词语“连接”意指与另外的元件之间直接或间接地电连接。如本文所使用的，关于物件列表如“A和B”或“A和/或B”的词语“……中的一个或多个”或“和/或”意在独指A、独指B或指A和B。词语“……中的至少一个”用来表示能够选择所列物件中的一个或多个。另外，在本文的论述和权利要求中，相对于两个材料所使用的词语“在……上”，一个“在”另一个“上”，意指这些材料之间的至少一些接触，而“在……上方”意指材料彼此紧邻或靠近，但是可能带有一个或多个附加的介于其间的材料，使得接触是可能但非必需的。 “在……上”或“在……上方”或“在……下方”都不暗指如本文使用的任何方向性。本文相对于两个元件使用的词语“在……之间”意指“在”元件A与B “之间”的元件C在空间上沿至少一个方向设置成使得A靠近C且C靠近B，或者反之亦然。词语“保角(conformal)” 描述了一种其中在下面的材料的角度被保角材料保护的涂层材料。相关技术的成像阵列一般包括前板，其具有光敏元件的阵列；和背板，其具有以行乘列矩阵布置的TFT开关的阵列。图1示出了相关技术的基于a_Si:H的平板成像器阵列81的单个成像像素10的结构的截面(未按照比例尺绘制)。图2示出 了具有多个像素 10的这种阵列81的示意图。每个成像像素10可以具有光传感器70 (如光电二极管)和开关71 (如TFT开关)。X射线转换器材料层12 (如发冷光的荧光屏，闪烁器)可以耦合于光电二极管-TFT阵列81。参照图1，能够理解，光电二极管光传感器70可以具有下面的层 钝化层14、铟锡氧化物层16、ρ掺杂硅层18、本征&^:!1层20、11掺杂硅层22、金属层24、 介电层26以及玻璃基底28。在图1中还示出了 X射线光子路径30和可见光光子路径32。 当单个X射线被荧光屏12吸收时，大量的光子被各向同性地发射，然而仅仅一部分发射光到达光电二极管70并且能够因此被检测到。图2示出了相关技术的平板成像器80的示意性框图。平板成像器80可以包括传感器阵列81，传感器阵列81包括a-Si:H n-i-p光电二极管光传感器70和TFT 71的矩阵。 栅极线时钟82可以连接于栅极线83的块，并且读取电路95连接于数据线84和偏压线85 的块。电荷放大器86可以具有可选的双相关采样电路，其具有可编程的滤波(未示出)，以帮助减小噪声。电荷放大器86的输出能够到达模拟多路复用器87和模数转换器(ADC)88， 从而以期望的速率流出数字图像数据。参照图1和2，基于a-Si :H的间接平板成像器80的操作——其对于本领域普通技术人员是熟知的——能够如下进行简要描述。入射X射线光子30可以在荧光屏12中转化为光量子32，并且这些光量子能够随后在a-Si:H n-i-p光电二极管70内被转化为电子空穴对。通常，反向偏置电压能够施加到偏压线85以产生穿过光电二极管70的电场(并因此产生耗尽区)并增强电荷收集效率。光电二极管70的像素电荷容量可以是偏置电压与光电二极管电容的乘积。图像信号可以在相关的TFT 71被保持在非导通(例如，“断开”) 状态时由光电二极管70来积分。这能够通过将栅极线83保持在负电压来实现。所述阵列可以通过用TFT栅极控制电路(未示出)顺序地将TFT 71的行切换到导通状态而被读取。 当像素行通过向相应的栅极线83施加正电压而被切换到导通(例如，“接通”)状态时，来自这些像素10的电荷能够沿着数据线84被传输，并且被外部的电荷灵敏放大器86积分。 所述行然后能够被切换回到非导通状态，并且可以对每个行重复该过程，直至已经读取整个阵列81。来自外部的电荷灵敏放大器86的信号输出能够通过并联到串联多路复用器87 被传输到模数转换器(ADC) 88，随后产生数字图像。有利地，参照图1和2描述的具有成像阵列81的平板成像器80可以能够单发(射线照相)、双发、多发(一般用于体积测定成像，如层析-X射线照相组合或锥形束计算机断层照相术)以及连续的(用在荧光透视法中)图像采集。尽管现有的数字射线照相成像阵列表现出前景，但是存在可能影响包括信号质量在内的性能的限制。例如，现有的装置能够受到噪声源的影响，所述噪声源包括源自栅极线切换的共模噪声、电源噪声和波纹、以及电磁干扰(EMI)拾波器(pickup)。图3示出了用于相关技术的薄膜晶体管阵列81的电路图，其具有1-晶体管无源像素10结构，该结构具有金属-绝缘体-半导体(MIS)光传感器70，并且图4示出了用于相关技术的晶体管(例如，薄膜晶体管)阵列81的电路图，其具有1-晶体管无源像素10结构，该结构具有PIN光传感器70。重叠电容605可以包括栅极线83与数据线84的物理重叠，以及薄膜行选择晶体管71的源极与这些晶体管71的栅极之间的电容。用于栅极线时钟82(例如，栅极驱动器 IC)的电源上的任何噪声或波纹都能够馈通到数据线84上。栅极线83对数据线84的重叠电容605的总和与数据线84的总电容610之比可以表达为AVnoise feedthrough AVnoise Nrows Coverlap/Cdataline (丄)其中，AVn。isefradthraugh是由于在行选择线(栅极线83)上的AVn。ise噪声电压而出现在数据线84上的电压噪声，Nraws是图像传感器中的行数，C。VCTlap是在一个行选择线83与一个数据线84之间的重叠电容605，并且Cdataline是总的数据线84的电容610。由电荷放大器86感测的相应的噪声电荷AQn。isefMdthr。ugh可以表达为 AQnoise feedthrough AVnoise Nrows Coverlap(2)对于典型的图像传感器80，总的重叠电容605Nraws · Coverlap 一般为数据线84电容 610的大约一般或更大。因此，对于典型的栅极线83上的IOmV噪声电压(例如，来自电源噪声或时钟驱动器噪声)，数据线84上的噪声电压将大约为5mV，这很好地处于用于数字射线照相应用(如胸部射线照相、乳房射线照相或荧光透视)所关注的诊断区域的信号范围内。由于电源噪声和电磁拾波器在频率或相位上不与用于成像阵列的读取定时相关，所以该噪声在帧与帧之间是不相关的，并且不能够通过减去在一次或多次X射线曝光之前或之后捕捉的一个或多个暗参考帧而被抵消。在很多用于数字射线照相感测的相关技术的薄膜晶体管阵列81中，C。VCTlap/Cdataline 比可以一般为0. 5至0. 9，这是因为重叠电容包括大部分的数据线84电容610。栅极线电源中的噪声或波纹源可以包括来自切换电源中的切换的噪声、电源偏压线上的电磁拾波器以及用于产生行选择时钟脉冲的集成电路中的电路噪声。由于该栅极线噪声能够 与阵列读取定时时间上不相关，所以其不能够通过减去在对应于射线照相曝光的帧之前或之后的暗参考帧而被抵消。用于数字射线照相的相关技术的薄膜晶体管阵列81中的另一个噪声源可以是栅极线行选择时钟82到数据线84上的馈通。在读取期间，可以通过顺序地将栅极线83同步在“断开”电压(其将像素10中的TFT开关71保持在高电阻状态)到“接通”电压(其将该行中的像素10中的TFT开关71转到低电阻状态)之间来执行行选择。对于非晶硅或多晶硅薄膜晶体管，该电压一般可以为大约20V或更高。馈通电压可以表达为Vfeedthorugh AVrow select ^overlap/^dataline(3)并且馈通电荷Qfeedthraugh可以表达为Qfeedthrough AVrow select ^overlap(4)其中，Δ Vrawseleet是行选择线上的电压波动幅度，C。VCTlap是行选择线(例如，栅极线 83)与数据线84之间的重叠电容605，并且Cdataline是总的数据线84电容610。由于在用于数字射线照相应用的薄膜TFT阵列81中，重叠电容605 —般为总的数据线84电容610的大约一半或更多，所以产生的馈通电压与信号电荷相比是相当大的。对于示例性的具有2，000 个行的相关技术的射线照相阵列，来自大约20V时钟脉冲的馈通电压可以是大约10mV，这等于良好地处于大多数射线照相应用所关注的诊断区域内的信号水平。当设备随后被关断时，该耦合不能被完全逆转，使得可能难以对这种偏移进行校正。源自电磁拾波器或栅极线电源波纹的噪声在一行内的所有列中基本相同，尽管栅极线由于其电阻和电容产生的阻抗可能导致跨射线照相成像阵列的噪声的低空间频率变异(例如，阴影)。用于数字射线照相的相关技术的薄膜晶体管阵列的再一个噪声源可以是数据线 84上的电磁拾波器。在射线照相成像应用中，阵列80的尺寸在长度上可以从大约12英寸到大约17英寸。这些12英寸到17英寸长的数据线84能够用作天线，并从杂散电磁场获取信号。这些杂散电磁场可以由下列的源引起，例如来自支撑射线照相成像阵列的电路板的电磁发射，该些电路板通常非常紧邻所述阵列；来自与射线照相成像面板结合使用的 X射线发生器的电磁场；来自建筑物电源线的电磁场；射频通信；在射线照相成像系统附近工作的设备；在所述面板外部的其他电磁场源等。由于电源噪声和电磁拾波器不能在频率或相位上与用于成像阵列的读取定时相关，所以该噪声在帧与帧之间不相关，并且不能够通过减去在X射线曝光之前或之后捕捉的一个或多个暗参考帧而被抵消。用于数字射线照相的相关技术的薄膜晶体管阵列的再一个噪声源可以是用于每个电荷放大器86的参考供给电压上的电压波纹。电荷放大器一般可以被执行在单晶硅集成电路中，在该电路中，每个硅芯片(die)含有多个电荷放大器、数据多路传输和通常的模数转换。每个芯片的电荷放大器的数量一般为64至512。例如，具有3，072个列的射线照相面板具有每256个通道12个电荷放大器芯片。参考电压(例如，参考电压89)对给定芯片内的所有电荷放大器是公用的。用于芯片内的电荷放大器86的参考电压89中的波纹能够导致光传感器的重置电压的偏移，这会在相应的图像中表现为对该行内的光传感器块内的每个像素公用的信号偏移。由于用于一个电荷放大器芯片的参考电压的波纹可以不同于相邻的电荷放大器芯片的参考电压的波纹，所以产生的图像可能显示出块假象。 用于数字射线照相的相关技术的薄膜晶体管阵列的另一个噪声源可以是用于像素10中的光敏元件70的偏压线85上的偏压电源噪声和电磁拾波器。参照图3的用于具有MIS光传感器70的无源像素成像阵列81的电路图，当TFT开关71处于“断开”状态时， 偏压电源线Vbias上的任何噪声都能够通过MIS电容Cmis = C。x+Csi进行耦合并且在薄膜晶体管开关71的第一端子上导致相应的电压波动。除非该波动足够大到影响TFT开关71中的泄漏，否则其不能够成为噪声源。然而，在对特定行正在进行寻址期间，TFT开关71处于 “接通”状态(例如，低电阻)，并且偏压电源线Vbias中的波动能够导致在电荷放大器的反馈电容器上的噪声电荷，其可以表达为
其中，ΔΝ是在电荷放大器的反馈电容器上的偏移电子的数量，并且q是电子电荷。在示例性的射线照相检测器中，暗盒受到来自诸如以下的源的电磁干涉60Hz的电源、 来自用来移动X射线栅、X射线管和系统EMI的bucky栅马达的电磁拾波器、以及来自切换或线性电源的电源波纹，Δ Vbias可以是大约100 μ V到大约IOmV均方根(rms)。对于用于大约IOOymx大约100 μ m尺寸的MIS光传感器的典型的2pF电容，光传感器上的相应噪声电荷将为1，250-125，OOOrms电子。由于偏压线85的长度长(一般为43cm)，它们非常易受电磁拾波器的影响。由于电源噪声和电磁拾波器不能够在频率或相位上与用于成像阵列的读取定时相关，所以该噪声(例如，通过偏压线的输入)在帧与帧之间不相关，并且不能够通过减去在X射线曝光之前或之后捕捉的一个或多个暗参考帧而被抵消。参照图4的用于具有PIN光传感器70的无源像素成像阵列81的电路图，相应的偏移电荷Δ N将为大约 1，875rms电子到大约187，500rms电子，这可以与由于很多射线照相应用中的X射线曝光导致的信号水平一样大或比该信号水平大。在这些困难下，对于行偏移参考电路存在多种优点，其能够测量成像阵列中的每个行的偏移值而不存在光屏蔽像素所共用的暗电流或缺陷的影响，并且能够比光屏幕像素使用更少的区域。另外的优点可以源自能够放大每个行的偏移值的值的行偏移参考电路， 其能够允许行偏移值的更高的信噪比采样。根据本教导的实施例具有包括校正像素的射线照相检测器阵列。这种射线照相检测器阵列可以是平板检测器(例如，数字式)的一部分，或者是完整的射线照相成像装置。 校正像素可以包括电容性元件、电容器、晶体管、TFT、两个电容器、TFT和电容器、TFT和两个电容器及其组合。所设的校正像素可以用来移除各种噪声源，包括重叠电容、EMF噪声、 馈通噪声、时钟噪声、偏压线噪声、栅极线噪声、数据线噪声等。图5是示出根据本教导的校正电路(例如，校正像素650)的实施例的示意图。如图5所示，在数据线和栅极线之间的电容性元件的实施例可以用来仿效数据线和栅极线之间的寄生电容耦合。图5示出了具有PIN光传感器70的无源像素图像传感器80的2乘4 像素部分的示意图。在光传感器70的每行的端部处的是第一类型的校正像素650。一组校正像素650能够形成一列640校正像素650。能够使用多于一列640的校正像素650。校正像素650和/或校正像素640的子集或全部能够用于行偏移校正和/或列偏移校正。校正像素650可以具有包括在栅极线83和数据线84之间的电容器620 (例如，金属-绝缘体-金属(MIM)电容器，金属-绝缘体-半导体(MIS)电容器，等等)的电容性元件。在一个实施例中，电容器620的电容大约等于在成像阵列80的光敏像素10中的数据线84和栅极线83之间的总的重叠电容605。然而，本申请的示例性实施例并不意在这样限制；例如， 电容器620的电容可以比重叠电容605的电容大(或小)，是其两倍，二进制倍，整数倍或小数倍。除了较小的寄生电容分量之外，总的重叠电容605还可以包括由数据线84与栅极线83之间的交叉和TFT开关71的源极-栅极电容引起的分量。例如，如果平板非晶硅图像传感器80具有大约150微米的像素10尺寸和具有大约20微米的栅极宽度的切换晶体管71，则总的电容可以是大约每个像素50fF。图6是示出了用于图5的校正像素650的示例性布局的图，并且图7是示出了图 6的示例性校正像素的示例性截面的图。如图所示，电容器620的一个端子可以通过栅电极金属或栅极线83 (例如，具有大约50nm的Mo、大约150nm的Al :Nd以及大约50nm的Mo 的大约250nm厚的夹层结构)形成，并且电容器620的第二端子可以通过源极-漏极金属 (例如，具有大约50nm的Mo、大约150nm的Al :Nd以及大约50nm的Mo的大约250nm厚的夹层结构)形成，并且电容器620电介质可以是电介质(例如，大约400nm的氮化硅)。在一个实施例中，电容器620电介质可以是栅极绝缘体810。在前面的示例实施例中，为了达到每个像素50fF的重叠电容605，校正像素650的电容器区域可以是大约8微米宽乘以大约50微米长，并且可以位于邻近于数据线84。在该示例布局中，如图6所示，与对于光有源 (active)像素10的大约150 μ m相比，校正像素的列方向中的像素间距可以是大约20 μ m。 对于在阵列81的两侧上的一共大 约16个校正像素650而言，校正像素650的区域的宽度可以是大约320 μ m。当例如和与暗参考像素相关的间距(例如，2，400 μ m)相比时，该示例性间距能够允许成像像素10更靠近成像阵列81的边缘布置。这对于诸如乳房射线照相或牙科射线照相的很多射线照相成像应用是有利的或非常重要的。用于校正像素650的替代性布局可以包括如上所述地形成、但是定位在玻璃基底 28和数据线84之间的电容器620。例如，在该实施例中，数据线84可以形成在与偏压线85 的金属相同的金属层中，其可以通过多个绝缘层与电容器620的电极分开。用于校正像素 650的示例性间距可以包括大约Ilym的间距，使得每行上的大约16个校正像素650能够仅仅占据大约176 μ m。用于校正像素620的另一个替代性布局可以包括至少部分地或完全地定位在数据线84下方的电容器620。用于在数据线84下方的校正像素650的示例性间距可以包括数据线(例如，数据线84)自身之间的间距。当再次例如和与暗参考像素相关的间距(例如，2，400 μ m)相比时，该减小的间距或最小间距能够允许成像像素10更靠近成像阵列81 的边缘布置。图8是示出根据本教导的校正电路(例如，校正像素)的另一个实施例的示意图。 图8是示意图，其中在数据线和栅极线之间的MIS电容器能够用来仿效在数据线和栅极线之间的寄生电容耦合。在图8至9中所示的另一个实施例中，校正像素650a包括有金属-绝缘体-硅(MIS)电容器620，该电容器620具有与光学像素10的TFT开关71的漏极区域相似或相同的布局。在校正像素650a中的栅极线83和数据线84之间的总电容可以包括等同于TFT开关71中的漏极和栅极之间的电容的MIS电容器和由于栅极线83和数据线84 之间的交叉导致的重叠电容。这两个电容在大小上可以都基本等于光有源像素10中的相应的TFT和重叠电容，从而产生基本等于光有源像素10中的馈通信号的从栅极线83到数据线84的馈通信号大小。图8-9中示出的示例性实施例能够为对形成在光有源像素10中的TFT开关71的漏极区域中的MIS电容器(例如，电容器620)中的体积状态和界面状态的电荷发射进行校正作好准备。如图9所示，TFT开关的漏极区域包括栅电极83(例如，具有大约50nm的Mo、大约150nm的Al :Nd以及大约50nm的Mo的夹层结构)、作为栅极绝缘体810的绝缘体、大约IOOnm的未掺杂(本征的)非晶硅层1000、大约50nm的N型掺杂漏极接触部821、以及由源极-漏极金属820形成的漏电极(例如，具有大约50nm的Mo、大约 150nm的Al :Nd以及大约50nm的Mo的夹层结构)。应当注意，TFT开关71的漏极区域中的非晶硅1000可以包括高密度的体积和界面陷阱状态，所述状态能够响应于栅极线83上的时钟信号捕获和释放电荷，这能够导致附加的偏移电荷。使用仿效TFT 71的漏极区域的MIS电容器的校正像素650a的包括能够允许在校正像素650a中对该偏移电荷的采样。校正像素650a的总宽度可以与上面讨论的校正像素650相同。实施例可以包括校正像素列640，该校正像素列640包括用作校正像素650 的MIS电容器和MIM电容器的组合。例如，MIM电容器能够仿效可以形成在栅极线83金属和数据线84金属之间的交叉电容，该交叉电容可以近似等于光有源像素10中大约8微米乘大约8微米的交叉尺寸。仿效TFT 71的漏极区域的MIS电容器可以是大约3微米乘大约20微米，从而仿效TFT 71漏极的尺寸。 图10是根据本教导的用于包括校正像素实施例和光敏像素的成像阵列的示例性成像面板的平面布置图。图10可以是大约43cm乘大约43cm的射线照相成像阵列80的平面布置图，该阵列80包括有图5至9的校正像素650、650a。校正像素650、650a可以布置在围绕成像区域的边界(行和/或列640)中。校正像素650、650a可以设置在每行的每侧上，用于阵列读取期间在该行中的光有源像素的偏移校正。校正像素650、650a也可以设置在阵列80的顶部和底部(未示出)，用于在阵列80中的每列的列偏移的校正。在一个实施例中，图10的阵列的读取方法可以与具有由光屏蔽光电二极管构成的校正像素的传统技术的成像阵列的读取方法相同。在上述实施例中，在校正像素650中的栅极线83和数据线84之间的电容器620的大小可以设置为大约等于在阵列中的栅极线83和数据线84之间的总电容。校正像素650 的信噪比(S/N)可以由附接于列的读取集成电路或芯片中的电荷放大器86中的噪声来限制。校正像素650的改进的信噪比能够通过将校正像素650、650a中的部件(如电容性元件或电容器)的大小设定为产生比光有源像素10中的相应部件(例如，TFT 71)高的信号来获得。在示例性实施例中，在校正像素650、650a中的栅极线83和数据线84之间的电容器620的大小可以设定为产生比在光有源像素10中的电容大的在数据线84和栅极线83 之间的电容。在电容性元件(例如，校正像素650、650a)中的较大电容将使噪声信号更大， 更容易检测或者在检测时更精确。这能够进一步为在示例性实施例中使用更少的电容性元件(例如，校正像素650、650a或640)作好准备，同时精度或测得的噪声保持一致。例如， 如上所述，校正像素650的一个实施例可以包括大约8 μ m乘大约50 μ m的MIM电容器，以产生在栅极线83和数据线84之间大约50fF的电容，这等于在大约139 μ m乘大约139 μ m 尺寸的光有源像素10中的大约50fF的电容。将MIM电容器的尺寸增大至大约16 μ m乘大约100 μ m能够导致比在光有源像素10中的相应的偏移信号大的校正像素信号。另外，由于总的数据线电容的相当大的部分可以是在数据线84和栅极线83之间的重叠电容，所以信号水平的百分数增加可以小于重叠电容的百分数增加。然而，尺寸的增大仍将产生从栅极线83到数据线84的馈通的信号水平的总体增加。例如，在一个实施例中，在校正像素650、 650a的数字化和平均化之后，四分之一的校正像素平均值能够从相应行中的每个光有源像素10中减去。校正像素平均值的精度因此提高至大约2倍到大约4倍。被重叠电容通过的噪声的提高的精度还能够允许使用较少的校正像素650用于行和列偏移修正。如图12和13所示，校正像素650能够散布在阵列81内的成像像素10之间。例如，实施例可以包括插入在255个像素10的组之间的单个列640的校正像素650。另外，校正像素650的样本可以在遍及阵列80的宽度的重复位置(例如，固定的间隔，不固定的间隔)处获得。这能够为提高相邻的光有源像素10的校正偏移的精度作好准备。
在图11所示的一个实施例中，校正像素650的一个或多个列640能够插入在N个像素10的组之间。在一个实施例中，这能够导致在成像面板的光传感器70层处的间隙。可替代地，在另一个示例性实施例中，N个像素10中的每一个的宽度能够减小到校正像素650 的列640的宽度的1/N(例如，1/255)，或者是大约1/N* (校正像素宽度)微米(例如，在N =255的情况下为大约0. 04微米或1/255)，以保持总的列间距。因此，一个或多个校正像素或校正像素640的列能够散布在成像面板的连续光传感器70层的下方。如图11或图12 所示，光有源像素10能够延伸到阵列80的边缘，因此靠近玻璃基底28的边缘。图11能够示出平板检测器的光传感器层和晶体管层，尽管如此，其他的布局或构造也能够使用。在示例性实施例中，光传感器70在闪烁器和校正像素之间。实施例可以包括使用平板检测器的竖直集成的大面积图像传感器，其中读取元件在背板中，并且光感测元件形成在前板中，例如具有诸如非晶硅的沉积半导体层。在示例性实施例中，为了减小或消除由读取元件中的校正像素引起的光感测元件之间的间隙，背板上的读取元件的水平和/或竖直间距可以比前板上的光感测元件的水平和竖直间距小，如图11所示。例如，如果前板中的期望光传感器像素间距为Pps，形成在硅瓦(Silicon tile) 中的背板上的像素的间距是PTO，则Pps > Pr00能够减小读取元件的间距，或者能够增大光感测元件的间距。像素间距的不同允许前板中的光传感器——其竖直集成在背板上方(例如，在背板阵列上且与玻璃基底相对)——以桥接(bridge)间隙的至少一部分(如果不是整个间隙的话)，其对应于校正像素或在校正像素上方，如图11所示。在一个实施例中，仅仅与散布的校正像素相邻或靠近的读取元件的子集(例如，10个相邻的读取元件，20个相邻的像素)具有如这里描述的改变(例如，减小)的尺寸或间距。 如本领域所公知的，平板成像阵列中的栅极线84和数据线84的电阻和电容能够足以过滤这些线上的信号或使其失真。由于时钟馈通以及由于噪声和电磁拾波器导致的偏移将在阵列的宽度中不同。通过对每256个列获取来自校正像素的列的像素偏移校正值， 能够获取更精确的值。能够使校正像素中的重叠电容605等于在光有源像素10中的数据线84与栅极线83之间的总电容；在这种情况下，在数据线84和栅极线83之间的馈通的大小可以基本上等于在光有源像素10中的馈通。可替代地，校正像素650可以包含在数据线 84和栅极线83之间的、比光有源像素10中的相应电容大的电容器620，以产生在栅极线83 和数据线84之间的较大信号水平的馈通信号。在图12和13中所示的实施例中，其中校正像素散布在整个成像阵列中，可以为每个ROIC/芯片1200分配校正像素的一个或多个列640。这些示例性校正像素可以用于特定电荷放大器芯片的每行中的偏移(其由于用于该特定芯片1200和多个电荷放大器的参考电压供应中的波纹而产生)的校正。如图12所示，列640在芯片1200的一个边缘处对齐。 可替代地，列640可以在芯片1200的不同部分处对齐(例如，在中间，在距离边缘25%处， 在第10个列或第100个列处，等)。可以为每个ROIC/芯片1200设置多于一个列640。图14是示出了根据本教导的校正电路(例如，校正像素650)的另一个实施例的示意图。图14是示意图，其中校正像素650b可以是漏极和源极被短路的晶体管，以仿效在数据线和栅极线之间的寄生电容耦合。如图14至16所示，校正像素650b可以含有MIM电容器620和薄膜晶体管(TFT)开关1400，其中MIM电容器620在数值上大约等于在栅极线 83和数据线84之间的重叠电容，薄膜晶体管(TFT)开关1400具有在光有源像素10中的晶体管71的大约一半的栅极宽度和大约相同的栅极长度。如图所示，晶体管1400的源极和漏极被电连接并被金属间绝缘体1600覆盖。图14示出了具有校正像素650b的列640PIN 光电二极管70的无源像素图像传感器80的2乘4像素部分的示意图。校正像素650b实施例的一个优点可以是对光有源像素10中的薄膜晶体管71的通道区域中的体积状态和界面状态中的电荷发射进行校正的能力。如本领域所公知的，非晶硅薄膜晶体管开关中的源极和漏极之间的通道区域中的非晶硅能够响应于栅极线上的时钟信号捕获和释放电荷，这能够导致附加的偏移电荷。仿效通道区域以及漏极区域的MIS电容器620的包括允许在校正像素650b中的该偏移电荷的采样。由于电荷能够流到光有源像素10中的晶体管71的源极和漏极，所以将校正像素650b中的晶体管1400的宽度调到栅极宽度的大约一半能够允许对光有源像素10中的偏移的非常接近，尽管如此，其他的物理尺寸修改也是可以使用的。校正像素650b的总宽度可以与上面描述的校正像素650、650a的实施例大约相同。尽管上面描述的校正像素650、650a、650b的实施例 能够对在频率和相位上与阵列读取不相关的噪声源，诸如用于栅极线时钟电源的电压波动，栅极线上的噪声波纹和在栅极线和数据线上的电磁干涉以及与阵列读取相关的固定图案偏移(诸如如电荷放大器偏移和栅极线时钟馈通)进行校正，但是它们不能够对偏压线电压噪声进行校正。偏压线电压噪声可以由用于偏压线电压的电源中的噪声和来自偏压电源或偏压线中的电磁拾波器的噪声所导致。偏压线电压噪声通常与阵列读取不相关，因此不能够通过减去暗参考帧被去除。图17是示出了根据本教导的校正电路(例如，校正像素)的另一个实施例的示意图。图17是示意图，其中行选择TFT对连接于偏压线的MIM电容器进行寻址。如图17至 19所示，校正像素650c能够含有TFT开关1400和在TFT 1400的源极与偏压线85之间的电容器620。电容器620可以由两个或更多个金属层以及一个或多个介电层形成。图17示出了具有校正像素650c的列640PIN光电二极管70的无源像素图像传感器80的2乘4像素部分的示意图。示例布局示出在图18中和示例截面示出在图19中。在TFT 1400的漏极和偏压线之间的MIM电容器620由偏压线83金属、钝态绝缘体1900 (例如，氮化物)以及像素电极金属的平行板电容器形成。对本领域普通技术人员显而易见的是，在TFT 1400 的漏极和偏压线85之间的MIM电容器620能够利用金属和绝缘层的各种其他组合来形成。 同样对本领域普通技术人员显而易见的是，各种层的电容器可以层叠在另一个的上方，以增加单位面积的电容。可以对用于各种实施例的校正像素650、650a、650b、650c元件进行尺寸的调节， 以便与校正像素650、650a、650b、650c中的相应的偏移信号相比增大校正信号，因而允许对每行和每列的校正值的数字化的更高的精度，或者允许具有等同精度的较少的校正行和列 640。图20A-20B是示出了根据本教导的校正像素的示例性实施例的图。如图20A-20B 所示，校正像素650构建在数据线84下方。因此，数据线84还能够提供对校正像素650的光屏蔽。如图20B所示，形成校正像素650的MIM电容器的一个端子能够由栅极层金属、栅电极金属或栅极线83的延伸形成，并且形成校正像素650的MIM电容器的第二端子能够由数据线84(例如，或者数据线84的较厚部分/包括数据线84的较厚部分)形成。形成校正像素650的MIM电容器的电介质可以是绝缘层2010。包括在数据线84下方的校正像素列640的实施例可以将列方向(在校正像素的列之间)的像素间距减至由数据线84或相邻的数据线84的尺寸所设定的最小或减小距离 (例如，最小特征尺寸)。如图20A-20B所示，不同的校正像素650可以具有不同的尺寸或大小。图21A-21B是示出了根据本教导的校正像素的示例性实施例的图。如图21A-21B 所示，校正像素650构建在数据线84下方。因此，数据线84还能够提供对校正像素650的光屏蔽。如图21B所示，形成校正像素650的MIS电容器的一个端子能够由栅极层金属、栅电极金属或栅极线83的延伸形成，并且形成校正像素650的MIS电容器的第二端子能够由通过导电通孔2121从第二绝缘层2100耦合至数据线84 (例如，或者数据线84的较厚部分 /包括数据线84的较厚部分)的金属层2120形成。形成校正像素650的MIS电容器可以包括绝缘层2010、在绝缘层2010上方的未掺杂(本征的)半导体层2100、以及在半导体层 2100上方且在第二端子2120下方的高度掺杂(N/P型)接触部2121。图21A-21A中所示的实施例可以仿效光敏像素10中的TFT开关71的源极区域和/或漏极区域中的非晶硅。图22A-22B是示出了根据本教导的校正像素的示例性实施例的图。如图22A-22B 所示，校正像素650构建在数据线84下方。如图22B所示，尽管在绝缘层2010上方的未掺杂(本征的)半导体层2100是连续的，但是高度掺杂接触部2121、金属层2120以及导电通孔2121在与数据线84接触之前被分裂成多于一个。图23是示出了根据本教导的校正像素的示例性实施例的图。如图23所示，校正像素650’构建在数据线84下方，并且包括多于一种类型的校正像素，如校正像素650el (例如，包括MIS电容器)和校正像素650e2(例如，包括MIM电容器)。例如，在校正像素650， 中，校正像素650e2可以用来对重叠电容进行寻址，并且校正像素650el可以用来对晶体管结构(例如，非晶硅)产生的噪声进行寻址。可替代地，在校正像素650’中，校正像素650el 可以用来对重叠电容进行寻址，并且校正像素650e2可以用来执行脉冲计数器(scaler) α 噪声倍增器，以增大测量光敏像素10中产生的噪声的精度。图24是示出了根据本教导的校正像素的示例性实施例的图。根据示例性实施例， 不同类型的校正像素能够与阵列80结合使用。例如，在校正像素的不同列640中使用不同类型的电容性元件。如图24所示，在校正像素的不同列640a、640b和640c中使用不同类型的电容性元件。根据本教导，不同的修正系数可以被分配给列640中的每个不同类型的校正像素，其能够用来组合阵列80中的校正像素(例如，650、650a、650b、650c、650，)及其组合产生的总修正。在一个实施例中，修正系数x、y和ζ能够用来组合校正列640a、640b、 640c产生的数据并对阵列80进行校正。例如，校正列640a、640b、640c产生的校正数据可以被线性地或非线性地组合，其中修正性的校正(CC) = χ (640a)+y (640b)+z (640c)。 根据本申请的一个方面的实施例能够提供一种操作用于捕捉物体的多个χ射线图像的射线照相平板数字检测器的方法，所述方法包括提供用于接收在第一波长的入射照射并且通过发射在第二波长的激发照射进行响应的闪烁器；提供耦合于闪烁器的光感测元件的阵列，其中每个光感测元件响应于第二波长照射提供可变信号；提供在光感测元件的阵列的一部分的下方的校正单元的阵列，以产生时间上不与第二波长照射有关的校正数据，每个校正单元包括耦合在数据线和扫描线之间的电容性元件；利用延伸超出光感测元件的阵列的数据线读取用于光感测元件的阵列中的光感测元件中的至少一些光感测元件的第一信号，其中第一信号源自指向闪烁屏的入射照射，由此表示第一图像信号；以及读取用于到至少一个数据线的校正单元中的至少一些校正单元的校正信号，所述数据线延伸超出光感测元件的阵列到达偏离光感测元件的阵列的第一感测电路。 尽管已经相对于一个或多个实施方式示出了本发明，但能够对所示出的示例进行改动和/或修改而不违背所附权利要求的精神和范围。此外，尽管已经相对于多种实施方 式中的仅仅一种实施例公开了本发明的特定特征，但这种特征可以与能够对任何给定或特定的功能理想和有利的其他实施方式的一个或多个其他特征相结合。术语“大约”表示所列出的值可以稍微改变，只要这种改变不对所示实施例带来工艺或结构上的不适应。另外， “示例性”表示描述用作示例，而不是暗示其是理想的。本申请的其他实施例和/或实施例的组合根据本文公开的本发明的说明和实践的考虑对本领域普通技术人员是显而易见的。 意在说明和示例仅仅作为示例，本发明的真正范围和精神由下面的权利要求指示。
权利要求
1.一种射线照相感测阵列，包括闪烁器，其构造成响应于照射的接收而发光；形成在基底上方的多个光敏像素，其设置成形成光耦合于所述闪烁器的光敏区域，其中每个光敏像素包括沿所述阵列的第一方向定向的扫描线；沿所述阵列的第二方向定向的数据线；偏压线；切换元件，其包括第一电极、连接于所述数据线的第二电极、以及连接于所述扫描线的控制电极；以及光敏元件，其包括至少第一电极和第二电极，该第一电极电连接于所述偏压线，并且该第二电极电连接于晶体管的第一电极；以及多个校正像素，其中每个校正像素包括扫描线；数据线；耦合在该数据线和该扫描线之间的电容性元件。
2.根据权利要求1所述的射线照相感测阵列，其中，所述多个校正像素沿所述阵列的至少第一方向布置，或者所述多个校正像素沿所述基底的至少第二方向布置，或者所述多个校正像素在所述多个光敏像素外部，其中所述第一方向是水平或扫描方向，并且所述第二方向是所述阵列的竖直或列方向，或者其中所述多个校正像素的列散布在所述光敏像素的列之间，其中为每个读取集成电路(ROIC)提供散布的校正像素。
3.根据权利要求1所述的射线照相感测阵列，其中，所述光敏像素的行或列占据所述第一方向上的第一距离，并且所述多个校正像素的行或列占据所述第一方向上的第二距离，其中所述第二距离小于所述第一距离，其中，所述第二距离小于所述第一距离的85%， 其中所述第二距离小于所述第一距离的50%，其中所述第二距离小于所述第一距离的 25%，或者其中所述第二距离小于所述第一距离的10%。
4.根据权利要求1所述的射线照相感测阵列，其中，所述电容性元件包括金属_绝缘体_金属型电容器或金属_绝缘体_半导体型电容器，其中所述电容性元件包括第一金属电极、第二金属电极、绝缘体和半导体，其中所述电容性元件包括晶体管，该晶体管包括第一电极、连接于数据线的第二电极、以及连接于扫描线的控制电极，其中所述电容性元件包括所述晶体管，该晶体管包括连接于所述数据线的第一电极和第二电极、以及连接于所述扫描线的控制电极，或者其中所述多个校正像素中的每个校正像素还包括偏压线；并且其中所述电容性元件包括晶体管，其包括第一电极、连接于所述数据线的第二电极、以及连接于所述扫描线的控制电极；和电容器，其包括第一电极、绝缘体和第二电极，该第一电极电连接于所述偏压线，并且该第二电极电连接于所述晶体管的第一电极。
5.根据权利要求1所述的射线照相感测阵列，其中，所述校正像素不包括所述射线照相感测阵列的光传感器层。
6.根据权利要求1所述的射线照相感测阵列，其中，所述多个校正像素中的扫描线和列线之间的电容性元件的电容比所述光有源像素中的扫描线和列线之间的电容大比例因子α，或者其中所述校正像素中的扫描线和列线之间的总重叠电容比所述光敏像素中的扫描线和列线之间的总电容大比例因子α，其中，所述比例因子α的值为1、2、二倍、整数倍或小数倍。
7.根据权利要求1所述的射线照相感测阵列，其中，所述电容性元件包括电容器，并且其中每个数据线竖直定向在每个整个相应的电容器上方。
8.根据权利要求1所述的射线照相感测阵列，其中，所述多个校正像素构造成补偿出现在所述光敏像素中的时间上不与所述光敏像素检测到的暗参考帧或所述光敏像素读取的图像数据的定时有关的噪声，其中，出现在所述光敏像素中的时间上不与从所述光敏像素读取的数据有关的噪声包括下列各项中的至少一种通过所述数据线产生的电源噪声和电磁干涉噪声、通过所述偏压线产生的电源噪声和电磁干涉噪声、电荷放大器的反馈电容器上的参考电源噪声和噪声电荷、通过所述扫描线产生的电磁干涉噪声或栅极线行选择时钟的馈通。
9.一种操作用于捕捉物体的多个χ射线图像的射线照相平板数字检测器的方法，包括提供用于接收在第一波长的入射照射并且通过发射在第二波长的激发照射进行响应的闪烁器；提供耦合于所述闪烁器的光感测元件的阵列，其中每个光感测元件响应于第二波长照射提供可变信号；提供在光感测元件的阵列的一部分的下方的校正单元的阵列，以产生时间上不与第二波长照射有关的校正数据，每个校正单元包括耦合在数据线和扫描线之间的电容性元件；利用延伸超出光感测元件的阵列的数据线读取用于光感测元件的阵列中的光感测元件中的至少一些光感测元件的第一信号，其中第一信号源自指向闪烁屏的入射照射，由此表示第一图像信号；以及读取用于到至少一个数据线的校正单元中的至少一些校正单元的校正信号，所述数据线延伸超出光感测元件的阵列到达偏离光感测元件的阵列的第一感测电路。
10.根据权利要求9所述的方法，包括组合用于像素组中的多个校正单元的信号值；以及从所述像素组中的每个光敏像素中减去与组合的信号值有关的值。
全文摘要
示例性实施例提供一种射线照相阵列、包括该射线照相阵列的平板检测器和/或X射线成像装置和/或其使用或校正射线照相阵列的方法。示例性实施例能够减少或解决出现在光敏像素中的时间上不与光敏像素检测到的图像数据或光敏像素检测到的暗参考帧有关的噪声。示例性实施例可以包括耦合在成像阵列中的行导电线和列导电线之间的校正像素中的电容性元件。
文档编号A61B6/00GK102348073SQ201110216398
公开日2012年2月8日 申请日期2011年7月21日 优先权日2010年7月21日
发明者G·N·海勒, T·J·特雷威尔 申请人:卡尔斯特里姆保健公司