一种锁紧机构解锁控制电路的制作方法
【专利摘要】本发明属于一种解锁控制电路，具体公开一种锁紧机构解锁控制电路，DSP输出端与控制电路输入端连通，控制电路输出端与锁定电路控制输入端连通，锁定电路一个输出端与待解锁电路一个输入端连通，锁定电路的另一个输出端分别与待解锁电路一个输入端、检测电路输入端连通，检测电路反馈输出端与DSP输入端连通；DSP向控制电路发出控制指令，控制电路将控制指令反向后传输给锁定电路，锁定电路将反向控制指令进行滤波、光耦隔离后传输给待解锁电路和检测电路，检测电路采集待解锁电路状态并实时传输给DSP，DSP确定待解锁电路的锁定状态。本发明的电路能够将负载与电源隔离，避免电磁锁烧毁；能够给电磁锁提供稳定的供电电压。
【专利说明】一种锁紧机构解锁控制电路
【技术领域】
[0001]本发明属于一种解锁控制电路，具体涉及一种高可靠锁紧机构解锁控制电路。
【背景技术】
[0002]以往的解锁电路通常有两种方式:第一种为电源电阻分压方式；第二种为斩波分压方式。但这两种方式都存在各自的不足。
[0003]电源电阻分压方式是将电池电压经电阻分压，之后供给电磁锁使用。该方式将大部分电能耗散掉，效率低下，且生热严重。同时随着电源电压的下降，电磁锁供电电压也会随之下降，可靠性也随之降低；而且电路不存在隔离功能，一旦解锁电路负载异常，有一定的可能性导致电源电压异常，产生不可预期的严重后果。
[0004]斩波分压方式使用控制芯片发出PWM信号，该PWM信号控制MOS管斩波，以达到适合电磁锁供电的电压。但该方式同样存在电源与负载的不隔离问题；同时控制PWM信号的芯片用于系统控制，会占用系统资源。一旦PWM信号控制异常，同样会发生电源电压异常、MOS管烧毁或电磁锁烧毁的严重后果。
【发明内容】
[0005]本发明的目的在于提供一种锁紧机构解锁控制电路，该电路锁定状态全程可控，能够将负载与电源隔离，避免由于电磁锁烧毁导致供电电路短路的后果，能够给电磁锁提供稳定的供电电压，保证电磁锁工作的稳定、可靠。
[0006]实现本发明目的的技术方案:一种锁紧机构解锁控制电路，该电路包括DSP电路、控制电路、锁定电路和检测电路，DSP电路的输出端与控制电路的输入端连通，控制电路的输出端与锁定电路的控制输入端连通，锁定电路的一个输出端与待解锁电路的一个输入端连通，锁定电路的另一个输出端分别与待解锁电路的一个输入端、检测电路的输入端连通，检测电路的反馈输出端与DSP电路的输入端连通；DSP电路向控制电路发出控制指令，控制电路将控制指令反向后传输给锁定电路，锁定电路将反向后的控制指令进行滤波、光耦隔离后传输给待解锁电路和检测电路，检测电路实时采集待解锁电路的状态、并将待解锁电路的状态实时传输给DSP电路，DSP电路确定待解锁电路的锁定状态，从而实现对待解锁电路的解锁。
[0007]所述的控制电路由第一下拉电阻、非门、第一电容组成，DSP电路的输出管脚CTRL分别与第一下拉电阻的一端、非门的输入管脚IN连接，第一下拉电阻的另一端接地；非门的接地管脚GND接地，非门的电源输入管脚OE接+3.3V电源，非门的电源管脚Vcc分别与+3.3V电源的输出端、第一电容的一端连接,第一电容的另一端接地，非门的输出管脚OUT与锁定电路的输入端连接JMMfDSP电路输出的控制信号反向，同时，非门增大该控制信号的输出电流，并将反向增大后的控制信号传输给锁定电路。
[0008]所述的锁定电路由第一原边限流电阻、第一光耦、电源模块、第三电容、第四电容组成，待解锁电路为电磁锁；第一原边限流电阻的一端分别与控制电路的非门的输出管脚OUT、第二电容的一端连接，第二电容的另一端接地；第一原边限流电阻的另一端与第一光耦的正输入管脚IN+连接，第一光耦的接地管脚IN-接地；第一光耦的正输出管脚OUT+与电源模块的禁止端Forbid连接，第一光耦的负输出管脚OUT-与电源模块的负电压输入管脚Vin-连接；电源模块的正电压输入管脚Vin+与分别与+28V电源的输出端、第三电容的一端连接；电源模块的正电压输出管脚Vo+分别与第四电容的一端、待解锁电路的电磁锁的正输入管脚IN+、检测电路的正输入端连接，电源模块的负电压输出管脚Vo-分别与第四电容的另一端、待解锁电路的电磁锁的负输入管脚IN-、检测电路的负输入端-连接；第一原边限流电阻和第三电容对控制电路的非门传输的反向增大控制信号进行滤波，第一光耦将反向增大控制信号隔离；第一光耦通过隔离后的信号控制电源模块工作。
[0009]所述的检测电路由第二原边限流电阻、上拉电阻、第二光耦组成，第二原边限流电阻的一端与电源模块的正电压输出管脚Vo+连接，第二原边限流电阻的另一端与第二光耦的正输入管脚IN+连接；第二光耦的负输入管脚IN-与电源模块的负电压输出管脚No-连接；第二光耦的正输出管脚OUT+分别与上拉电阻的一端、DSP电路的检测管脚TEST连接；上拉电阻的另一端与+3.3V电源的输入端连接，第二光耦的负输出管脚OUT+接地；锁定电路的电源模块输出的电压信号经过第四电容滤波后传输给电磁锁，电磁锁的电流信号通过第二原边限流电阻限流，限流后的电流信号传输给第二光耦进行隔离，隔离后的限流电流信号经过上拉电阻上拉后，实时传输给DSP电路的检测管脚TSET，DSP电路检测电磁锁的供电状态，从而确定电磁锁的锁定状态。
[0010]本发明的有益技术效果在于:(I)本发明的控制电路可以满足机械作动器在不上电情况下，保持一定锁紧力矩；且能够在上电瞬间保证状态不变；上电后，可由软件控制解锁、落锁的时机。(2)上电过程状态稳定:上拉电阻可以可保证在DSP的上电的建压过程中，抑制DSP的1管脚的不稳定态，保证锁定机构状态不变。(3)锁定状态全程可控:在电源上电后，可通过软件控制锁定机构的锁定与解锁状态。(4)具备隔离功能，第二光耦、第四光耦和第三电源模块可以实现对锁紧机构的控制与检测与锁紧机构有效隔离；当电磁锁故障发生时，可以将负载与电源隔离，避免造成更加严重的后果。(5)具备稳压功能:电源电压在40V至16V范围内波动时，均可提供稳定的电磁锁供电电压，保证电磁锁工作的稳定、可靠。(6)本发明的控制电路同时具备检测功能，输出电压状态可通过第四光耦、前端限流电阻和上拉电阻共同决定电压检测范围；可以检测是否完成电磁锁供电，增加了电路的可测试性。(7)抗干扰能力:第二电容可以抑制在复杂电磁环境下对控制端的干扰，保证控制信号稳定、真实、可靠。
【专利附图】
【附图说明】
[0011]图1为本发明所提供的一种锁紧机构解锁控制电路的系统框图；
[0012]图2为本发明所提供的一种锁紧机构解锁控制电路的原理图；
[0013]图3为本发明所提供的DSP的原理图；
[0014]图4为本发明所提供的控制电路的原理图；
[0015]图5为本发明所提供的锁定电路的原理图；
[0016]图6为本发明所提供的检测电路的原理图。
[0017]图中:1.DSP电路，2.控制电路，3.锁定电路，4.检测电路。
【具体实施方式】
[0018]下面结合附图和实施例对本发明作进一步详细说明。
[0019]如附图1所示，DSP电路I的输出端与控制电路2的输入端连通，控制电路2的输出端与锁定电路3的控制输入端连通，锁定电路3的一个输出端与待解锁电路5的一个输入端连通、检测电路4的一个输入端连通，锁定电路3的另一个输出端分别与待解锁电路5的一个输入端、检测电路4的另一个输入端连通，检测电路4的反馈输出端与DSP电路I的输入端连通。DSP电路I向控制电路2发出控制指令，低电平锁定，高电平解锁，控制电路2将控制指令反向后传输给锁定电路3，锁定电路3将反向后的控制指令进行滤波、光耦隔离后传输给待解锁电路5和检测电路4，检测电路4实时采集待解锁电路5的状态、并将待解锁电路5的状态实时传输给DSP电路1，DSP电路I确定待解锁电路5的锁定状态，从而实现对待解锁电路5的解锁。
[0020]如附图2和图4所示，控制电路2由第一下拉电阻R1、非门Ul、第一电容Cl组成。如图2、图3和图4所示，DSP电路I的接地管脚GND接地，DSP电路I的电源输入管脚Vcc接+3.3V电源。DSP电路I的输出管脚CTRL分别与第一下拉电阻Rl的一端、非门Ul的输入管脚IN连接，第一下拉电阻Rl的另一端接地。非门Ul的接地管脚GND接地，非门Ul的电源输入管脚OE接+3.3V电源，非门Ul的电源管脚Vcc分别与+3.3V电源的输出端、第一电容Cl的一端连接，第一电容Cl的另一端接地，非门Ul的输出管脚OUT与锁定电路3的输入端连接。控制电路2中的第一限流电阻Rl起到下拉作用，将DSP上电时不可控状态的电平固定至逻辑“O”。非门Ul的作用是将信号的逻辑状态反向，同时提高输出电流。第一电容Cl起到滤波作用，抑制电源噪声导致非门Ul逻辑误动作。
[0021]如附图2和图5所示，锁定电路3由第一原边限流电阻R2、第一光耦U2、电源模块U3、第三电容C3、第四电容C4组成。待解锁电路5为电磁锁U5。如附图2、图4和图5所示，第一原边限流电阻R2的一端分别与控制电路2的非门Ul的输出管脚OUT、第二电容C2的一端连接，第二电容C2的另一端接地。第一原边限流电阻R2的另一端与第一光耦U2的正输入管脚IN+连接，第一光耦U2的接地管脚IN-接地。第一光耦U2的正输出管脚OUT+与电源模块U3的禁止端Forbid连接，第一光耦U2的负输出管脚OUT-与电源模块U3的负电压输入管脚Vin-连接。电源模块U3的正电压输入管脚Vin+与分别与+28V电源的输出端、第三电容C3的一端连接，第三电容C3的另一端与+28V电源的地，28GND端连接。电源模块U3的正电压输出管脚Vo+分别与第四电容C4的一端、待解锁电路5的电磁锁U5的正输入管脚、IN+检测电路4的正输入端连接，电源模块U3的负电压输出管脚Vo-分别与第四电容C4的另一端、待解锁电路5的电磁锁U5的负输入管脚IN-、检测电路4的负输入端-连接。锁定电路3中的第二电容C2作用滤除非门Ul的输出噪声，提高信号线的抗干扰能力。第一限流电阻R2为第一光耦U2的原边限流电阻，确定第一光耦U2的原边工作电流。第三电容C3为电源模块U3的前级滤波电容，起到稳定电源模块U3供电电源的作用。第四电容C4为电磁锁U5的供电进行滤波。
[0022]如附图2和图6所示，检测电路4由第二原边限流电阻R3、上拉电阻R4、第二光耦U4组成。如附图2、图5和图6所示，第二原边限流电阻R3的一端与电源模块U3的正电压输出管脚Vo+连接，第二原边限流电阻R3的另一端与第二光耦U4的正输入管脚IN+连接。第二光耦U4的负输入管脚IN-与电源模块U3的负电压输出管脚Vo-连接。第二光耦U4的正输出管脚OUT+分别与上拉电阻R4的一端、DSP电路I的检测管脚TEST连接；上拉电阻R4的另一端与+3.3V电源的输入端连接，第二光耦U4的负输出管脚OUT+接地。检测电路4中的第二限流电阻R3为第二光耦U4的原边限流电阻，确定第二光耦U4的原边工作电流。上拉电阻R4提供第二光耦U4副边上拉，明确第二光耦U4的输出状态。当第二光耦U4的3、4管脚处于关断状态时，第二光耦U4的3管脚电平状态经上拉电阻R4上拉至3.3V，为高电平；当第二光耦U4的3、4管脚处于导通状态时，第二光耦U4的3管脚电平经4管脚接地，为低电平。。
[0023]本发明提供的一种锁紧机构解锁控制电路，该电路是基于数字逻辑实现的对外设的控制、反馈，电路中所有的信号均为逻辑电平，即信号，其的工作原理如下:
[0024]如图1、图2和图4所示，DSP电路I的输出管脚CTRL经过下拉电阻Rl，通过下拉电阻R1、非门Ul和DSP电路I初始化1状态共同保证在电源上电过程中，DSP电路I的管脚状态保持不变。在DSP电路I管脚初始化过程中，将输出CTRL管脚初始化为低电平；在上电过程中，由于非门Ul此时管脚状态不确定，通过下拉电阻Rl下拉至地，使非门Ul状态为低。
[0025]如图1、图2和图5所示，非门Ul将DSP电路I的输出管脚CTRL输入的控制信号反向；同时非门Ui增大该控制信号的输出电流，使该控制信号能够驱动下一级的第一光耦U2。第一光耦U2通过第一限流电阻R2控制第一光耦U2原边信号，使第一光耦U2达到最佳工作点。第一光耦U2的输出的逻辑信号控制电源模块U3，同时第一光耦U2也起到隔离的作用。电源模块U3起到稳定输出电压、隔离和控制输出电源开关三个作用。外部+28V电源会存在一定波动，由于电源模块U3原边的电压输入管脚Vin+连接外部+28V电源，电源模块U3的引入可以稳定电磁锁U5的供电电压。电源模块U3同时具备隔离功能，当电磁锁U5起失效后，不会影响到电源模块U3原边的+28V电路。电源模块U3还具有禁止端Forbid,通过控制禁止端Forbid与+28V电源的导通状态,可使达到控制电磁锁U5锁定与解锁的状态。
[0026]如图1、图2和图6所示，通过调整第二限流电阻R3的阻值，确定第二光耦U4的原边工作电流，通过光耦参数，计算上拉电阻R4的阻值，确定第二光耦U4副边电平跳变的阈值，将第二光稱U4副边电平跳变的阈值设定为略低于电源模块U3的输出电压。第一光耦U2输出的开关信号控制电源模块U3 ；当第一光耦U2输出端OUT+与OUT-断开时，电源模块U3输出24V电压，此时，24V电压经过光耦U4前级的第二限流电阻R3，达到光耦U4原边IN+和IN-的电流刚好为最佳工作电流；此时第二光耦U4的输出端OUT+与OUT-联通，正电压输出管脚OUT+为逻辑“O”。当第一光耦U2输出端OUT+与OUT-联通时，电源模块U3输出OV电压，此时，没有电流流经光耦U4，故第二光耦U4的输出端OUT+与OUT-断开，正电压输出管脚OUT+的电平经过上拉电阻R4上拉至逻辑“I”。
[0027]从整个电路来看，控制逻辑、锁的状态和检测电压的逻辑状态存在如下逻辑关系:逻辑控制为低电平时，为锁定状态，检测电压逻辑状为高电平；逻辑控制为高电平时，为解锁状态，检测电压逻辑状为低电平。故通过DSP电路I的检测管脚TSET便可检测电磁锁U5的供电状态，从而确定电磁锁U5的锁定状态。
[0028]上面结合附图和实施例对本发明作了详细说明，但是本发明并不限于上述实施例，在本领域普通技术人员所具备的知识范围内，还可以在不脱离本发明宗旨的前提下作出各种变化。本发明中未作详细描述的内容均可以采用现有技术。
【权利要求】
1.一种锁紧机构解锁控制电路，其特征在于:该电路包括DSP电路(I)、控制电路(2)、锁定电路⑶和检测电路(4)，DSP电路⑴的输出端与控制电路(2)的输入端连通，控制电路(2)的输出端与锁定电路(3)的控制输入端连通，锁定电路(3)的一个输出端与待解锁电路(5)的一个输入端连通，锁定电路(3)的另一个输出端分别与待解锁电路(5)的一个输入端、检测电路(4)的输入端连通，检测电路(4)的反馈输出端与DSP电路(I)的输入端连通；DSP电路⑴向控制电路(2)发出控制指令，控制电路(2)将控制指令反向后传输给锁定电路(3)，锁定电路(3)将反向后的控制指令进行滤波、光耦隔离后传输给待解锁电路(5)和检测电路(4)，检测电路(4)实时采集待解锁电路(5)的状态、并将待解锁电路(5)的状态实时传输给DSP电路(1)，DSP电路⑴确定待解锁电路(5)的锁定状态，从而实现对待解锁电路(5)的解锁。
2.根据权利要求1所述的一种锁紧机构解锁控制电路，其特征在于:所述的控制电路(2)由第一下拉电阻(Rl)、非门(Ul)、第一电容(Cl)组成，DSP电路(I)的输出管脚CTRL分别与第一下拉电阻(Rl)的一端、非门(Ul)的输入管脚IN连接，第一下拉电阻(Rl)的另一端接地；非门(Ul)的接地管脚GND接地，非门(Ul)的电源输入管脚OE接+3.3V电源，非门(Ul)的电源管脚Vcc分别与+3.3V电源的输出端、第一电容(Cl)的一端连接,第一电容(Cl)的另一端接地，非门(Ul)的输出管脚OUT与锁定电路(3)的输入端连接；非门(Ul)将DSP电路(I)输出的控制信号反向，同时，非门(Ul)增大该控制信号的输出电流，并将反向增大后的控制信号传输给锁定电路(3)。
3.根据权利要求2所述的一种锁紧机构解锁控制电路，其特征在于:所述的锁定电路(3)由第一原边限流电阻(R2)、第一光耦(U2)、电源模块(U3)、第三电容(C3)、第四电容(C4)组成，待解锁电路(5)为电磁锁(U5);第一原边限流电阻(R2)的一端分别与控制电路(2)的非门(Ul)的输出管脚OUT、第二电容(C2)的一端连接，第二电容(C2)的另一端接地；第一原边限流电阻(R2)的另一端与第一光I禹(U2)的正输入管脚IN+连接,第一光f禹(U2)的接地管脚IN-接地；第一光耦(U2)的正输出管脚OUT+与电源模块(U3)的禁止端Forbid连接，第一光耦(U2)的负输出管脚OUT-与电源模块(U3)的负电压输入管脚Vin-连接；电源模块(U3)的正电压输入管脚Vin+与分别与+28V电源的输出端、第三电容(C3)的一端连接；电源模块(U3)的正电压输出管脚Vo+分别与第四电容(C4)的一端、待解锁电路(5)的电磁锁(U5)的正输入管脚IN+、检测电路(4)的正输入端连接，电源模块(U3)的负电压输出管脚Vo-分别与第四电容(C4)的另一端、待解锁电路(5)的电磁锁(U5)的负输入管脚IN-、检测电路(4)的负输入端-连接；第一原边限流电阻(R2)和第三电容(C3)对控制电路(2)的非门(Ul)传输的反向增大控制信号进行滤波，第一光耦(U2)将反向增大控制信号隔离；第一光耦(U2)通过隔离后的信号控制电源模块(U3)工作。
4.根据权利要求3述的一种锁紧机构解锁控制电路，其特征在于:所述的检测电路(4)由第二原边限流电阻(R3)、上拉电阻(R4)、第二光耦(U4)组成，第二原边限流电阻(R3)的一端与电源模块(U3)的正电压输出管脚Vo+连接，第二原边限流电阻(R3)的另一端与第二光耦(U4)的正输入管脚IN+连接；第二光耦(U4)的负输入管脚IN-与电源模块(U3)的负电压输出管脚Vo-连接；第二光耦(U4)的正输出管脚OUT+分别与上拉电阻(R4)的一端、DSP电路⑴的检测管脚TEST连接；上拉电阻(R4)的另一端与+3.3V电源的输入端连接，第二光耦(U4)的负输出管脚OUT+接地；锁定电路(3)的电源模块(U3)输出的电压信号经过第四电容(C4)滤波后传输给电磁锁(U5)，电磁锁(U5)的电流信号通过第二原边限流电阻(R3)限流，限流后的电流信号传输给第二光耦(U4)进行隔离，隔离后的限流电流信号经过上拉电阻(R4)上拉后，实时传输给DSP电路(I)的检测管脚TSET，DSP电路(I)检测电磁锁(U5)的供电状态，从而确定电磁锁(U5)的锁定状态。
【文档编号】E05B47/00GK104314379SQ201410426179
【公开日】2015年1月28日 申请日期:2014年8月26日 优先权日:2014年8月26日
【发明者】何雨昂, 仲悦, 龙海峰 申请人:北京精密机电控制设备研究所, 中国运载火箭技术研究院