一种电子元件的制造方法
【专利摘要】本发明公开了一种电子元件的制造方法，该制造方法包括步骤：S1、制备薄膜基片；S2、制备烧成基片，所述烧成基片与所述薄膜基片的材料不同；S3、将所述薄膜基片和所述烧成基片贴合形成坯体；S4、采用所述薄膜基片的烧结条件，对所述坯体进行烧结。本发明的制造方法有效防止两种材料共烧过程中，因烧结收缩存在差异而产生的内部应力对电子元件的电性和外观产生不良影响。
【专利说明】一种电子元件的制造方法
【技术领域】
[0001]本发明涉及电子元件制造领域，特别是涉及一种贴合方式制作的电子元件的制造方法。
【背景技术】
[0002]随着人工智能技术的不断发展，实际电路中需要对多种不同频段的信号进行处理，这就对电子元件提出了更高的要求，为了满足同一电子元件的多种用途，传统的单一材料制造的电子元件已经不能满足使用需求，需要引入两种及以上的材料才能满足设计需求，但目前两种以上材料制作的电子元件的外观和电性能都经常存在不良状况。
【发明内容】
[0003]经过研宄上述发生不良状况的电子元器件发现，不同材料在相同的烧结条件下，致密化的过程存在较大的差异，会导致产品内部在烧结过程中产生较大的应力，从而影响产品的外观和电性能。
[0004]本发明目的在于提出一种电子元件的制造方法，以解决上述现有技术存在的不同材料烧结后产品外观、性能受到不良影响的技术问题。
[0005]为此，本发明提出一种电子元件的制造方法，包括步骤:
[0006]S1、制备薄膜基片；
[0007]S2、制备烧成基片，所述烧成基片与所述薄膜基片的材料不同；
[0008]S3、将所述薄膜基片和所述烧成基片贴合形成坯体；
[0009]S4、采用所述薄膜基片的烧结条件，对所述坯体进行烧结。
[0010]优选地，所述烧成基片的烧成温度大于或等于所述薄膜基片的烧成温度。
[0011]优选地，在步骤S3中，在所述薄膜基片的上下表面分别叠放所述烧成基片。
[0012]优选地，步骤SI包括:
[0013]SI 1、将重量百分比为35 %?45 %粉末状的A1203和重量百分比为65 %?55 %的硼硅玻璃混合制备成粉末状混合物；
[0014]S12、将所述粉末状混合物与酯类溶液搅拌混合，并加入有机粘合剂和分散剂搅拌，形成陶瓷浆料；
[0015]S13、涂布所述陶瓷浆料以形成所述薄膜基片。
[0016]优选地，步骤SI中所述薄膜基片是氧化铝基片、铁氧体基片或玻璃膜片。
[0017]优选地，所述氧化铝基片是粉末状的A1203和粉末状的硼硅玻璃的混合物制作而成。
[0018]优选地，步骤S2包括:
[0019]S21、将重量百分比为60%?65%粉末状的Fe203、重量百分比为8%?12%的N1、重量百分比为5%?9%的CuO和重量百分比为8%?10%的ZnO混合制备成粉末状混合物；
[0020]S22、将所述粉末状混合物与酯类溶液搅拌混合，并加入有机粘合剂和分散剂搅拌，形成铁氧体浆料；
[0021]S23、涂布所述铁氧体浆料以形成薄膜基片；
[0022]S24、将所述薄膜基片叠压成I?2mm的生坯，对所述生坯在900°C保温2h完成烧结，制成所述烧成基片。
[0023]优选地，步骤S2中所述烧成基片是铁氧体基片或氧化铝基片。
[0024]优选地，所述铁氧体基片是粉末状的Fe203、N1、CuO, ZnO的混合物烧结致密化后形成。
[0025]本发明解决了两种不同材料的共烧问题，其预先完成第一种材料的烧结而制作烧成基片，使其达到足够的强度和并保证完整性；将烧结后的第一种材料与未烧结的第二种材料进行贴合，得到具有高密度、各向同性的坯体；再使用第二种材料的烧结温度对坯体进行烧结，第一种材料不会再发生大的收缩形变，从而减小了沿坯体贴合方向的应力造成的弯曲情况，降低两种材料共烧过程中，因烧结收缩存在差异而产生的内部应力对电子元件的电性和外观产生不良影响；优选方案中，第一种材料的烧结温度高于或等于第二种材料的烧结温度，所以在第二种材料的烧结温度下，第一种材料发生的收缩形变更小，更进一步减小了沿坯体贴合方向的应力造成的弯曲情况；另一优选方案中，坯体还采用了对称的叠压结构，即第二种材料相对于第一种材料对称贴合，虽然第二种材料在烧结的过程中也会收缩，但是几乎只能在沿坯体的厚度方向进行收缩，而第二种材料与第一种材料的接触面的收缩很小，使得沿坯体贴合方向的应力进一步减小，制造成的电子器件性能提高；另外，本发明采用的方法未引入其他材料，不会对电子器件的性能产生不可预计的影响，且制作工艺简单，生产成本低。
【具体实施方式】
[0026]下面结合【具体实施方式】对本发明作进一步详细说明。应该强调的是，下述说明仅仅是示例性的，而不是为了限制本发明的范围及其应用。
[0027]本发明提出一种电子元件的制造方法，包括步骤:
[0028]S1、制备薄膜基片；
[0029]S2、制备烧成基片，所述烧成基片与所述薄膜基片的材料不同；
[0030]S3、将所述薄膜基片和所述烧成基片贴合形成坯体；
[0031]S4、采用所述薄膜基片的烧结条件，对所述坯体进行烧结。
[0032]步骤SI中的薄膜基片是氧化铝基片、铁氧体基片、玻璃膜片中的一种。在一个优选实施例中，氧化铝基片是粉末状的A1203和粉末状的硼硅玻璃的混合物制作的氧化铝基片。更优选的是，氧化铝基片是重量百分比为35%?45%的A1203和重量百分比为65%?55%的硼硅玻璃的混合物。粉末状的A1203的优选粒径是:D50为1.5 μm，D95为3 μm，粉末状的硼硅玻璃的优选粒径是:D50为1.5 μπι，D95为3 μπι。
[0033]上述薄膜基片可以通过以下步骤制备:
[0034]SI 1、将重量百分比为35 %?45 %粉末状的Α1203和重量百分比为65 %?55 %的硼硅玻璃混合制备成粉末状混合物；
[0035]S12、将粉末状混合物与酯类溶液搅拌混合，并加入有机粘合剂和分散剂，采用球磨机搅拌，持续9h?Ilh形成陶瓷浆料；其中，酯类溶液可以是采用异丁醇的酯类溶液，有机粘合剂和分散剂可以是丙烯酸酯、二甲酸二丁酯、三乙醇胺、PVB, PEG中的一种或多种混合物；
[0036]S13、涂布陶瓷浆料以形成薄膜基片。
[0037]步骤S2中的烧成基片是铁氧体基片、氧化铝基片中的一种。在一个优选实施例中，铁氧体基片是粉末状的Fe203、N1, CuO、ZnO的混合物制作的基片，烧结致密化后形成烧成基片。更优选的是，铁氧体基片是重量百分比为60%?65%粉末状的Fe203、重量百分比为8%?12%的N1、重量百分比为5%?9%的CuO和重量百分比为8%?10%的ZnO的混合物。粉末状的Fe203的优选粒径是:D50为1.2 μ m，D95为3 μ m。
[0038]上述烧成基片可以通过以下步骤制备:
[0039]S21、将重量百分比为60%?65%粉末状的Fe203、重量百分比为8%?12%的N1、重量百分比为5%?9%的CuO和重量百分比为8%?10%的ZnO混合制备粉末状混合物；
[0040]S22、将粉末状混合物与酯类溶液搅拌混合，并加入有机粘合剂和分散剂，采用球磨机搅拌，持续15h?20h形成铁氧体浆料；
[0041]S23、涂布铁氧体浆料以形成薄膜基片；
[0042]S24、将上述薄膜基片叠压成I?2mm的生坯，对生坯在900°C保温2h完成烧结，制成烧成基片。在烧结的过程中，有机粘合剂从生坏中排出，即排胶。
[0043]步骤S3中可以将薄膜基片叠压形成生坯后再与烧成基片贴合，其中，薄膜基片叠压形成生坯可以是通过层积技术将基片叠压在一起；步骤S3将生坯和烧成基片贴合形成坯体可通过以下步骤完成:
[0044]S31、在生坯的上下表面分别叠放烧成基片，放入塑胶袋中；
[0045]S32、对塑胶袋抽真空，采用热塑的方式封住袋口 ；
[0046]S33、将塑胶袋放入恒温恒压的水中进行等静压处理，使之压合成坯体。
[0047]在步骤S4中，对坯体进行烧结的过程中，有机粘合剂从薄膜基片中排出，即排胶，对坯体进行烧结后还包括对坯体进行切割、倒角、制作端电极和电镀等处理，从而制造成所需的电子元件，“烧结条件”是将生坯不断加热，使之熔融后形成致密化的加热条件。
[0048]本发明还提出一种电子元件，其可使用前述任一项的电子元件制造方法制成。
[0049]实施例一:
[0050]一种公制0806共模电感的制造方法，包括以下步骤:制造带有电极的氧化铝膜片和铁氧体烧成基片，氧化铝膜片叠压成生坯后，将铁氧体烧成基片和氧化铝膜片压合到一起形成坯体，按照氧化铝膜片的烧结条件完成烧结致密化处理，然后将烧成的坯依次完成切割、排胶、烧结、倒角、制造端电极和电镀，完成电子元件制造。
[0051]其制造步骤如下:
[0052]S1、制备氧化铝薄膜基片，包括步骤；
[0053]S11、制备粉末状混合物:
[0054]将重量百分比为40%粉末状的A1203和重量百分比为60%的硼硅玻璃的混合制备粉末状混合物，粉末状的A1203的优选粒径是:D50为1.5 μ m，D95为3 μ m，硼硅玻璃的优选粒径是:D50为1.5 μ m，D95为3 μ m ;
[0055]S12、将制备的粉末状混合物与异丁醇的酯类溶液搅拌混合，并加入有机粘合剂和分散剂，采用球磨机搅拌，持续9h?Ilh形成陶瓷浆料；
[0056]S13、通过涂布工艺制造氧化铝薄膜基片。
[0057]S2、制造铁氧体烧成基片，包括步骤:
[0058]S21、制备粉末状混合物:
[0059]将重量百分比为60%?65%粉末状的Fe203、重量百分比为8%?12%的N1、重量百分比为5%?9%的CuO和重量百分比为8%?10%的ZnO的混合制备粉末状混合物；粉末状的Fe203的优选粒径是:D50为1.2 μ m，D95为3 μ m ;
[0060]S22、将制备的粉末状混合物与异丁醇的酯类溶液搅拌混合，并加入有机粘合剂和分散剂，采用球磨机搅拌，持续15h?20h形成铁氧体浆料；
[0061]S23、通过涂布工艺制造薄膜基片；
[0062]S24、将薄膜基片叠压成I?2mm的生还，在箱式炉(Nabertherm) 900°C保温2h完成烧结，制成烧成基片。
[0063]S3、在氧化铝薄膜基片上制造导电电极，包括步骤:
[0064]S31、将电极浆料放在轧辊机上搅拌60min，使浆料混合均匀；
[0065]S32、使用丝网印刷工艺将电极浆料转印到薄膜基片上，在箱式烘干箱中烘制500C /1min0
[0066]S4、将制有电极的薄膜基片按照设计的要求叠压成生坯，使之形成共模电感的完整电极线圈。
[0067]S5、将生坯和烧成基片通过等静压等工艺压合成坯，包括步骤:
[0068]S51、在生坯的上下表面分别叠放烧成基片，放入塑胶袋中；
[0069]S52、对塑胶袋进行抽真空后，采用热塑的方式封住袋口 ；
[0070]S53、将塑胶袋放入恒温恒压的水中进行等静压处理，使之压合成坯体。
[0071]S6、采用氧化铝生坯的烧结条件(890°C保温2h)，对压合的坯进行烧结处理。
[0072]S7、对烧结后的坯体进行切割、排胶、倒角、端电极、电镀处理制成共模电感。
[0073]采用本发明实施例一制备的公制0806贴合式共模电感，外观无变形和开裂，其共模阻抗在90ohm，差模截止频率(差模损耗等于_3dB的频率)4.7?5.2GHz。在采用美国Ansoft 公司推出的高频结构仿真器(HFSS，High Frequency Structure Simulator)计算的共模阻抗在95ohm，差模截止频率(差模损耗等于_3dB的频率)5.5GHz。采用本发明实施例一制备的公制0806贴合式共模电感接近理论值的94.7%，表明本发明方法在两种不同材料制造的电子元件方面具有非常明显的优势。
[0074]实施例二:
[0075]一种公制1210电感制造方法，同具体实施例一，区别在于:烧成基片采用烧成温度为910°C保温2h。采用该方法制备成的电子元件外观无变形和开裂，且电性接近理论值的 90%。
[0076]实施例三:
[0077]一种公制0605电感制造方法，同具体实施例一，区别在于:薄膜基片采用的是重量百分比为20%?30%的A1203和重量百分比为70%?80%氧化硼玻璃材料的混合物，将制有导电电极的薄膜基片叠压形成生坯后的烧结温度为860°C保温2h。采用该方法制备成的电子元件外观无变形和开裂，且电性接近理论值的92%。
[0078]本领域技术人员将认识到，对以上描述做出众多变通是可能的，所以实施例仅是用来描述一个或多个特定实施方式。
[0079]尽管已经描述和叙述了被看作本发明的示范实施例，本领域技术人员将会明白，可以对其作出各种改变和替换，而不会脱离本发明的精神。另外，可以做出许多修改以将特定情况适配到本发明的教义，而不会脱离在此描述的本发明中心概念。所以，本发明不受限于在此披露的特定实施例，但本发明可能还包括属于本发明范围的所有实施例及其等同物。
【权利要求】
1.一种电子元件的制造方法，其特征在于:包括步骤: 51、制备薄膜基片； 52、制备烧成基片，所述烧成基片与所述薄膜基片的材料不同； 53、将所述薄膜基片和所述烧成基片贴合形成坯体； 54、采用所述薄膜基片的烧结条件，对所述坯体进行烧结。
2.如权利要求1所述的电子元件的制造方法，其特征在于:所述烧成基片的烧成温度大于或等于所述薄膜基片的烧成温度。
3.如权利要求1所述的电子元件的制造方法，其特征在于:在步骤S3中，在所述薄膜基片的上下表面分别叠放所述烧成基片。
4.如权利要求1所述的电子元件的制造方法，其特征在于:步骤S1包括: SI 1、将重量百分比为35 %?45 %粉末状的A1203和重量百分比为65 %?55 %的硼硅玻璃混合制备成粉末状混合物； 512、将所述粉末状混合物与酯类溶液搅拌混合，并加入有机粘合剂和分散剂搅拌，形成陶瓷楽料； 513、涂布所述陶瓷浆料以形成所述薄膜基片。
5.如权利要求1所述的电子元件的制造方法，其特征在于:步骤S1中所述薄膜基片是氧化铝基片、铁氧体基片或玻璃膜片。
6.如权利要求5所述的电子元件的制造方法，其特征在于:所述氧化铝基片是粉末状的A1203和粉末状的硼硅玻璃的混合物制作而成。
7.如权利要求1所述的电子元件的制造方法，其特征在于:步骤S2包括: 521、将重量百分比为60%?65%粉末状的Fe203、重量百分比为8%?12%的N1、重量百分比为5%?9%的CuO和重量百分比为8%?10%的ZnO混合制备成粉末状混合物； 522、将所述粉末状混合物与酯类溶液搅拌混合，并加入有机粘合剂和分散剂搅拌，形成铁氧体浆料； 523、涂布所述铁氧体浆料以形成薄膜基片； 524、将所述薄膜基片叠压成1?2_的生坯，对所述生坯在900°C保温2h完成烧结，制成所述烧成基片。
8.如权利要求1所述的电子元件的制造方法，其特征在于:步骤S2中所述烧成基片是铁氧体基片或氧化铝基片。
9.如权利要求8所述的电子元件的制造方法，其特征在于:所述铁氧体基片是粉末状的Fe203、N1、CuO、ZnO的混合物烧结致密化后形成。
【文档编号】B32B18/00GK104494239SQ201410816956
【公开日】2015年4月8日 申请日期:2014年12月23日 优先权日:2014年12月23日
【发明者】郑卫卫, 戴春雷 申请人:深圳顺络电子股份有限公司