专利名称：：基于可编程逻辑的打印机松耦合控制方式的制作方法
技术领域：
：本发明属于打印机设备
技术领域：
，具体地讲涉及基于可编程逻辑的打印机松耦合控制方式。
背景技术：
：CPU提供内部的中断和定时器资源配合I/O桥电^各工作，实现从外部通讯端口获取数据，对数据进行解析，输出到马达和撞针设备的外部驱动。现有打印机CPU子系统与外设如马达、撞针和外部IEEE1284设备通讯端口等功能子系统之间的耦合过于紧密，如图1所示，马达、撞针等驱动直接连接在CPU的I/O上，此种设计对CPU要求较高，通常需要专门的控制CPU或者要求CPU具有多I/O和大电流驱动能力，从而导致系统的移植和扩展极其困难；另一方面，由于外设子系统中包含诸如驱动大电流或者高压的驱动电路，一旦损坏将直接反馈到CPU子系统，可能将CPU子系统损坏，从而导致不可预料的灾难结果发生。为了避免耦合过于紧密，现有采用CPU子系统和诸多功能子系统隔离的方式如图2所示，CPU通过外部寻址方式驱动外设，外设和CPU总线之间采用驱动和緩冲器，针对不同的外设需要多片驱动緩沖器来实现，虽然可以提高抗毁指标，同时不可避免引入大量的逻辑器件，成本增加，最关^:的一点是丧失了控制的灵活性。
发明内容本发明针对现有技术中打印机控制方式无法兼顾调高可靠性与降低成本的问题，提供了一种基于可编程逻辑的打印机松耦合控制方式。为解决上述技术问题，本发明采用以下技术方案予以实现一种基于可编程逻辑的打印机松耦合控制方式，包括如下步骤A、在打印机控制器与外设驱动端口之间连接可编程逻辑器件；B、对可编程逻辑器件进行硬件配置，定义若干功能寄存器；C、将可编程逻辑器件内部功能寄存器映射到CPU子系统的Memory空间；D、CPU子系统寻址到内部的功能寄存器，实现了对内部功能寄存器的操作，从而控制外设。进一步地，所述C步骤包括如下步骤cl、可编程逻辑器件设计8bit的双向凄t据总线连接到CPU子系统的8bit(D0-D7)数据总线上；c2、可编程逻辑器件设计输入信号引脚连接到CPU子系统的控制总线、地址总线上；c3、可编程逻辑器件设计高速地址译码器和总线緩冲器利用上述三种总线的配合和地址分配来区分内部的各个功能寄存器；进一步地，所述B步骤包括如下步骤bl、将所述可编程逻辑器件内部功能寄存器划分为系统I/O控制寄存器、外设状态寄存器、裁纸刀组件控制寄存器、钱箱组件检控制寄存器、进纸步进马达控制寄存器、字车马达控制寄存器、至少两排撞针控制寄存器及IEEE1284设备端口寄存器；b2、为上述各功能寄存器分配相对地址，并对各寄存器内的位进行定义。进一步地，所述撞针控制寄存器包括A排撞针控制寄存器、A排撞针扩展控制寄存器、B排撞针控制寄存器、B排撞针扩展控制寄存器。所述IEEE1284设备端口寄存器包括IEEE1284设备端口信号寄存器、IEEE1284设备端口数据只写寄存器、IEEE1284设备端口数据只读寄存器。所述IEEE1284设备端口信号寄存器第一位定义为PaperEnd缺纸5信号、第二位定义为打印机在线信号、第三位定义为打印机ERROR信号，第四位定义为SPP模式中BUSY信号，第五位定义为SPP模式中ACK信号，其他三位为预留信号，当然对每位的定义并不限定为上述顺序。所述外设状态寄存器的第一位用来识别通过并口来的Initial打印机信号，第二位用来识别切纸刀的位置状态传感器信号，第三位用来i口、另'JHomePosition4专感器<言号，第四^f立用来i口、另'JPaperEnd4专感器信号，第五位用来识别BlackMark传感器信号，第六位用来识别打印机字车110温度信号，第七位用来识别打印机字车130温度信号，第八位用来识别钱箱状态传感器信号。所述系统1/0控制寄存器的第一位定义为系统LED指示控制信号，所述CPU子系统根据系统LED指示控制信号的状态对系统可靠性进行报警。所述可编程逻辑器件外部I/O管脚包括总线控制部分，钱箱控制部分，IEEE1284设备端口部分，裁纸刀控制部分、撞针控制A控制部分，撞针控制B控制部分，进纸马达控制寄部分及字车马达控制部分。与现有技术相比，本发明的优点和积极效果是本发明采用大规模的可编程逻辑(CPLD)通过硬件语言编程在打印机与外设之间实现I/O桥接功能，本发明中1/0桥接控制器(可编程逻辑器件)仅占用系统的Memory空间，对CPU子系统的I/O资源没有任何的占用。通过I/O子系统(可编程逻辑器件)在CPU子系统和驱动子系统之间起到桥接作用，CPU系统可以高速访问1/0桥接控制器，从而实现了对外设系统的控制。1/0桥接控制器和CPU子系统之间采用松耦合方式，无论任何类型的CPU，只要具备外部RAM/ROM的读写时序，就可以无缝移才直到本发明所设计的1/0桥接控制器，系统的可移植性和冗余性较完备。图1为采用紧密耦合的打印机控制图；图2为采用松耦合的打印机控制图；图3为1/0桥接控制器的内部功能方框图；图4为可编程逻辑器件原理图。具体实施例方式下面结合附图对本发明作进一步详细的说明。本发明在打印机控制器与外设驱动端口之间连接可编程逻辑(CPLD)器件，通过硬件语言编程实现I/O桥接功能，无论系统釆用何种CPU，其都可以通过数据总线对I/O桥的操作来映射到对马达、撞针和外部IEEE1284设备通讯端口等功能子系统的智能控制。可编程逻辑器件的硬件配置过程如下1)根据可编程逻辑器件和外设的连接方式决定可编程逻辑器件的引脚定义。如图4所示，本发明可编程逻辑器件选用XC95144-TQ100,将76-99管脚定位为总线部分，CPU子系统通过总线部分对可编程逻辑器件内部功能寄存器进行操作，71-74管脚定义为钱箱控制部分，52-70管脚定义为IEEE1284设备端口部分，48-50管脚定义为裁纸刀控制部分，33-43管脚定义为撞针A控制部分，27-31管脚定义为撞针B控制部分，15-20管脚定义为字车马达控制部分，9-14管脚定义为进纸马达控制部分，可编程逻辑器件通过上述控制部分与外设打印机相连。2)由外设功能需求设计需要的功能寄存器内部的逻辑位的定义(如后续表中所述)。1/0桥子系统的实现依赖灵活的可编程逻辑，将可编程逻辑内部开辟多个功能寄存器，可以开辟的功能寄存器数量仅取决于外部地址空间范围和可编程资源的多少，本发明定义13个功能寄存器。3)采用通用的硬件描述语言将功能寄存器设计转化为可以固化到可编程逻辑内部的编程文件。本发明1/0桥接控制器采用Verilog硬件描述语言实现内部的寄存器，在产品批量生产时通过JTAG外部编程接口来编程内部的功能实现，在巨大量产的情况下，可以通过提交硬件描述语言和RTL网表文件来给芯片代工厂来掩模生产，可以大大降低生产成本。4)使用仿真软件在PC上仿真硬件描述语言实现的功能定义的正确性。5)通过专用的编程线缆及PC将编程文件编程到可编程逻辑器件内部形成真正的^5更件电3各。本发明将可编程逻辑内部的Flip-Flop寄存器映射为CPU子系统的Memory空间，如图3所示，对于I/0桥子系统的控制就像CPU子系统读写memory子系统一样快速和方{更，以下实现Flip-Flop寄存器和CPU子系统的Memory空间的映射1)可编程逻辑设计8bit的双向数据总线连接到CPU子系统的8bit(DO-D7)数据总线上。2)可编程逻辑设计读信号、写信号、复位信号和3个中断源等输入信号引脚连接到CPU子系统的控制总线上。3)可编程逻辑设计片选信号、地址线等输入信号引脚连接到CPU子系统的地址总线(CS3、AD0-AD3、AD23、AD24)上。4)可编程逻辑设计高速地址译码器和总线緩冲器，利用上述三种总线的配合和地址分配来区分内部的各个功能寄存器。其中连接到CPU子系统的CS3决定了整个1/0桥接控制器的绝对地址。每一个内部功能寄存器根据地址译码;波赋予了一个固定的地址，即内部功能寄存器的相对地址，CPU子系统只要才艮据绝对地址和相对地址的和来寻址到内部的功能寄存器，就-像读写CPU子系统的Memory空间一样，读写这个地址就实现了对内部功能寄存器的操作。5)I/O桥内功能寄存器的每一位的定义通过它所对应的引脚形成了驱动外设的I/O,这样实现从CPU子系统-I/O桥接控制器-外设子系统的控制，实现打印机控制的松耦合的状态。本发明功能寄存器，分别用来驱动和检测打印^几的外部设备，CPU子系统通过1/0接控制器对外部的设备实现无缝控制，相关的寄存器歹寸表^口下表1.系统I/O控制寄存器(SIOR),相对地址0x1000001，8bU寄存器，只写，相关bit定义为<table>tableseeoriginaldocumentpage9</column></row><table>I/O桥接控制器提供内部状态指示灯，CPU子系统可以根据I/O桥接控制器的状态对系统可靠性进行报警。表2.裁纸刀组件控制寄存器(PKR)，相对地址0x1000002，8bit寄存器，只写，相关bit定义为<table>tableseeoriginaldocumentpage10</column></row><table>表3.钱箱组件检控制寄存器(CBR)，相对地址0x1000003,8bit寄存器，只写，相关bit定义为<table>tableseeoriginaldocumentpage10</column></row><table>表4.外设状态寄存器(PSR)，相对地址0x1000005，8bit寄存器，3、读，相关bit定义为<table>tableseeoriginaldocumentpage11</column></row><table>表5.进纸步进马达控制寄存器(PFMPR),相对地址0x1000006，8bit寄存器，只写，相关bU定义为<table>tableseeoriginaldocumentpage11</column></row><table>表6.进纸步进马达控制寄存器(CRMPR),相对地址0x1000008,8bit寄存器，只写，相关bit定义为位功能说明初值已it0马达驱动相变控制1控制外部驱动1-无效o-有效1Bit1马达驱动相变控制2控制外部驱动1-无效O-有效1Bit2未定义为将来保留XBit3未定义为将来保留Bit4马达驱动电流控制1控制外部驱动1-无效O-有效1Bit5马达驱动电流控制2控制外部驱动1-无效O-有效1Bit6马达驱动电流控制3控制外部驱动1-无效O-有效1Bit7马达驱动电流控制4控制外部驱动1-无效O-有效1表7.A排撞针控制寄存器(HPIN1R)，相对地址0xl00000a,8bit寄存器，只写，相关bU定义为位功能说明初值Bit0第一针控制控制外部驱动1-无效O-有效1Bit1第二针控制控制外部驱动1-无效O-有效1Bit2第三针控制控制外部驱动1-无效o-有效1Bit3第四针控制控制外部驱动1-无效o-有效1Bit4第五针控制控制外部驱动1-无效o-有效1Bit5第六针控制控制外部驱动1-无效o-有效1Bit6第七针控制控制外部驱动1-无效o-有效1Bit7第八针控制控制外部驱动1-无效O-有效112表8.A排撞针扩展控制寄存器(HPINIER),相对地址GxlOOOOOb8bit寄存器，只写，相关bit定义为<table>tableseeoriginaldocumentpage13</column></row><table>表9.B排撞针控制寄存器(HPIN2R),相对地址OxlOOOOOc，8bit寄存器，只写，相关bit定义为<table>tableseeoriginaldocumentpage13</column></row><table>表10.B排撞针扩展控制寄存器(HPIN2ER)，相对地址0xlQ0000d,8bit寄存器，只写，相关bit定义为<table>tableseeoriginaldocumentpage14</column></row><table>表11.IEEE1284设备端口信号寄存器(IPSSR)，相对地址0xl00000e8bit寄存器，只写，相关的bit定义为<table>tableseeoriginaldocumentpage14</column></row><table>表12.IEEE1284设备端口数据只写寄存器(IPDRR),相对地址0x1800000,8bit寄存器，只写，相关的bit定义为<table>tableseeoriginaldocumentpage15</column></row><table>表13.IEEE1284设备端口数据只读寄存器(IPDWR)，相对地址0x1800001,8bit寄存器，只读，相关的bit定义为<table>tableseeoriginaldocumentpage15</column></row><table>1/0桥接控制器和CPU子系统之间采用松耦合方式，无论任何类型的CPU，只要具备外部RAM/ROM的读写时序，就可以无缝移纟直到本发明所设计的1/0桥接控制器，系统的可移植性和冗余性非常完备。当然，上述说明并非是对本发明的限制，本发明也并不仅限于上述举例，本
技术领域：
的普通技术人员在本发明的实质范围内所做出的变化、改型、添加或替换，也应属于本发明的保护范围。权利要求1、一种基于可编程逻辑的打印机松耦合控制方式，包括如下步骤A、在打印机控制器与外设驱动端口之间连接可编程逻辑器件；B、对可编程逻辑器件进行硬件配置，定义若干功能寄存器；C、将可编程逻辑器件内部功能寄存器映射到CPU子系统的Memory空间；D、CPU子系统寻址到内部的功能寄存器，实现了对内部功能寄存器的操作，从而控制外设。2、根据权利要求1所述的控制方式，其特征在于所述C步骤包括如下步骤cl、可编程逻辑器件设计8bit的双向数据总线连4妻到CPU子系统的8bit(D0-D7)数据总线上；c2、可编程逻辑器件设计输入信号引脚连接到CPU子系统的控制总线、地址总线上；c3、可编程逻辑器件设计高速地址译码器和总线緩冲器利用上述三种总线的配合和地址分配来区分内部的各个功能寄存器；3、根据权利要求1或2所述的控制方式，其特征在于所述B步骤包括如下步骤bl、将所述可编程逻辑器件内部功能寄存器划分为系统I/O控制寄存器、外设状态寄存器、裁纸刀组件控制寄存器、钱箱组件检控制寄存器、进纸步进马达控制寄存器、字车马达控制寄存器、至少两排撞针控制寄存器及IEEE1284设备端口寄存器；b2、为上述各功能寄存器分配相对地址，并对各功能寄存器内的位进行定义。4、根据权利要求3所述的控制方式，其特征在于所述撞针控制寄存器包括A排撞针控制寄存器、A排撞针扩展控制寄存器、B排撞针控制寄存器、B排撞针扩展控制寄存器。5、根据权利要求3所述的控制方式，其特征在于所述IEEE1284设备端口寄存器包括IEEE1284设备端口信号寄存器、IEEE1284设备端口数据只写寄存器、IEEE1284设备端口数据只读寄存器。6、根据权利要求5所述的控制方式，其特征在于所述IEEE1284设备端口信号寄存器第一位定义为PaperEnd缺纸信号、第二位定义为打印才几在线信号、第三位定义为打印才几ERR0R信号，第四位定义为SPP模式中BUSY信号，第五位定义为SPP才莫式中ACK信号，其他三位为预留信号。7、根据权利要求3所述的控制方式，其特征在于所述外设状态寄存器的第一位用来识别通过并口来的Initial打印机信号，第二位用来识别切纸刀的位置状态传感器信号，第三位用来识别HomePosition传感器信号，第四位用来识别PaperEnd传感器信号，第五位用来识别BlackMark传感器信号，第六位用来识别打印才几字车110温度信号，第七位用来识别打印机字车130温度信号，第八位用来识别钱箱状态传感器信号。8、根据权利要求3所述的控制方式，其特征在于所述系统I/0控制寄存器的第一位定义为系统LED指示控制信号，所述CPU子系统根据系统LED指示控制信号的状态对系统可靠性进行报警。9、根据权利要求3所述的控制方式，其特征在于所述可编程逻辑器件外部1/0管脚包括总线控制部分，钱箱控制部分，IEEE1284设备端口部分，裁纸刀控制部分、撞针控制A控制部分，撞针控制B控制部分，进纸马达控制寄部分及字车马达控制部分。全文摘要本发明公开了一种基于可编程逻辑的打印机松耦合控制方式，可以解决现有技术中打印机控制方式无法兼顾高可靠性与降低成本的问题，所采用的技术方案如下在打印机控制器与外设驱动端口之间连接可编程逻辑器件，通过硬件语言编程实现I/O桥接功能，无论系统采用何种CPU，其都可以通过数据总线对I/O桥的操作来映射到对马达、撞针和外部IEEE1284设备通讯端口等功能子系统的智能控制。文档编号B41J29/38GK101524926SQ200910020568公开日2009年9月9日申请日期2009年4月17日优先权日2009年4月17日发明者于秀棠,李龙伟,王耀庭,袁德玲申请人:青岛海信智能商用设备有限公司