专利名称：时钟信号延时电路及芯片的制作方法
技术领域：
本实用新型涉及数据处理领域，尤其是涉及一种对时钟信号进行延时处理的电路以及具有这种延时电路的芯片。
背景技术：
打印机作为常见的办公设备，为现代化办公提供了极大的方便。现有的打印机分为喷墨打印机以及激光打印机，喷墨打印机使用容纳有墨水的墨盒作为耗材容器向纸张喷射墨水，以在纸张上形成需要打印的文字或图案；激光打印机则使用容纳有碳粉的碳粉盒作为耗材容器在介质上形成需要打印的文字或图案。参见图1，现有一种彩色喷墨打印机具有机壳11，图I所示的喷墨打印机省略了机壳11的托板。机壳11内设有喷墨打印机的机芯12,并设有一根滑杆,打印字车14在电机(图I中不可见)的带动下沿着滑杆往复运动。打印字车14内设有转接板(图I中不可见)，转接板通过排线13与机芯12进行通讯。打印字车14上可拆卸地安装有多个墨盒15，不同墨盒15内容纳有不同颜色的墨水。墨盒15的结构如图2所示。墨盒15具有壳体16，壳体16围成容纳墨水的腔体，腔体的下端设有出墨口 17，腔体内的墨水通过出墨口 17流出，并向打印字车14的供墨针供墨。墨盒15壳体16的外壁上安装有一块芯片18，芯片18具有基板，基板的一侧设有多个电触点19，用于与转接板电连接。基板的另一侧设有与电触点19电连接的电子模块(图2中不可见)。参见图3，现有碳粉盒具有壳体21，壳体21围成容纳碳粉的腔体，壳体的外壁上设有一个芯片安装位22，芯片23安装于芯片安装位22上。与墨盒的芯片类似，碳粉盒的芯片23也具有基板，基板上设有作为通讯单元的电触点24，用于与激光打印机进行数据交换。并且，基板的另一侧设有与电触点24电连接的电子模块。现有墨盒芯片或碳粉盒芯片的电子模块均需要对数字信号进行处理，这样就需要对信号进行采样，采样通常是通过D触发器使用时钟信号进行的，D触发器的外部端子如图4所示。D触发器具有数据信号输入端以及时钟信号输入端，数据信号输入端接收数据信号D，时钟信号输入端接收时钟信号CP，并通过时钟信号CP对数据信号D进行采样，采样获得的数据信号Q通过输出端输出。参见图5，D触发器内设有传输门TG1、TG2以及非门T1、T2，当时钟信号CP为高电平时，传输门TGl导通，而TG2截止，数据信号D通过传输门TGl并经过非门Tl后被锁存。如图6所示，CP在上升沿的时候对数据信号D进 行采样，且数据信号D为高电平时，数据信号Q’为低电平。时钟信号CP为低电平时，传输门TG2导通，而TGl截止，数据信号Q’通过传输门TG2并经过反向器T2后输出，获得输出的数据Q。因此，在时钟信号CP下降沿时，D触发器输出数据信号Q。[0011]但是，若时钟信号CP为上升沿时，数据信号D发生跳变，则数据信号Q’及Q将出现亚稳定状态，可能为高电平，也可能为低电平，导致输出的数据信号Q不准确。然而，现有的芯片中，数据信号D通常是在时钟信号CP为上升沿时发生跳变，容易影响数据信号D的传输。若将时钟信号CP作整体延时处理，能够解决时钟信号CP为上升沿时数据信号D发生跳变的问题，但将时钟信号CP整体延时，其下降沿也被延时，影响到后一级的数据采样，并且会大大增加数据信号在芯片中传输的整体延时时间，不利于芯片的工作。
发明内容本实用新型的主要目的是提供一种对时钟信号上升沿进行延时处理且下降沿基本无延时的时钟信号延时电路。本实用新型的另一目的是提供一种数据采样正确率高且整体延时时间较短的芯 片。为实现上述的主要目的，本实用新型提供的时钟信号延时电路具有充放电控制电路、延时调节电路及比较电路，充放电控制电路具有第一开关器件，第一开关器件接收时钟信号并由时钟信号控制通断，充放电控制电路还设有与第一开关器件串联连接的电压输出端，电压输出端接收直流电源信号，延时调节电路具有基准电容，基准电容的高电平端与电压输出端电连接，基准电容的另一端接地，且基准电容的高电平端输出延时信号，比较电路具有比较器，比较器的一个输入端接收基准电压信号，另一个输入端接收延时信号。由上述方案可见，时钟信号控制第一开关器件的通断，从而改变电压输出端的电压，基准电容在电压输出端输出的电压下充放电，由于电容的充放电具有延时变化的特性，因此延时调节电路输出的延时信号具有延时特性，时钟信号的上升沿得以延时。并且，延时信号通过比较电路的比较后，能够获得延时处理的时钟信号，此外，通过调节基准电压，能够调节下降沿的延时时间，从而实现下降沿基本无延时输出。一个优选的方案是，延时调节电路还设有与基准电容并联连接的调节电容，调节电容的高电平端与基准电容的高电平端之间连接有第二开关器件。由此可见，延时调节电路设置多个电容，并且通过第二开关器件控制第二电容的充放电，能够调节上升沿的延时时间，使得上升沿的延时调节更加灵活。进一步的方案是，比较电路还设有波形整形电路，波形整形电路的输入端与比较器的输出端连接。可见，比较器输出的电信号经过波形整形电路的整形后，形成规律的矩形波，确保时钟信号延时电路输出的时钟信号只有高电平与低电平两种状态，有利于数据的采集。为实现上述的另一目的，本实用新型提供的芯片包括基板，基板上设有电子模块，电子模块设有时钟信号产生电路，并且，电子模块设有时钟信号延时电路，该延时电路具有充放电控制电路、延时调节电路及比较电路，充放电控制电路具有第一开关器件，第一开关器件接收时钟信号并由时钟信号控制通断，充放电控制电路还设有与第一开关器件串联连接的电压输出端，电压输出端接收直流电源信号，延时调节电路具有基准电容，基准电容的高电平端与电压输出端电连接，基准电容的另一端接地，且基准电容的高电平端输出延时信号，比较电路具有比较器，比较器的一个输入端接收基准电压信号，另一个输入端接收延时信号。[0021]由此可见，芯片的时钟信号延时电路通过电容的充放电能够对时钟信号的上升沿进行延时处理， 且通过比较电路的比较处理，调节合适的基准电压，即可调节下降沿的延时时间，这样在对上升沿进行延时处理的同时避免下降沿延时时间过长，输出的时钟信号能够精确地对数据信号进行采样，且不会导致芯片的整体延时时间过长，有利于的芯片的稳
定工作。
图I是现有一种喷墨打印机的结构图。图2是现有墨盒的结构放大图。图3是现有一种碳粉盒的结构分解图。图4是现有D触发器的示意图。图5是现有D触发器的电原理图。图6是现有D触发器的输入数据信号D、时钟信号CP、锁存数据信号Q’以及输出数据信号Q的波形图。图7是本实用新型时钟信号延时电路实施例的电原理图。图8是本实用新型时钟信号延时电路实施例中延时调节电路的电原理图。图9是本实用新型时钟信号延时电路实施例的输入时钟信号Din、电压输出端信号VI、延时信号V2、基准电压信号V3、比较器输出信号V4以及输出时钟信号Dout的波形图。
以下结合附图及实施例对本实用新型作进一步说明。
具体实施方式
本实用新型的芯片可以是安装在喷墨打印机使用的墨盒上，也可以是安装在激光打印机使用的碳粉盒上，还可以是应用于其他领域的芯片。本实施例的芯片是墨盒芯片，其具有一块基板，基板的一面设有作为通讯单元的多个电触点，用于与喷墨打印机的电触点连接。当然，若喷墨打印机与耗材芯片之间为无线通讯，则通讯单元为用于无线通讯的天线。在基板的另一面设有与电触点连接的电子模块，电子模块具有时钟信号产生电路，用于产生芯片工作所需的时钟信号，并且，本实施例还设有接收该时钟信号的时钟信号延时电路。参见图7，时钟信号延时电路由充放电控制电路、延时调节电路以及比较电路构成。充放电控制电路具有串联连接的电阻RU电阻R2以及场效应管Q1，其中电阻Rl与电阻R2均为分压电阻，电阻Rl的一端连接至直流电源VDD，电阻R2的一端连接至场效应管Ql的源极，场效应管Ql的漏极接地，且场效应管Ql的栅极接收喷墨打印机输出的时钟信号Din,电压输出端设置于电阻Rl与电阻R2之间，电压输出端输出的电压为VI。场效应管Ql为本实施例的开关器件，控制端为栅极，接收时钟信号Din并由时钟信号Din控制通断。本实施例中，场效应管Ql为P型场效应管，时钟信号Din为低电平时，场效应管Ql导通，电压信号Vl为低电平，直流电源VDD的电压在电阻Rl与电阻R2之间分压，如图9所示，时钟信号Din为高电平时，场效应管Ql截止，电压信号Vl为高电平。充放电控制电路输出的电压信号Vl输出至延时调节电路31，延时调节电路31的电原理图如图8所示。延时调节电路31具有基准电容CO，基准电容CO的一端为高电平端，接收充放电控制电路输出的电压信号VI，另一端接地。当场效应管Ql截止时，电源VDD经Rl对基准电容CO充电，当场效应管Ql导通时，基准电容CO经电阻R2放电，电压信号Vl下降到相当于电阻Rl、R2分压的电压值。并且，延时调节电路31还设有四个与基准电容CO并联连接的调节电容C1、C2、C3、C4，每一个调节电容均与一个开关器件串联连接，如调节电容Cl与场效应管Qll串联连接，且调节电容Cl的高电平端通过场效应管Qll连接至基准电容CO的高电平端。场效应管Qll为N型场效应管，其栅极接收外部的控制信号PAD1，并由外部控制信号PADl控制通断。场效应管Qll的漏极与基准电容CO的高电平端连接，源极与调节电容Cl高电平端连接，调节电容Cl的另一端接地。相同地，调节电容C2、C3、C4分别与场效应管Q12、Q13、Q14串联连接，场效应管Q12、Q13、Q14的栅极分别接收外部的控制信号PAD2、PAD3以及PAD4，且场效应管Q12、Q13、Q14的漏极均与基准电容CO的高电平端连接。此外，延时调节电路31输出端也与基准电容CO的高电平端连接，输出延时信号V2。若场效应管Q11、Q12、Q13、Q14均截止，当场效应管Ql截止时，电源VDD经电阻Rl对基准电容CO充电，延时信号V2的电压值会逐步升高；当场效应管Ql导通时，基准电容CO经电阻R2放电，延时信号V2的电压值会逐步降低。由于延时调节电路31中电容的存在，延时信号V2波形中，上升沿与下降沿并不是垂直地上升、下降，而是有一定的坡度。若场效应管Qll导通，也就是PADl信号为高电平，则延时调节电路31的电容量为基准电容CO与调节电容Cl的总和，电容的充放电时间有所增长，延时信号V2的波形也变得平缓，图9中波形wave的A、B段是场效应管Qll与电容Cl之间的波形。当然，若电容的电容量越大，其充放电波形越平缓，如调节电容C2的电容量大于调节电容Cl的电容量，则若场效应管Q12导通，调节电容C2高电平端的波形图如图9中wave的C段所示。调节电容C3的电容量大于调节电容C2的电容量，则若场效应管Q13导通，调节电容C3高电平端的充放电波形如图9中wave的D段所示。可见，场效应管QlI、Q12、Q13、Q14导通的个数越多，延时调节电路的电容量总和越大，延时信号V2的波形越平缓。本实施例还包括比较电路，比较电路包括比较器，该比较器为差动放大器32，差动放大器32的一个输入端接收延时信号V2，另一个输入端接收基准电压信号V3，基准电压信号V3由基准电压信号产生电路产生，该电路具有串联连接的电阻R3与电阻R4，电阻R3的一端接收直流电源VDD，电阻R4的一端接地，这样，基准电压V3的输出点位于电阻R3与电阻R4之间，即由电阻R3与电阻R4分压形成。因此，基准电压V3为一个电压值恒定的电压。差动放大器32的输出端输出比较结果，其输出端的电压信号为V4，当基准电压V3低于延时信号V2电压时，电压信号V4为低电平，当基准电压V3高于延时信号V2电压时，电压信号V4为高电平，其波形图如图9所示。由于延时信号V2的高电平的电压值接近于电压信号Vl的高电平的电压值,延时信号V2的低电平的电压值也接近于电压信号Vl的低电平的电压值，因此通过设置基准电压V3的电压值，能够实现电压信号V4的波形控制。并且，由于延时信号V2的电压缓慢上升，因此电压信号V4下降沿也是缓慢下降，因此，基准电压V3的电压值设置成低于电压信号Vl的高电平电压值，能够实现电压信号V4下降沿与时钟信号Din的上升沿相比，有较大的延时。此外，将基准电压V3设置成略高于电压信号Vl的低电平电压值，能够确保电压信号V4的上升沿与时钟信号Din的下降沿相t匕，几乎没有延时。可见，基准电压V3的电压值应该远高于电压信号Vl的低电平电压值，且略低于电压信号Vl高电平的电压值。同时，延时调节电路 的电容充电时，其充电时间由电阻Rl与延时调节电路的电容量总和决定，也就是决定时钟信号的上升沿延时时间，而延时调节电路的电容放电时，其放电时间由电阻Rl与电阻R2总和跟延时调节电路的电容量总和决定，也就是决定时钟信号的下降沿延时时间。为了确保上升沿延时较为明显，而下降沿的延时不明显，电阻Rl的阻值应该远大于电阻R2的阻值。此外，从图9可见，延时调节电路中，启用的调节电容数量越多，电压信号V4下降沿的延时越明显，但上升沿的延时却并不明显。由于电压信号V4并非规则的矩形波，其下降沿具有坡度，且与输入的时钟信号Din反相，因此需要设置波形整形电路，本实施例中，波形整形电路为施密特反向器T3，其输入端与差动放大器32的输出端连接,接收电压信号V4,输出端为时钟信号延时电路的输出，输出经过延时处理的时钟信号Dout，时钟信号Dout的波形图如图9所示。本实施例能够调节时钟信号脉冲的占空比，对上升沿有明显的延时处理，而下降沿几乎没有延时，使用这样的时钟信号对数据进行采样，即可避免在数据信号发生跳变时采样，又能避免因下降沿延时而导致芯片的整体延时时间加长。此外，由于延时调节电路32设置多个调节电容，因此可通过控制信号PAD实现对上升沿的延时时间调节，使得上升沿的调节更加方便、灵活。并且，延时调节电路32的调节电容数量可以更加实际情况进行增减，这并不影响本实施例的工作。当然，上述实施例仅是本实用新型较佳的实施方案，实际应用时还可以有更多的变化，例如，上述实施例中，所有的场效应管均可由晶体管替代作为开关器件；或者，在基准电容的高电平端与电压信号Vl之间增设开关器件，用于调节基准电容的投退，以选择是否需要对上升沿进行延时处理，这样的改变同样可以实现本实用新型的目的。最后需要强调的是，本实用新型不限于上述实施方式，如波形整形电路的改变、延时调节电路中调节电容数量的改变等变化也应该包括在本实用新型权利要求的保护范围内。
权利要求1.时钟信号延时电路，其特征在于包括 充放电控制电路，具有第一开关器件，所述第一开关器件接收时钟信号并由所述时钟信号控制通断，所述充放电控制电路还设有与所述第一开关器件串联连接的电压输出端，所述电压输出端接收直流电源信号； 延时调节电路，具有基准电容，所述基准电容的高电平端与所述电压输出端电连接，所述基准电容的另一端接地，且所述基准电容的高电平端输出延时信号； 比较电路，具有比较器，所述比较器的一个输入端接收基准电压信号，另一个输入端接收所述延时信号。
2.根据权利要求I所述的时钟信号延时电路，其特征在于 所述延时调节电路还设有与所述基准电容并联连接的调节电容，所述调节电容的高电平端与所述基准电容的高电平端之间连接有第二开关器件。
3.根据权利要求2所述的时钟信号延时电路，其特征在于 所述调节电容的数量为二个以上，且每一所述调节电容的高电平端与所述基准电容的高电平端之间均连接有所述第二开关器件。
4.根据权利要求I至3任一项所述的时钟信号延时电路，其特征在于 所述比较电路还设有波形整形电路，所述波形整形电路的输入端与所述比较器的输出端连接。
5.根据权利要求I至3任一项所述的时钟信号延时电路，其特征在于 所述充放电控制电路还设有与所述第一开关器件串联连接的第一分压电阻及第二分压电阻，且所述电压输出端位于所述第一分压电阻与所述第二分压电阻之间。
6.芯片，包括 基板，所述基板上设有电子模块，所述电子模块设有时钟信号产生电路； 其特征在于 所述电子模块设有时钟信号延时电路，该延时电路具有 充放电控制电路，具有第一开关器件，所述第一开关器件接收时钟信号并由所述时钟信号控制通断，所述充放电控制电路还设有与所述第一开关器件串联连接的电压输出端，所述电压输出端接收直流电源信号； 延时调节电路，具有基准电容，所述基准电容的高电平端与所述电压输出端电连接，所述基准电容的另一端接地，且所述基准电容的高电平端输出延时信号； 比较电路，具有比较器，所述比较器的一个输入端接收基准电压信号，另一个输入端接收所述延时信号。
7.根据权利要求6所述的芯片，其特征在于 所述延时调节电路还设有与所述基准电容并联连接的调节电容，所述调节电容的高电平端与所述基准电容的高电平端之间连接有第二开关器件。
8.根据权利要求7所述的芯片，其特征在于 所述调节电容的数量为二个以上，且每一所述调节电容的高电平端与所述基准电容的高电平端之间均连接有所述第二开关器件。
9.根据权利要求6至8任一项所述的芯片，其特征在于 所述比较电路还设有波形整形电路，所述波形整形电路的输入端与所述比较器的输出端连接。
10.根据权利要求6至8任一项所述的芯片，其特征在于 所述充放电控制电路还设有与所述第一开关器件串联连接的第一分压电阻及第二分压电阻，且所述电压输出端位于所述第一分压电阻与所述第二分压电阻之间。
专利摘要本实用新型提供一种时钟信号延时电路及芯片，该时钟信号延时电路包括充放电控制电路、延时调节电路及比较电路，充放电控制电路具有第一开关器件，第一开关器件接收时钟信号并由时钟信号控制通断，充放电控制电路还设有与第一开关器件串联连接的电压输出端，电压输出端接收直流电源信号，延时调节电路具有基准电容，基准电容的高电平端与电压输出端电连接，基准电容的另一端接地，且基准电容的高电平端输出延时信号，比较电路具有比较器，比较器的一个输入端接收基准电压信号，另一个输入端接收延时信号。本实用新型能对时钟信号的上升沿作延时处理，但下降沿几乎没有延时，确保芯片数据采样的准确性，又不会增加芯片的整体延时时间。
文档编号B41J2/175GK202357595SQ20112047282
公开日2012年8月1日 申请日期2011年11月24日 优先权日2011年11月24日
发明者殷璐丝 申请人:珠海天威技术开发有限公司