图象显示器设备及其驱动电路的制作方法

专利名称：图象显示器设备及其驱动电路的制作方法
技术领域：
本发明涉及输入数字图象信号的一种图象显示器设备及其驱动电路。更具体地说，本发明旨在图像显示器设备的一个驱动电路，在图象显示器设备中，该驱动电路所占面积被减小，另外，被输入的数字图象信号的延迟及其波形失真被减小。
在最近数年中，在玻璃基片上构成的半导体薄膜，尤其是采用薄膜晶体管(下称TFT)的有源矩阵图像显示器设备的一种图象显示器设备已获得广泛应用。采用TFT的有源矩阵图象显示器设备(下称图象显示器设备)包括以矩阵形式排列的几十万至几百万只TFT，它们控制各个象素的电荷。
另外，作为一个新近的技术，除了构成象素的象素TFTs外，通过在象素阵列区之外采用TFT同时形成一个驱动电路的多晶硅TFT技术已被提出。
其次，作为驱动电路，不仅已实现了用于处理模拟图象信号的驱动电路，也已实现了用于处理数字图象信号的驱动电路。
图25示出作为图象显示器设备之一的有源矩阵型液晶显示器设备的结构示例。如图25所示，这个液晶显示器由一个信号线驱动电路101、一个扫描线驱动电路102、一个象素阵列区103、信号线104、扫描线105、象素TFTs 106、液晶107等构成。
图26是详细说明处理数字图象信号的普通(数字系统)信号线驱动电路结构的一个图。图27是相应于图26的一个定时图。这里，将描述具有k(水平)×l(垂直)个象素的图象显示器设备的一个例子。虽然作为示例说明的一个例子中数字图象信号只有3位，以便于说明，但在实际图象显示器设备中位的数目不限于3。此外，图26和27示出一个k=640的特定例子。
普通信号线驱动电路具有如下结构。其构成包括一个移位寄存器、第一存储电路(LAT1)、第二存储电路(LAT2)和D/A变换器电路(DAC)。一个时钟信号(CLK)和一个启动脉冲被输入到移位寄存器，移位寄存器顺序移位该脉冲；第一存储电路(LAT1)用于根据移位寄存器输出顺序地存储数字图像信号；第二存储电路(LAT2)用于按照锁存信号(LP)存储第一存储电路的输出；D/A变换器(DAC)用于将第二存储电路的输出变换为模拟信号。这里，一个锁存电路被用于该存储电路。
移位寄存器级的数目(相应于在图26中所示的DFFs的数目)为k+1。移位寄存器的输出信号是直接或经由缓冲器加至第一存储电路(LAT1)的控制信号(SR-001至SR-640)。第一存储电路(LAT1)按照该控制信号的输出定时保存数字图象信号(D0-D2)。这里，作为第一存储电路(LAT1),3(位的数目)×k(水平信号线的数目)个电路是必须的。同样对第二存储电路(LAT2),3×k个电路也是必须的。
移位寄存器的时钟信号(CLK)、启动脉冲(SP)、数字图象信号(D0至D2)和锁存信号(LP)被输入到信号线驱动电路。首先，启动脉冲(SP)和时钟信号(CLK)被输入到移位寄存器，该脉冲被顺序地移位。移位寄存器的输出(在图26中的SR-001至SR-640)成了如图27所示的其中时钟信号(CLK)被用周期移动的脉冲。第一存储电路(LAT1)由移位寄存器的输出信号启动，并保存在那个时刻所输入的数字图象信号。移位寄存器的脉冲被移位成一根线，因而该根线的数字图象信号被保存在第一存储电路(LAT1)(图26中的L1-001至L1-640，然而为简单起见，它们被集中地示出，没有区分位)。
然后，锁存信号(LP)在水平回扫周期中被输入。用这个锁存信号启动第二存储电路(LAT2)，保存在第一存储电路(LAT1)中的图象信号(图26和27中的L1-001至L1-640)被保存在第二存储电路(LAT2)中。当该水平回扫周期结束和下一个水平扫描周期开始时，移位寄存器再次开始工作。另一方面，保存在第二存储电路(LAT2)中的数字图象信号(图26和27中的L2-001至L2-640，然而为简单起见，它们被集中地示出，没有区分位)被D/A变换器电路(DAC)变换成模拟信号。该模拟信号被传送至信号线(图26中的S001至S640)，并经由被扫描线驱动电路接通的象素TFTs被进一步写入到相应的象素。
通过上述操作，图象显示器设备把图像信号写入到象素并完成一个显示。
与模拟系统相比较，如上所述的数字系统驱动电路具有它占有的面积太大的缺点。虽然数字系统具有信号可以用“Hi”和“Lo”两个值表示的优点，但数据的数量变得很大，从建造图象显示器设备小型化观点来看，这是一个严重的障碍。图象显示器设备面积的增加存在的问题是引起它的制造成本增加和制造公司利润的降低。
此外，随着近年来被处理的信息数量的快速增加，一个增加象素的数目并改善象素的分辨率的企图已经被进行。然而，当象素的数目被增加时，驱动电路也增大，因此希望驱动电路的面积进一步被减小。
这里，通常使用的计算机显示器分辨率的例子以象素数目和标准名称列举如下。
象素数目 标准名称640×480 VGA800×600 SVGA1024×768 XGA1280×1024 SXGA1600×1200 UXGA例如，在引用SXGA标准作为例子的情况中，当位的数目是8时，在上述1280信号线的普通驱动电路中需要有10240个第一存储电路、10240个第二存储电路和10240个D/A变换器电路。此外，高分辨率电视接收机例如高清晰电视(HDTV)变得普及，同时高分辨率图象不仅对于计算机领域而且对于音频和视频领域也成为必须。在美国，地波数字广播已开始，同样在日本，数字广播时代也已开始。在数字广播中，1920×1080象素的数目是主流，由驱动电路占有的面积的迅速减小被要求。
另一个方面，也如图26所示，在普通数字系统驱动电路中，因为必须将提供数字图象信号的信号传输线(D0至D2)连接至所有的第一存储电路(LAT1)，线的延伸很长。因此，信号传输线的负载，例如负载电容或电阻变得很大，并且数字图象信号延迟和波形畸变也变得很大。当象素数目增加时，这个趋势变得更明显，从而引起下面的问题，即基于精确数字图象信号的显示变得困难。
那么，为了解决上述问题，本发明的一个目标是提供一个技术以减小信号线驱动电路的所占面积并进一步减小数字图象信号的延迟及其波形失其。
在信号线驱动电路中的存储电路和D/A变换器电路分别由n(n是不小于2的自然数)根信号线共同占用。一个水平扫描周期被分成n个周期，存储电路和D/A变换器电路在被细分的各个周期中执行不同信号线的一个处理，因而所有的信号线可以被同等地归到相关的技术。用这种方法，有可能减小在信号线驱动电路中存储电路的数目和D/A变换器电路的数目至相关技术数目的1/n。顺便指出，在本说明书中，执行信号线或扫描线的一个适当处理以显示一个图象被用“驱动信号线”或“驱动扫描线”来表述。
数字图像信号被直接输入到移位寄存器并在移位寄存器中被顺序地移位，当它到达一个所希望位置时，时钟信号的输入被停止，以便中止信号的移位，信号被保持在那个位置。在下一个数字图象信号和一个时钟信号的输入开始之前，一个锁存信号被输入，同时，因而保持在移位寄存器中的信号被传送到存储电路，因此，等同于由相关技术的第二存储电路负责的操作的一个操作可以被执行。就象这样，通过直接输入数字图象信号至移位寄存器，提供数字图象信号的信号传输线被缩短，要被连接的门的数目从数千变成几个，因此门电容大大减小，同时有可能减小信号传输线的电阻和负载电容。
在附带的图中

图1是说明实现本发明的一个方式的信号线驱动电路的结构例子的图；图2是说明图1的信号线驱动电路的工作定时的图；图3是说明实施例1的信号线驱动电路结构的图；图4是说明图3的信号线驱动电路的工作定时的图；图5A至5C是说明锁存电路的例子的图；图6是说明实施例2的信号线驱动电路结构的图；图7是说明图6的驱动电路的工作定时的图；图8是说明一个位比较脉冲宽度变换器电路(BPC)结构的图；图9是解释照明器系统(lamp system)D/A变换器电路工作原理的图；图10是说明实施例3的信号线驱动电路结构的图；图11是说明图10的驱动电路的工作定时的图；图12A至12C是说明TFTs制作步骤的剖视图；图13A至13C是说明TFTs制作步骤的剖视图；图14是一个有源矩阵基片的剖视图；图15是说明一个有源矩阵型液晶显示器设备的剖面结构的图；图16A和16B是说明一个EL显示器设备的制作例子的图17A和17B是说明一个EL显示器设备的制作例子的图；图18是说明一个EL显示器设备的制作例子的图；图19A和19B是说明一个EL显示器设备的制作例子的图；图20是说明一个EL显示器设备的制作例子的图；图21A至21C是说明EL显示器设备的制作例子的图；图22A至22F是说明采用本发明的电子仪器的例子的图；图23A至23D是说明采用本发明的电子仪器的例子的图；图24A至24D是说明投影型液晶显示器设备结构的图；图25是一个有源矩阵型液晶显示器设备的结构图；图26是普通数字系统信号线驱动电路的结构图；和图27是说明普通数字系统信号线驱动电路的定时图的图。
这里，一个水平方向的象素数目和垂直方向的象素数目为k和l的图象显示器设备将被作为例子描述。在实现本发明的这个方式中，虽然将在数字图象信号具有3位的假设下进行描述，但是本发明不限于3位，而是对6位、8位或除这些之外的位数也有效。此外，在下面的描述中，虽然n被用作表示多少信号线被一个D/A变换器电路驱动的参数，但是当水平方向的象素数目k不是n的倍数时，通过增加一个适当数目至k所获得的一个n的倍数被重新定义为k。在这种情况中，如果所增加的象素被处理作为一个虚设的象素，那么在实际工作中不会发生任何麻烦。
在下文中，这个方式的结构将被描述，接着，这个方式的工作将被描述。图1示出这个方式的一个信号线驱动电路的例子，图2示出它的工作定时。图1和2示出k=640的特定例子。在下文中，虽然字符例如k被用作一个一般的解释，但相应于图1和2的一个特定数目被表示在方括号“[]”中。顺便指出，扫描线驱动电路的结构和象素阵列区的结构与相关技术是相同的。
这个方式的信号线驱动电路包括三个由延迟型触发器(DFF)组成的移位寄存器(第一至第三移位寄存器)、存储电路(LAT)、D/A变换器电路(DAC)和信号线选择电路10a。在相关的技术中，虽然一个启动脉冲被输入到移位寄存器，但是在这个方式中，一个数字图象信号，而不是启动脉冲被输入到移位寄存器。此外，一个锁存信号(LP)被输入到各个存储电路(LAT)。每个D/A变换器电路(DAC)驱动n根信号线，同时D/A变换器电路的输出通过信号线选择电路10a被写入到一根适当的信号线中。在图1和2中，n=4的一个特定例子被示出。
如从图1可知，有3×((k/n)+1)级(即483级)DFFs,3k/n(即480)个存储电路(LAT)，和k/n(即160)个D/A变换器电路(DAC)。
接着，将参照图2描述其工作。不同位的数字图象信号(D0至D2)和一个时钟信号(CLK)被输入到各自的移位寄存器。相应于一行的所有信号线的数字图象信号在具有时间消逝的一个水平扫描周期内被输入。因此，信号D0、D1和D2分别由相应于各自的信号线的数字图象信号构成。在具有时间消逝的一个水平扫描周期内所输入的数字图象信号的排列次序与相关的技术不同，当它用相应的信号线号码来表示时，它成为[(k-n+1,k-2n+1,…,n+1,1),(k-n+2,k-2n+2,…,n+2,2),(k-n+3,k-2n+3,…,n+3,3),k,…,(k,k-2n,…,2n,n)][即(637,633,…,5,1),(638,634,…,6,2),(639,635,…,7,3),(640,636,…,8,4)]。其中括号“()”表示一个子组。各个移位寄存器以与时钟信号(CLK)[它们用SR001至SR-160来表示]同步的方式顺序地移位所输入的数字图象信号。
锁存信号(LP)在一个水平扫描周期内被输入n次至存储电路(LAT)。在这个实施例中，锁存信号以下列定时被输入。
首先，当相应于第一个子组中号码k-n+1[即637]的信号线上的数字图象信号被从第(k/n)级[即第160级]DFF输出时，时钟信号暂时停止，同时来自各个DFFs的输出被固定。在这时，第一个锁存信号(LP)被输入，同时移位寄存器的各个DFFs的输出被保存在各自的存储电路(LAT)中。在这个操作中，相应于号码[1,n+1,2n+1,…,k-n+1][即[1,5,9,…,637]]的信号线上的数字图象信号被传送到存储电路(LAT)。
其后，第二子组的数字图象信号和时钟信号被输入，同时当相应于号码k-n+2[即638]的信号线上的数字图象信号被从第(k/n)级[即第160级]DFF输出时，时钟信号暂时被停止，来自各个DFFs的输出被固定。在这时，第二锁存信号(LP)被输入，同时移位寄存器的各个DFFs的输出被保存在各自的存储电路(LAT)中，通过这个操作，相应于号码「2,n+2,2n+2,…,k-n+2」[即「2,6,10,…,638」]的信号线上的数字图象信号被传送到存储电路(LAT)。
在下文中，相同的操作被重复，同时当相应于最后第n子组中号码k[即640]的信号线上的数字图象信号被从第(k/n)级[即第160级]DFF输出时，时钟信号被暂时停止，来自各个DFFs的输出被固定。在这时，第n[即第四]个锁存信号(LP)被输入，同时移位寄存器的各个DFFs的输出被保存在各自的存储电路(LAT)中。通过这个操作，相应于号码「n,2n,3n,…,k」[即「4,8,12,…,640」]的信号线上的数字图象信号被传送到存储电路(LAT)。
通过如上所述的输入锁存信号(LP)，一行信号线的数字图象信号被传送到存储电路(LAT)。
存储电路(LAT)的输出被输入到D/A变换器电路，3位数字信号被变换成模拟信号。经变换的模拟信号经由信号线选择电路10a被写入到适当的信号线。这个写入的定时将在下面描述。
如上所述，存储电路在一个水平扫描周期内也重复存储操作n次。因此，在相应于某个信号线上的数字图象信号被保存在存储电路(LAT)时的周期中，信号线必须被选择，以及写入必须被完成。
首先，在周期中当相应于作为第一个子组的号码「1,n+1,2n+1,…,k-n+1」[即「1,5,9,…,637」]的信号线上的数字图象信号被保存在存储电路(LAT)时，第一个控制信号(SS1)被输入，同时各个信号线选择电路10a选择号码「1,n+1,2n+1,…,k-n+1」[即「1,5,9,…,637」]的信号线。
接着，在存储电路(LAT区)的数据被清除，在当相应于作为第二个子组的号码「2,n+2,2n+2,…,k-n+2」[即「2,6,10,…,638」]的信号线上的数字图象信号被保存在存储电路(LAT)时，第二个控制信号(SS2)被输入，同时各个信号线选择电路10a选择号码「2,n+2,2n+2,…,k-n+2」[即「2,6,10,…,638」]的信号线。
一般来说，当i是一个自然数时，在周期中当相应于作为第i子组的号码「i,n+i,2n+i,…,k-n+i」的信号线上的数字图象信号被保存在存储电路(LAT)时，第i个控制信号(SSi)被输入，以及各个信号线选择电路10a选择号码「i,n+i,2n+i,…,k-n+i」的信号线。
以这个方式，控制信号脉冲在一个水平扫描周期内被输入n次至信号线选择电路10a，因此有可能把D/A变换器电路的输出写入到适当的信号线。
顺便指出，一个缓冲器电路、一个电平移动电路、一个限制一个输出周期的使能电路以及其它别的电路可能被插入到存储电路(LAT)的输出端与D/A变换器电路之间。此外，数字图象信号的输入排列次序不受上述次序限制。这个排列次序由信号线选择电路的工作方法、移位寄存器的工作方向(数字图象信号的输入连接位置)等确定。
虽然本发明的这个方式示出的例子中，3位数字图象信号被输入而未加区分，但是要被输入的数字图象信号可以被细分以降低移位寄存器工作频率。在这种情况中，总计为3位×细分数目的信号传输线被连结，以及数目等于该数的移位寄存器是必须的。顺便指出，在各个移位寄存器中所包含的DFFs数目被相应地减少到细分数目。
在本发明的上述方式中，一个照明器(lamp)型D/A变换器电路可以被用作D/A变换器电路。在那种情况下，D/A变换器电路的数目不被限制为k/n。在这个实施例中，XGA标准的图象显示器设备将被描述，在XGA标准中，水平方向的象素数目是1024，垂直方向的象素数目是768。在这个实施例中，虽然将在数字图象信号具有3位的假设下进行描述，但本发明不限制于3位，而对6位、8位或除这些之外的位数也有效。此外，一个D/A变换器电路驱动四个信号线的例子将被示例说明。
在下文中，这个实施例的结构将被描述，接着，这个实施例的工作将被描述。
图3示出按照这个实施例的一个信号线驱动电路。因为扫描线驱动电路的结构以及象素阵列区的结构与相关技术是相同的，因此它们的解释被忽略。这个实施例的信号线驱动电路包括每个由257级DFFs组成的三个移位寄存器(第一至第三移位寄存器)、256×3(位数)个存储电路(LAT)、256个D/A变换器电路和256个信号线选择电路10b。
虽然一个时钟信号(CLK)被输入到各个移位寄存器被共用，但是第一位的数字图象信号(D0)被输入到第一个移位寄存器，第二位的数字图象信号(D1)被输入到第二个移位寄存器，以及第三位的数字图象信号(D2)被输入到第三个移位寄存器。一个锁存信号(LP)被输入到存储电路(LAT)，四个控制信号(SS1至SS4)被输入到信号线选择电路10b。顺便指出，在这个实施例中，与图1例子的不同在于，提供数字图象信号的信号传输线被连结在信号线驱动电路的右边。
接着，将参照图4描述其工作。相应的数字图象信号(Di(i=0至2)和时钟信号(CLK)被输入到各自的移位寄存器。各个移位寄存器顺序地从右到左移位所输入的数字图象信号(Di)。这个状态在图4中用SR-256、SR-255,…,SR-001表示。当具有时间消逝的所输入的数字图象信号的排列次序被用相应的信号线号码表示时，它成为「(1,5…,1017,1021),(2,6,…,1018,1022),(3,5,…,1019,1023),(4,8,…,1020,1024)」。其中括号“()”表示一个子组。在这个实施例中，与图1的不同在于，因为数字图象信号被从右至左移位，所以图象信号的排列次序也与图2所示的次序不同，它在子组中变成升序。
被输入到存储电路(LAT)区的锁存信号(LP)在一个水平扫描周期内被输入四次。在这个实施例中，锁存信号以下面的定时被输入。
首先，在第一个子组中，当相应于号码「1」的信号线上的数字图象信号被从第一级DFF(在图3中，最左的DFF被当作第零级DFF)输出时，时钟信号被暂时停止，来自各个DFFs的输出被固定。在这时，第一个锁存信号(LP)被输入，同时移位寄存器的各个DFFs的输出被保存在各自的存储电路(LAT)中。通过这个操作，相应于号码「1,5,…,1017,1021」的信号线上的数字图象信号被传送到存储电路(LAT)，与此同时，那些信号被输出到D/A变换器电路。
其后，第二个子组的数字图象信号和时钟信号被输入，并当相应于号码「2」的信号线上的数字图象信号被从第一级DFF输出时，时钟信号暂时停止，来自各个DFFs的输出被固定。在运时，第二个锁存信号(LP)被输入，以及移位寄存器的各个DFFs的输出被保存在各自的存储电路(LAT)中。通过这个操作，相应于号码「2,6,…,1018,1022」的信号线上的数字图象信号被传送到存储电路(LAT)，与此同时，那些信号被输出到D/A变换器电路。
接着，第三个子组的数字图象信号和时钟信号被输入，以及当相应于号码「3」的信号线上的数字图象信号被从第一级DFF输出时，时钟信号暂时停止，来自各个DFFs的输出被固定。在这时，第三个锁存信号(LP)被输入，以及移位寄存器的各个DFFs的输出被保存在各自的存储电路(LAP)中。通过这个操作，相应于号码「3,7,…,1019,1023」的信号线上的数字图象信号被传送到存储电路(LAT)中，与此同时，那些信号被输出到D/A变换器电路。
最后，第四个子组的数字图象信号和时钟信号被输入，以及当相应于号码「4」的信号线上的数字图象信号被从第一级DFF输出时，时钟信号被暂时停止，来自各个DFFs的输出被固定。在这时，第四个锁存信号(LP)被输入，以及移位寄存器的各个DFFs的输出被保存在各自的存储电路(LAT)。通过这个操作，相应于号码「4,8,…,1020,1024」的信号线上的数字图象信号被传送到存储电路(LAT)，与此同时，那些信号被输出到D/A变换器电路。
通过如上所述的锁存信号的输入，一行信号线上的所有数字图象信号被传送到存储电路(LAT)。
被输入到D/A变换器电路的3位数字信号被变换成模拟信号。所变换的模拟信号经由信号线选择电路10b被写入到适当的信号线。在下文中，这个写入的定时将被描述。
存储电路(LAT)在一个水平扫描周期内重复存储操作四次。因此，在当相应于某个信号线上的数字图象信号被保存在存储电路(LAT)时的周期中，相应的信号线必须被选择以及写入必须被完成。
首先，在周期中当相应于作为第一个子组的号码「1,5,…,1017,1021」的信号线上的数字图象信号被保存在存储电路(LAT)时，第一个控制信号(SS1)被输入，以及各个信号线选择电路10b选择号码「1,5,…,1017,1021」的信号线。
接着，在周期中当相应于作为第二个子组的号码「2,6,…,1018,1022」的信号线上的数字图象信号被保存在存储电路(LAT)时，第二个控制信号(SS2)被输入，以及各个信号线选择电路10b选择号码「2,6,…,1018,1022」的信号线。
然后，在周期中当相应于作为第三个子组的号码「3,7,…,1019,1023」的信号线上的数字图象信号被保存在存储电路(LAT)时，第三个控制信号(SS3)被输入，以及各个信号线选择电路10b选择号码「3,7,…,1019,1023」的信号线。
最后，在周期中当相应于作为第四个子组的号码「4,8,…,1020,1024」的信号线上的数字图象信号被保存在存储电路(LAT)时，第四个控制信号(SS4)被输入，以及各个信号线选择电路10b选择号码「4,8,…,1020,1024」的信号线。
以这个方式，通过在一个水平扫描周期内输入控制脉冲四次到信号线选择电路10b，有可能把D/A变换器电路的输出写入到适当的信号线。
顺便指出，一个缓冲器电路、一个电平移动电路、一个限制一个输出周期的使能电路以及其它别的电路可能被插入到存储电路(LAT)的输出端与D/A变换器电路之间。此外，数字图象信号的输入排列次序不受上述次序限制。这个排列次序由信号线选择电路的工作方法、移位寄存器的工作方向(数字图象信号的输入连接位置)等确定。例如，已经提到，在子组中信号的排列次序根据数字图象信号被输入到信号线驱动电路的右边还是左边而被颠倒。此外，在上面的例子中，当信号线选择电路10b的第一个控制信号(SS1)的脉冲被输入时的定时与第四个控制信号(SS4)的脉冲被输入时的定时互换，数字图象信号的输入排列次序也被改变，使得第一个子组与第四个子组互换。
存储电路的特定例子示于图5A至5C中。图5A示出采用时钟倒相器的存储电路，图5B示出SRAM型存储电路以及图5C示出DRAM型存储电路。这些是典型的例子，本发明不限于这些类型。
如上所述，在本发明中，虽然移位寄存器的数目被增加，但是有可能通过每个由数目为相关技术的1/4的电路组成的移位寄存器、数目为相关技术的1/8的存储电路、数目为相关技术1/4的D/A变换器电路驱动图象显示器设备，并有可能大大减少驱动器电路的占有面积和元件的数目。此外，因为数字图象信号被直接输入到移位寄存器，因此可能缩短提供数字图象信号的信号传输线，以使得所连接的门电容大大变小，以及减小信号传输线的电阻和负载电容。在这个实施例中，将描述照明器系统(lamp system)D/A变换器电路被采纳为D/A变换器电路的例子。图6是在采用照明器系统D/A变换器电路的情况下信号线驱动电路的原理图。顺便指出，同样在这个实施例中，虽然将在相应于XGA标准的图象显示器设备和一个三位数字图象信号的情况下进行描述，但是本发明不限制于3位，对相应于另外的位数目的情况或除XGA之外标准的图象显示器设备也有效。
本实施例的结构和工作将在下文描述。
在这个实施例中，从移位寄存器到存储电路(LAT)的结构与实施例1相同。在存储电路的下行，配备了位比较脉冲宽度变换器电路(BPC)、模拟开关20和信号线选择电路10c。保存在存储电路(LAT)中的3位数字图象信号、计数信号(C0至C2)和置位信号(ST)被输入到位比较脉冲宽度变换器电路(BPC)。位比较脉冲宽度变换器电路的输出(P钨-i，i是001至256)和一个级配电源(VR)被输入到模拟开关20。模拟开关20的输出和控制信号(SS1至SS4)被输入到信号线选择电路10c。
在图6中从左边起第i级的位比较脉冲宽度变换器电路(BPC)的结构例子示于图8。BPC包括一个3输入端“与非”门、一个反相器和一个置位复位触发器(RS-FF)。在图8中，第i级存储电路(LAT)的输出用L-i(0)、L-i(1)和L-i(2)表示以区分位。
接着，将描述这个实施例的工作。图7示出了解图6电路的工作所必须的信号系统的工作定时。从移位寄存器到存储电路(LAT)的工作与实施例1相同。此外，输入到信号线选择电路10c的控制信号(SS1至SS4)也与实施例1相同。每次当四个信号线被信号线选择电路10c顺序选择时，计数信号(C0至C2)、置位信号(ST)和级配电源(VR)被周期地输入。这样一来，把信息写入到所有信号线可以同时完成。
为了详细解释照明器系统D/A变换器电路的工作，图9示出当四根信号线中的一根被信号线选择电路选择时一个周期的工作定时。首先，RS-FF30被一个置位信号的输入置位，以及输出P钨-i变为Hi电平。接着，保存在第二锁存电路中的数字图象信号通过“异或”门对每个位与计数信号(C0至C2)相比较。在所有三个位符合的情况下，所有“异或”门的输出变为Hi电平，因此，3输入端“与非”门的输出(反相RC-i)变为L0电平(因此，RC-i变为Hi电平)。这个3输入端“与非”的输出也被输入到RS-FF 30，当RC-i变为Hi电平时，它被复位，以及输出P钨-i返回L0电平。图9示出在3位数字图象信号{L-i(0),L-i(1),L-i(2)}是{0,0,1}的情况下RC-i、P钨-i和DA-i的输出例子。以这种方式，数字图象信号的信息被变换为位比较脉冲宽度变换器电路(BPC)的输出P钨-i的脉冲宽度。
位比较脉冲宽度变换器电路(BPC)的输出P钨-i控制模拟开关20的开启和闭合。具有与计数信号(C0至C2)同步的一个阶梯状电压电平的级配电源被加到模拟开关20。开关仅在周期中当BPC的输出P钨-i为Hi电平时被电气连接到信号线，以及在P钨-i变为L0电平进入信号线瞬间写入电压。
通过上述工作，数字图象信号被变换为模拟信号，以及任意的电位被写入到信号线。顺便指出，级配电源(VR)是阶梯形状不是必须的，可以采用连续单调变化的电源。此外，一个缓冲器电路、一个电平移动电路及类似的别的电路可能被插入在位比较脉冲宽度变换器电路(BPC)的输出端与模拟开关20之间。
如上所述，在本发明中，照明器系统D/A变换器电路也可以被用作D/A变换器电路，并且相关技术的约1/4即可满足电路结构，因此有可能大大减少驱动电路的占用面积和元件数目。在这个实施例中，所进行的描述是一个彩色图象显示器设备的例子，它是单板(plate)VGA标准，在该标准中，水平方向的象素数目是640×3(RGB三色)，垂直方向的象素数目是480，可以产生彩色显示，R、G和B分别代表光的三基色红、绿和兰。同样在这个实施例中，虽然在数字图象信号具有3位的假设下进行描述，但本发明不限制于3位，对6位、8位或除这些之外的位数也有效。此外，一个D/A变换器电路驱动三根信号线的例子被引用作为例子。
在下文中将描述本实施例的结构和工作。
图10示出按照这个实施例的一个信号线驱动电路。因为扫描线驱动电路的结构和象素阵列区的结构与相关技术相同，所以它们的解释被忽略。本实施例的信号线驱动电路包括每个由641级DFFs组成的三个移位寄存器(第一至第三移位寄存器)、640×3(位数)个存储电路(LAT)、640个D/A变换器电路和640个信号线选择电路10d。
虽然时钟信号(CLK)被输入到各个移位寄存器作为共用，但是RGB的第一位数字图象信号(D0)被输入到第一移位寄存器，RGB的第二位数字图象信号(D1)被输入到第二移位寄存器，以及RGB的第三位数字图象信号(D2)被输入到第三移位寄存器。一个锁存信号(LP)被输入到存储电路(LAT)，以及三个控制信号(SS1至SS3)被输入到信号线选择电路10d。顺便指出，在这个实施例中，类似于图1的情况，提供数字图象信号的信号传输线从信号线驱动电路的左边被耦合。
接着，将参照图11描述其工作。相应的RGB数字图象信号(Di(i=O至2)和时钟信号(CLK)被输入到各自的移位寄存器。各个移位寄存器顺序地从左至右移位所输入的数字图象信号(Di)。这个状态在图11中用SR-001、SR-002,…,SR-600示出。当具有时间消逝的被输入的数字图象信号的排列次序用图10所示的相应信号线的符号表示时，它成为「(R640,R639,…,R002,R001),(G640,G639,…,G002,G001),(B640,B639,…,B002,B001)」。其中括号“()”表示一个子组并且它们对每个RGB被集合在一起。在这个实施例中，类似于图1，因为数字图象信号被从左至右移位，所以图象信号的排列次序也成为在类似于图2的子组中的降序。
锁存信号在一个水平扫描周期内被输入三次到存储电路(LAT)区。在这个实施例中，锁存信号以下列定时被输入。
首先，在第一个子组“R”中，当相应于信号线「R640」的数字图象信号被从第640级DFF(在图10中，最左边的DFF被当作第一级DFF)的输出时，时钟信号暂时被停止，以及来自各个DFFs的输出被固定。在这时，第一个锁存信号(LP)被输入，以及移位寄存器的各个DFFs的输出被保存在各自的存储电路(LAT)。通过这个操作，相应于信号线「R001,R002,…,R639,R640」的数字图象信号被传送到存储电路(LAT)，与此同时，那些信号被输出到D/A变换器电路。
其后，第二个子组“G”的数字图象信号和时钟信号被输入，以及当相应于信号线「G640」的数字图象信号被从第640级DFF输出时，时钟信号被暂时停止以及来自各个DFFs的输出被固定。在这时，第二个锁存信号(LP)被输入，以及移位寄存器的各个DFFs的输出被保存在各自的存储电路(LAT)中。通过这个操作，相应于信号线「G001,G002,…,G639,G640」的数字图象信号被传送到存储电路(LAT)，与此同时，那些信号被输出到D/A变换器电路。
最后，第三个子组“B”的数字图象信号和时钟信号被输入，以及当相应于信号线「B640」的数字图象信号被从第640级DFF输出时，时钟信号被暂时停止以及来自各个DFFs的输出被固定。在这时，第三个锁存信号(LP)被输入，以及移位寄存器的各个DFFs的输出被保存在各自的存储电路(LAT)中。通过这个操作，相应于信号线「B001,B002,…,B639,B640」的数字图象信号被传送到存储电路(LAT)，与此同时，那些信号被输出到D/A变换器电路。
通过如上所述的锁存信号的输入，一行信号线的所有数字图象信号被传送到存储电路(LAT)。
被输入到D/A变换器电路的3位数字信号被变换成模拟信号。已变换的模拟信号经由信号线选择电路10d被写入到适当的信号线。在下文中，将描述这个写入的定时。
存储电路(LAT)在一个水平扫描周期内重复存储操作三次。因此，在周期中当相应于某个信号线上的数字图象信号被保存在存储电路(LAT)时，相应的信号线必须被选择以及写入必须被完成。
首先，在周期中当相应于作为第一个子组“R”的信号线「R001,R002,…,R639,R640」上的数字图象信号被保存在存储电路(LAT)时，第一个控制信号(SS1)被输入，以及各个信号线选择电路10d分别选择信号线「R001,R002,…,R639,R640」。
接着，在周期中当相应于作为第二个子组“G”的信号线「G001,G002,…,G639,G640」上的数字图象信号被保存在存储电路(LAT)时，第二个控制信号(SS2)被输入，以及各个信号线选择电路10d分别选择信号线「G001,G002,…,G639,G640」。
最后，在周期中当相应于作为第三个子组“B”的信号线「B001,B002,…,B639,B640」上的数字图象信号被保存在存储电路(LAT)时，第三个控制信号(SS3)被输入，以及各个信号线选择电路10d分别选择信号线「B001,B002,…,B639,B640」。
以这种方式，通过在一个水平扫描周期内输入控制脉冲到信号线选择电路10d三次，相应于RGB，这有可能将D/A变换器电路的输出写入到适当的信号线。
顺便指出，一个缓冲器电路、一个电平移动电路、一个限制一个输出周期的使能电路及类似的别的电路被插入在存储电路(LAT)的输出端与D/A变换器电路之间。此外，数字图象信号的输入排列次序不限于上述的次序。这个排列次序由信号线选择电路的工作方法、移位寄存器的工作方向(数字图象信号的输入连接位置)等确定。例如，在子组中信号的排列次序根据数字图象信号被输入到信号线驱动电路的右边还是左边被颠倒。此外，在上述中，在信号线选择电路10d的第一个控制信号(SS1)的脉冲被输入的时刻与第三个控制信号(SS3)的脉冲被输入的定时互换的情况下，数字图象信号的输入排列次序也被改变，使得第一个子组“R”与第三个子组“B”互换。
如上所述，在本发明中，虽然移位寄存器的数目被增加，但有可能通过每个由数目为相关技术1/3的电路组成的移位寄存器、数目是相关技术1/6的存储电路、数目是相关技术的1/3的D/A变换器电路驱动图象显示器设备，因此有可能大大减少驱动电路的占用面积以及元件数目。此外，因为数字图象信号被直接输入到移位寄存器，因此有可能缩短提供数字图象信号的信号传输线，以使所连接的门电容大大变小，以及减小信号传输线的电阻和负载电容。在实施例4中，作为在实施例1至3应用于一个有源矩阵液晶显示器设备的情况中制造方法的一个例子，按照工艺说明制造一个象素TFT，它是一个象素区的一个开关元件，以及在同一基片上在象素区的周边所形成的一个驱动电路(一个信号线驱动电路、扫描线驱动电路等等)的TFTs的制造方法。作为简单的描述，CMOS电路是一个基本结构电路，沿着一个驱动电路区的路径取的CMOS电路的横断面被图解，以及沿着象素区的象素TFT的路径取的n沟道型TFT的横断面被图解。
首先，如图12A所示，在一个基片400上形成一个基膜401，它是由一绝缘膜如氧化硅膜、氮化硅膜或氮化氧化硅膜制成，而基片400由一块玻璃如钡硼硅玻璃或铝硼硅玻璃，一般是如Corning公司#7059玻璃或#1737玻璃制成。例如，所形成的一个氮化氧化硅膜401a的分层薄膜用SiH4,NH3和N2O通过等离子CVD制成，并形成具有10至200nm厚度(最好在50和100nm之间)，以及所形成的一个用氢处理的氮化氧化硅膜401b，同样地用SiH4和N2O制成，并形成具有50至200nm厚度(最好在100和150nm之间)。在实施例4中基膜401示出是一个二层结构，但一个绝缘膜的单层膜，以及二层以上的被分层的结构也可以被形成。
岛状半导体层402至406由结晶半导体膜形成，该膜由具有非结晶结构的一半导体膜采用激光结晶法或已知的热结晶法制成。岛状半导体层402至406的厚度可以被形成从25至80nm(最好在30和60nm之间)。没有放置在结晶半导体膜材料上的限制，但最好用硅或硅锗(SiGe)合金形成结晶半导体膜。
诸如脉冲发射型或连续发射型受激准分子(excimer)激光器、YAG激光器或YVO4激光器的激光器可以被用于通过激光结晶法制造结晶半导体膜。通过一个光学系统将从一个激光发射器件发射的激光器的光聚集成直线形状，然后将该光照射到半导体膜上的方法当这些类型的激光器被采用时可以被使用。结晶状态可以由操作者适当选择，但当采用受激准分子激光器时，脉冲发射频率被置于30Hz，激光能量密度被置于从100至400mJ/cm2(一般在200和300mJ/cm2之间)。此外，当采用YAG激光器时，二次谐波被采用，以及脉冲发射频率被置于从1至10kHz，激光能量密度可以被置于从300至600mJ/cm2(一般在350和500mJ/cm2之间)。被聚集成具有100至1000μm，例如400μm宽的直线形状的激光器的光然后被照射在基片的整个表面上。这在线性激光的光的80至90％重迭比情况下被完成。
一个门绝缘膜407被形成，覆盖岛状半导体层402至406。门绝缘膜407通过等离子CVD或溅射由一个包含硅的厚度为40至150nm的绝缘膜形成。在实施例4中，一个120nm厚的氮化氧化硅膜被形成。当然，门绝缘膜不限于这类氮化氧化硅膜，包含硅的其它绝缘膜也可以被使用于单层或分层结构中。例如，当使用一个氧化硅膜时，它可以用TEOS(四乙原硅酸盐)和O2的混合物通过等离子CVD，在40Pa反应压力下，在基片温度置于从300至400℃，以及通过在高频(13.56MHz)电功率密度0.5至0.8W/cm2下放电来形成。门绝缘膜的良好特性可以通过其后执行氧化硅膜的在400和500℃之间热退火来获得因而被制成。
第一个导电膜408和第二个导电膜409然后在门绝缘膜407上形成，以便形成门电极。在实施例4中，第一个导电膜408由一个Ta膜形成，具有50至100nm厚度，第二个导电膜409由一个钨膜形成，具有100至300nm厚度。
Ta膜通过溅射形成，Ta靶的溅射由Ar执行。如果适量的Xe和Kr在溅射时被添加到Ar中，那么所形成的Ta膜的内部应力被削弱，膜的脱皮可以防止。α相Ta膜的电阻率在20μΩcm量级，它可以用于门电极中，但B相Ta膜的电阻率在180μΩcm量级，它不适合作门电极。α相Ta膜很容易获得，如果氮化钽膜，其具有的晶体结构类似于α相Ta的，被形成具有厚度约10至50nm作为Ta膜的一个基底以便形成α相Ta膜的话。
钨膜通过用钨靶溅射形成，它也可以采用六氟化钨(WF6)通过热CVD形成。无论使用何种方法，都必须使膜变为低电阻以便将它用作门电极，最好是使得钨膜的电阻率等于或小于20μΩcm。电阻率可以通过加大钨膜的晶体来减小，但对于在钨膜内具有许多杂质元素如氧的情况，结晶被抑制，膜变为高电阻。具有99.999％纯度的钨靶因此被用于溅射中。此外，通过采取足够小心使在膜形成阶段不引入来自气相的杂质来形成钨膜，9至20μΩcm的电阻率可以达到。
应当指出，虽然在实施例4中第一个导电膜408是Ta膜，第二个导电膜409是钨膜，但是导电膜不限于这些，两者也可以由从包含Ta、W、Ti、Mo、Al和Cu的组中选择一个元素来形成，也可以由具有这些元素中的一个元素作为它的主要成分的合金材料来形成，或者可以由这些元素的化学化合物来形成。另外，掺杂例如磷的杂质元素的半导体膜，一般是多晶硅膜也可以被使用。除了在实施例4中所使用的之外，最好的组合的例子包括用氮化钽(TaN)形成的第一个导电膜以及将与由钨膜形成的第二个导电膜组合；用氮化钽(TaN)形成的第一个导电膜以及将它与由Al膜形成的第二个导电膜的组合；以及用氮化钽(TaN)形成的第一个导电膜以及将它与由Cu膜形成的第二个导电膜的组合。
然后，掩模410至417由保护层形成，第一次蚀刻加工被进行，以便形成电极和引线。在实施例4中采用ICP(感应耦合等离子)蚀刻方法。CF4和Cl2的气体混合物被用作蚀刻气体，等离子通过施加500W射频电功率(13.56MHz)到一个线圈形电极在1Pa被产生。一个100W射频电功率(13.56MHz)也被施加到基片侧(测试零件阶段)，有效地施加一个负自偏电压。在混合CF4和Cl2的情况下，钨膜和Ta膜被蚀刻近似相同的程度。
第一个导电层和第二个导电层的边缘区按照在上述蚀刻状态下所施加到基片侧的偏压的影响通过采用适当的保护层掩模形状制成锥形形状。锥形区的角度是从15至45°。蚀刻时间可以被增加约10至20％，以便实现在门绝缘膜上无任何残余物存留的蚀刻。氮氧化硅膜相对于钨膜的选择性是从2至4(一般为3)，因此，通过这种过蚀刻处理，该氮氧化硅膜的暴露表面的约20至50nm被蚀刻。第一成形导电层419至426(第一个导电层419a至426a和第二个导电层419b至426b)因此依照第一个蚀刻工艺被形成第一个导电层和第二个导电层。参考号码418标注门绝缘膜，没有被第一个成形导电层419至426覆盖的区域通过蚀刻约20至50nm被制得薄了一些。
第一个掺杂工艺然后被执行，给予n型电导率的杂质元素被添加(见图12B)。离子掺杂或离子注入可以作为掺杂方法被执行。离子掺杂在掺杂剂量从1×1013至5×1014原子/cm2以及加速电压60至100KeV状态下被执行。周期表组15元素，一般磷(P)或砷(As)被用作杂质元素，它给予n-型电导率，这里使用磷(P)。相对于在这个情况中n-型电导率给予杂质元件，导电层419至423成为掩模，第一个杂质区域427至431以自调整(selfaligning)方式被形成。给予n-型电导率的杂质元素在1×1020至1×1021原子cm3范围的浓度下被添加到第一个杂质区域427至431。
接着如图12c所示执行第二个蚀刻工艺。同样采用ICP蚀刻方法，CF4、Cl2和O2混合物被用作蚀刻气体，等离子通过施加500钨射频电功率(13.56MHz)到一个线圈形电极在1Pa压力被产生。一个50W射频功率(13.56MHz)被施加到基片侧(测试零件阶段)，与第一个蚀刻工艺相比，一个较低的自偏电压被施加。钨膜在这些蚀刻条件下被各向异性地蚀刻，而Ta(第一个导电层)以较低蚀刻速度被各向异性地蚀刻，形成第二个成形导电层433至440(第一个导电层433a至440a和第二个导电层433b至440b)。参考号码432标注门绝缘膜，没有被第二个成形导电层433至437覆盖的区域又被蚀刻20至50nm量级，形成较薄的区域。
钨膜或Ta膜对CF4和Cl2的混合气体的蚀刻反应可以从所产生的离子团以及从反应产物的离子类型和蒸气压力来估计。比较钨和Ta的氟化物和氧化物的蒸气压力，氟化钨化合物WF6非常高，WCl5、TaF6和Tacl5的蒸汽压力是同样的量级。因此钨膜和Ta膜两者都被ClF4和Cl2气体混合物蚀刻。然而，如果适当数量的O2被添加到这个气体混合物中，CF4和O2发生反应，形成CO和F，大量的F离子团或F离子被产生。因此，具有高氟化物蒸汽压力的钨膜的蚀刻速度被增加。另一方面，即使F增加，Ta的蚀刻速度不会成比例地增加。另外，与钨相比，Ta很容易被氧化，因此Ta的表面被添加的O2氧化。Ta膜的蚀刻速度进一步被减小，因为Ta氧化物不与氟化物和氧化物发生反应。因此有可能在钨膜和Ta膜之间的蚀刻速度方面具有一个差别，使得钨膜的蚀刻速度大于Ta膜的蚀刻速度成为可能。
第二个掺杂工艺然后被执行，如图13A所示。在这个情况下掺杂剂量要比第一个掺杂工艺小，给予n-型电导率的杂质元素在高加速电压条件下被掺入。例如，掺杂是在加速电压置于从70至120KeV，和掺杂剂量为1×1013原子/cm3情况下被执行，以及一个新的掺杂区域在图12B的岛状半导体层中所形成的第一个掺杂区域内被形成。相对于掺杂元素，第二个导电层433至437被用作掩模，掺杂被执行以致于也添加杂质元素到第一个导电层433a至437a下面的区域。以这种方式，与第一个导电层433a至437a搭接的第三个掺杂区域441至445，以及在第一个掺杂区域和第三个掺杂区域之间的第二个掺杂区域446至450因此被形成。给予n-型电导率的掺杂元素被添加，使得在第二个掺杂区域中浓度为从1×1017至1×1019原子/cm3，在第三个掺杂区域中为从1×1016至1×1018原子/cm3。
用具有与上述导电型杂质元素相反的电导率型的杂质元素添加的第四个掺杂区域454至456则在形成P沟道TFTs的岛状半导体层403中被形成，如图13B所示。相对于杂质元素，第二个导电层434被用作掩模，以及杂质区域以自调整方式被形成。形成n-沟道TFTs的岛状半导体层402、404、405和406在它们的整个表面面积上被保护层掩模451至453覆盖。以不同的浓度添加磷至杂质区域454至456，以及这里采用乙硼烷(B2H6)执行离子掺杂，因此在该区域杂质浓度为从2×1020至2×1021原子/cm3。
在各个岛状半导体层中用上述工艺形成杂质区域。搭接岛状半导体层的导电层433至436起TFTs的门电极的作用。另外，参考号码439起一个信号线的作用，440起一个扫描线的作用，437起一个电容器引线的作用，以及438起一个驱动电路的作用。
使添加到各个岛状半导体层的杂质元素激活的一个工艺然后被执行，如图13C所示，为了控制电导率类型。这个工艺采用一个退火炉执行热退火。此外，激光退火和快速热退火(RTA)也可以被采用。热退火在氧浓度等于或小于1ppm，最好等于或小于0.1ppm的情况下，在400至700℃，一般在500和600℃之间的氮气气氛中被执行。在实施例4中热处理在500℃被执行4小时。然而，对于在引线433至440中所使用的引线材料相对于热是脆弱的情况中，最好在形成一个层间绝缘膜(具有硅作为它的主要成份)之后再执行激活，以便保护引线及类似的东西。
此外，热处理在包含3和100％之间氢的气氛中在300至450℃执行1至12小时，执行岛状半导体层的氢化作用。这个工艺是用热激发的氢终接在岛状半导体层中的悬挂键的工艺。等离子体氢化作用(采用由等离子体激发的氢)也可以按氢化作用的另一种方法被执行。
然后，一个第一个层间绝缘膜457用氮化氧化硅膜形成，厚度为100至200nm。由有机绝缘材料做成的第二个层间绝缘膜458则在第一个层间绝缘膜457上被形成。然后进行蚀刻以便形成接触孔。
形成与驱动电路区中岛状半导体层的源极区域相接触的源极引线459至461，以及形成与驱动电路区中岛状半导体层的漏极区域相接触的漏极引线462至464然后被形成。另外，在象素区，象素电极466和467，以及连接电极465被形成(见图14)。在信号线439和一个象素TFT504之间，依照连接电极465，形成一个电气连接。象素电极466分别与相应于象素TFT的有源层(相应于图1中第一个半导体层201)的岛状半导体层405，以及与形成一个存储电容(图中未示出)的岛状半导体层形成电气连接。应当指出，象素电极467和存储电容505在邻接象素之间共用。
具有n-沟道TFT 501、P-沟道TFT 502和n-1沟道TFT 503的驱动电路区以及具有象素TFT 504和存储电容505的象素区因此可以在同一基片上被形成。为方便起见，这种类型的基片在整个说明书中被称为有源矩阵基片。
驱动电路区的n-沟道TFT 501具有一个沟道形成区域468；与导电层433搭接的第三杂质区域441，它形成一个门电极(GOLD区域)；在门电极外面所形成的第二杂质区域446(LDD区域)，以及起源极区域或漏极区域作用的第一杂质区域427。P-沟道TFT 502具有一个沟道形成区域469；与导电层434搭接的第四个杂质区域456，它形成一个门电极；在门电极外面所形成的第四个杂质区域455；以及起源极区域或漏极区域作用的第四个杂质区域454。n-沟道TFT 503具有一个沟道形成区域470；与导电层435搭接的第三个杂质区域443，它形成一个门电极(GOLD区域)；在门电极外面所形成的第二个杂质区域448(LDD区域)；以及起源极区域漏极区域作用的第一个杂质区域429。
象素区的象素TFT 504具有；一个沟道形成区域471；与导电层436搭接的第三个杂质区域444，它形成一个门电极(GOLD区域)；在电极外面所形成的第二个杂质区域449(LDD区域)；以及起源极区域或漏极区域作用的第一个杂质区域430。另外，给予n-型电导率的杂质元素被添加到起存储电容505的一个电极作用的半导体层431，浓度与第一个杂质区域的浓度相同；到半导体层445，浓度与第三个杂质区域的浓度相同；以及到半导体层450，浓度与第二个杂质区域的浓度相同。存储电容由电容引线437和它们之间的绝缘层(与门绝缘膜相同的层)形成。
另外，在本实施例中，象素电极的边缘区被如此安排使得信号线和扫描线重迭，以便象素电极之间的空隙可以对光屏蔽而毋需采用黑底。
此外，依照在实施例4中所示的工艺，有源矩阵基片可以通过使用5个照相掩模来制造，即一个岛状半导体层图案、一个第一个引线图案(扫描线、信号线、电容引线)、一个n-沟道区域掩模图案、一个接触孔图案以及一个第二个引线图案(包括象素电极和连接电极)。因此，工艺可以减少，这有助于降低制造成本，提高生产能力。下面在实施例5中解释用在实施例4中所制造的有源矩阵基片制造有源矩阵液晶显示器设备的一个工艺。图15被用于这个解释。
在依照实施例4首先获得图14的有源矩阵基片后，一个取向膜506在图14的有源矩阵基片上被形成，以及一个研磨抛光工艺被执行。
准备一个对面的基片507。滤色层508和509以及外敷层510在对面的基片507上被形成。滤色层被如此形成以致具有红色的滤色层508与具有兰色的滤色层509互相重迭，同时也用作光屏蔽膜。当使用实施例4的基片时，必须至少屏蔽TFTs之间的空间，以及连接电极和象素电极，最好红色滤色器和兰色滤色器如此安排以致重迭和屏蔽必要位置。
另外，与连接电极465相结合的红色滤色层508、兰色滤色层509和绿色滤色层511被覆盖，形成一个隔离层。每个滤色器通过将颜料混合到丙烯酸树脂中来形成厚度为1至3μm。一个预定的图案可以采用一个使用光敏材料的掩模来形成。考虑外敷层510的厚度为1至4μm，隔离层的高度可以制成从2至7μm，最好在4和6μm之间。当有源矩阵基片与对面的基片连结在一起时，用这个高度形成一个间隙。外敷层510通过光硬化或热凝有机树脂材料来形成。例如，如聚酰亚胺树脂和丙烯酸树脂这样的材料被使用。
隔离层的排列可以任意地被确定，以及隔离层也可以放置在对面的基片上，从而使之与连接电极的位置对齐，例如如图15所示。另外，隔离层也可以放置在对面的基片上，从而使之与驱动电路TFTs的位置对齐。隔离层可以放置在驱动电路区的整个表面上，它们也可以如此安排以致于覆盖源极引线和漏极引线。
一个相对的电极512在形成外敷层510之后通过摹制形成，抛光工艺在形成取向膜513之后执行。
在其上形成象素区和驱动电路区的有源矩阵基片，和对面的基片则用密封胶514连结在一起。填充剂被混合到密封胶514中，两个基片通过填充剂和隔离层保持均匀的间隙，被连接在一起。液晶材料515然后被注入到两个基片之间，这通过采用密封材料(图中未示出)被完全密封。一种已知的液晶材料515可以被用作液晶材料。在图15中所示的有源矩阵液晶显示器设备就这样被完成。
应当指出，按照上述工艺所形成的TFT具有上部门结构，本发明也可以应用于具有下部门结构或其它结构的TFT。
此外，本发明也可以应用于自发射型图象显示器设备，也就是说，采用场致发光材料替代液晶材料的EL(EL电激发光)显示器设备。在这个实施例中，将描述通过使用实施例1至3所制造的EL(场致发光)显示器设备的例子，EL显示器设备也称为发光器件或发光二极管。在本说明书中所称的EL器件包括例如三基发光器件和/或单基发光器件。
图16A是采用本发明的一个EL显示器设备的顶视图。图16B是沿图16A的A-A′线剖开的EL显示器设备的横截面图。在图16A中，参考号码4010标注一个基片；4011为一个象素区；4012为一个信号线驱动电路；以及4013为一个扫描线驱动电路，并且各个驱动电路经由引线4014至4016引至一个FPC 4017并被连接到一个外部设备。
这时，一个盖部件4600、一个密封部件(也称外壳部件)4100和一个密封胶(第二个密封部件)4101被装配，以致至少包围象素区，最好包围驱动电路和象素区。
另外，如图16B所示，一个驱动电路TFT(这里，示出一个n-沟道TFT和一个P-沟道TFT组合的CMOS电路)4022和一个象素区TFT 4023(这里，仅示出用于控制至EL元件电流的一个TFT)在基片4010上和在膜4021之下被形成。这些TFTs可以通过使用众所周知的结构(上部门结构或下部门结构)来形成。
当驱动电路TFT 4022和象素区TFT 4023通过采用众所周知的方法被完成时，被电气连接到象素区TFT 4023的漏极并由透明导电膜制成的象素电极4027在由树脂材料制成的层间绝缘膜(平整膜)4026上被形成。作为透明导电膜，可以使用氧化铟和氧化锡的混合物(称为ITO)或氧化铟和氧化锌的混合物。在象素电极4027被形成之后，一个绝缘膜4028被形成，以及在象素电极4027上一个开口区被形成。
接着，一个EL层4029被形成。作为EL层4029，可以通过熟知的EL材料的自由组合采用分层结构或单层结构(孔注入层、孔传送层、发光层、电子传送层和电子注入层)。可以采用一个熟知的方法来确定该结构。EL材料包括一种低分子材料和一种高分子(聚合物)材料。在采用低分子材料的情况下，采用蒸发法。在采用高分子材料的情况下，有可能采用一个简单的方法如旋转喷镀法、印刷法或喷墨法。
在这个实施例中，EL层采用遮蔽掩模通过蒸发法形成。通过形成发光层(红色发光层、绿色发光层，和兰色发光层)，彩色显示器成为可能，它们可以发射不同波长的光，对每个象素通过使用遮蔽掩模。此外，有一个彩色转换层(CCM)和一个滤色器组合的系统，以及一个白光发射层和一个滤色器组合的系统，可以采用任一个系统。当然，单色光发射的EL显示器设备可以被使用。
在EL层4029被形成之后，其中的阴极4030被形成。尽力消除存在于阴极4030和EL层4029之间界面中的湿气和氧气，是所希望的。因此，必须制作这样的设备，以使EL层4029和阴极4030连续地在真空中形成，或者EL层4029在惰性气体气氛中形成，而阴极4030在没有大气释放的情况形成。在这个实施例中，采用多室系统(集束工具系统)的膜成形设备，因此上述膜成形成为可能。
顺便指出，在这个实施例中，阴极4030采用LiF(氟化锂)膜和Al(铝)膜的分层结构。具体地说，具有1nm厚度的LiF(氟化锂)膜用蒸发法在EL层4029上形成，以及具有300nm厚度的铝膜在其上形成。当然，可以采用熟知的阴极材料的MgAg电极。阴极4030被连接到在标记为4031的区域中的引线4016。引线4016是一根电源线，用于将一预定电压加至阴极4030，并经由一种导电胶材料4032连接至FPC 4017。
为了将阴极4030电气连接至在区域4031中的引线4016，必须在层间绝缘膜4026和绝缘膜4028中形成接触孔。这些可以在蚀刻层间绝缘膜4026的时候(在形成象素电极的接触孔时)和在蚀刻绝缘膜4028(在EL层成形之前形成开口区时)被形成。当绝缘膜4028被蚀刻时，层间绝缘膜4026可以一起被蚀刻。在这种情况下，如果层间绝缘膜4026和绝缘膜4028用相同的树脂材料制作，则接触孔的形状可以做得很好。
一个钝化膜4603、一个填充剂4604和一个盖部件4600被形成，以便覆盖以这一方式形成的EL元件的表面。
另外，在盖部件4600和基片4010里面以这样的方式装配密封部件4100，以使得覆盖EL元件区，同时，另外在密封部件4100的外面形成一个密封胶(第二个密封部件)4101。
这时，这个填充剂4604也起粘合作用来粘结盖部件4600。PVC(聚氯乙烯)、环氧树脂、硅氧烷树脂、PVB(聚乙烯醇缩丁醛)或EVA(乙烯-醋酸乙烯酯)可以被用作填充剂4604。最好在这个填充剂4604里面安放干燥剂，因为可以保持一个吸湿效果。
隔离层可能被包含在填充剂4604中。这时，隔离层可以由BaO的粒状材料或类似的别的材料制成，使得隔离层本身具有吸湿特性。
在具备隔离层的情况下，钝化膜4603可以减轻隔离层的压力。除了钝化膜之外，可以配备一个树脂膜或类似物来减轻隔离层的压力。
玻璃板、铝板、不锈钢板、以及FRP(玻璃纤维强化塑料)板、PVF(聚氟乙烯)薄膜、Mylar薄膜、聚酯软片、或丙烯酸薄膜可以被用作盖部件4600。在使用PVB或EVA作填充剂4604的情况下，最好使用一片的结构，其中一张几十mm的铝箔被放在PVF薄膜或聚脂薄膜之间。
然而，按照来自EL元件的光发射方向(光的辐射方向)，必须使盖部件4600具有透明特性。
引线4016经由密封部件4100或密封胶4101与基片4010之间的间隙被电气连接到FPC 4017。顺便指出，这里虽然描述已在引线4016上进行，但其它引线4014和4015也以同样方式在密封部件4100和密封胶4101下面被电气连接到FPC 4017。
在实施例6中，覆盖材料4600在形成填充剂4604之后被粘牢，以及密封材料4100被加上，以使得覆盖填充剂4604的侧面(暴露的表面)，但是填充剂4604也可以在加覆盖材料4600和密封材料4100之后被形成。在这种情况下，填充剂注入口由基片4010、覆盖材料4600和密封材料4100构成的一个间隙来形成。该间隙被设置成真空状态(压力等于或小于10-2乇)，在注入口浸入到盛填充剂的槽中之后，使得间隙外面的空气压力高于间隙内的空气压力，填充剂灌满间隙。在这个实施例中，将参照图17A和17B描述通过使用本发明所制造的与实施例6不同的EL显示器设备的一个例子。因为与图16A和16B相同的参考号码标注相同的区，所以其说明被忽略。
图17A是本实施例的EL显示器设备的顶视图，图17B是图17A的沿线A-A′所取的剖面图。
依照实施例6，执行步骤直到覆盖EL元件表面的钝化膜4603被形成为止。
另外，配备填充剂4604，以便覆盖EL元件。这个填充剂也起粘合剂的作用，用于固定盖部件4600。PVC(聚氯乙烯)、环氧树脂、硅氧烷树脂、PVB(聚乙烯醇缩丁醛)或EVA(乙烯-醋酸乙烯酯)可以用作填充剂4604。最好在这个填充剂4604里面安放干燥剂，因为可以保持一个吸湿效果。
隔离层可能被包含在填充剂4604中。这时，隔离层可以由BaO的粒状材料或类似的别的材料制成，使得隔离层本身具有吸湿特性。
在具备隔离层的情况下，钝化膜4063可以减轻隔离层的压力。除了钝化膜之外，可以配置一个树脂或类似物来减轻隔离层的压力。
玻璃板、铝板、不锈钢板、以及FRP(玻璃纤维强化塑料)板、PVF(聚氟乙烯)薄膜、聚酯薄膜、聚脂软片、或丙烯酸薄膜可以被用作盖部件4600。在使用PVB或EVA作填充剂4604的情况下，最好使用一片的结构，其中一张几十mm的铝箔被放在PVF薄膜或聚酯薄膜之间。
然而，按照从EL元件的光发射方向(光的辐射方向)，必须使盖部件4600具有透明特性。
接着，在盖部件4600通过使用填充剂4604被固定之后，一个框架部件4601被加上，以便覆盖填充剂4604的侧面(暴露表面)。框架部件4601用密封部件(起粘合剂作用)4602粘牢。这时，作为密封部件4602，虽然最好使用光硬化树脂，但是如果EL层的热阻允许的话，也可以使用热凝成形树脂。顺便指出，希望密封材料4602是尽可能不透湿不透氧的材料。干燥到可以添加到密封部件4602内。
引线4016经由密封部件4602和基片4010之同的间隙被电气连接到FPC 4017。这里虽然描述已在引线4016上进行，但其它引线4014和4015也以同样方式经由密封部件4602下面的空间被电气连接到FPC 4017。
在实施例7中，覆盖材料4600在形成填充剂4604之后被粘牢，以及框架部件4601被加上，以使得覆盖填充剂4604的侧面(暴露的表面)，但是填充剂4604也可以在加上覆盖材料4600和框架4601之后被形成。在这种情况下，填充剂注入口通过由基片4010、覆盖材料4600和框架材料4601所形成的间隙来形成。该间隙被设置成真空状态(压力等于或小于10-2乇)，在注入口浸入到盛填充剂的槽中之后，使得间隙外面的空气压力高于间隙内的空气压力，填充剂灌满间隙。这里，EL显示器设备的象素区的一个更详细的剖面图示于图18，它的上部结构示于图19A，它的电路图示于图19B。在图18、19A、19B中，因为采用公共的字符，所以使得可以互相参照。
在图18中，在基片4501上配备的一个开关TFT 4502通过使用一个由已知方法形成的n-沟道TFT来形成。在这个实施例中，虽然采用双门结构，但是因为在结构和制造工艺方面没有大的差别，所以解释被省略。然而，在其中两个TFTs实质上被相互串联连接的结构通过采用双门结构来获得，且具有断开电流值可以被减小的好处。顺便指出，虽然在这个实施例中采用双门结构，但是，单门结构也可以被采用，或者三门结构或具有更多门的多门结构也可以被采用。另外，它可以通过使用一个由已知方法形成的P-沟道TFT来形成。
一个电流控制TFT 4503通过使用由已知方法形成的n-沟道TFT来形成，参考号码34示出开关TFT 4502的源板引线(信号线)，参考号码35示出开关4502的漏极引线，并经由引线36被电气连接到电流控制TFT的门电极37。用38标注的引线是门引线(扫描线)，用于电气连接开关TFT 4502的门电极39a和39b。
这时，因为电流控制TFT 4503是用于控制流经EL元件的电流大小的元件，所以流过大的电流，并且它是极大地令人担心由于发热或由于热载体的退化引起品质降低的元件。因此，采用在电流控制TFT4503的漏极侧配备一个LDD区域以便经由门绝缘膜与门电极重迭的结构，是非常有效的。
在这个实施例中，虽然电流控制TFT 4503作为单门结构被示出，但是许多TFTs被相互串联连接的多门结构可以被采用。另外，这样的结构可以被采用，以使得许多TFTs被互相并联连接，实质上把一个沟道形成区域分成多个区，因而热辐射可以以高的效率进行。这样的结构是有效的，因为能对抗由于发热引起的品质降低。
另外，如图19A所示，引线36是电流控制TFT 4503的门电极37，它与经由用4504标注的区域中的一个绝缘膜的电流控制TFT 4503的漏极引线40重迭。这时，在区域4504中形成一个电容，它起存储电容的作用，以保持施加到电流控制TFT 4503的门电极37上的电压。存储电容4504在电气连接到电源线4506的半导体膜4507、门绝缘膜的相同层的一个绝缘膜(图中未示出)，以及引线36之间被形成。另外，由引线36、第一层间绝缘膜的相同层(图中未示出)和电源线4506所形成的电容也可以用作存储电容。电流控制TFT的漏极被连接到电源线(功率源极线)4506，以便总是供给恒定电压。
在开关TFT 4502和电流控制TFT 4503上配备第一个钝化膜41，以及由树脂绝缘膜构成的平整膜42在其上被形成。十分重要的是，通过使用平整膜42平整由于TFT引起的阶梯区。因为后来形成的EL层非常薄，所以具有由于阶梯区的存在引起光发射故障的情况。因此，希望在象素电极成形之前进行平整，以使得EL层在平的表面上被形成。
参考号码43标注由具有高反射率的导电膜制成的象素电极(EL元件的阴极)，并被电气连接到电流控制TFT 4503的漏极。作为象素电极43，最好使用低电阻导电膜，如铝合金膜、铜合金膜或银合金膜，或那些的分层膜。当然，具有另一个导电膜的分层结构可以被采用。
光发射层45在由绝缘膜(最好是树脂)制成的触排44a和44b所形成的一个槽(相应于一个象素)中形成。在图19A中，触排区被取消，以便能看清楚存储电容4504的位置，因此仅在图18中示出触排44a和44b。触排被配备在电源线4506和源极引线(信号线)34之间，以便重迭电源线4506和源极引线(信号线)34的区。然而，其中仅示出两个象素，相应于每种颜色R(红)、G(绿)、和B(兰)的发光层可以被形成。一种∏-共轭聚合物被用作发光层所使用的有机EL材料。聚合物材料的典型例子包括聚对亚苯基亚乙烯基聚合物、聚乙烯咔唑和聚合芴。
虽然对于PPV有机EL材料存在各种类型，但是例如可以使用由“H·Shenk,H·Becker,O·Gelsen,E·Kluge,钨·Kreuder和H·Spreitzer,”用于发光二极管的聚合物(Polymers for Light EmittingDiodes)“Euro Display Proceeding,1999,P.33-37”或日本专利申请Laid-Open No.Hei.10-92576中所揭示的材料。
作为一个特定发光层，适当的是，氰基聚亚基亚乙烯基被用于发红光的发光层，聚亚苯亚乙烯基聚合物被用于发绿光的发光层，以及聚亚苯亚乙烯基聚合物或聚烷基亚苯基被用于发兰光的发光层。应明白，膜厚度为30至150nm(最好为40至100nm)。
然而，上述例子是可以用于发光层的有机EL材料的例子，没有必要将本发明限于这些材料。EL层(实现发光及为此载体运动的层)可以通过发光层、电荷传送层和电荷注入层的自由组合来形成。
例如，虽然这个实施例示出聚合材料用作发光层的例子，但是低分子有机EL材料可以被使用。也有可能使用无机材料，如碳化硅作为电荷传送层或电荷注入层。作为有机EL材料或无机材料，熟知的材料可以被使用。
这个实施例采用分层结构的EL层，其中在发光层45上配备由PEDOT(聚噻吩)或PAni(聚苯胺)制成的孔注入层46。由透明导电膜制的阳极47配备在孔注入层46上。在这个实施例的情况下，因为在发光层45中所产生的光被辐射到上表面侧(到TFT的上侧)，所以阳极必须是半透明的。作为透明导电层，可以使用氧化铟和氧化锡的混合物或氧化铟和氧化锌的混合物。然而，因为该膜在具有低电阻的发光层和孔注入层被形成之后来形成，所以最好膜成形在尽可能低的温度下进行。
在阳极47已形成的时刻，EL元件4505被完成。顺便指出，EL元件4505这里指由象素电极(阴极)43形成的一个电容、发光层45、孔注入层46和阳极47。如图19A所示，因为象素电极43几乎与象素的面积重合，所以整个象素起EL元件的作用。因此，光发射的使用效率非常高，明亮的图象显示器成为可能。
在这个实施例中，在阳极47上再配备第二个钝化膜48。对于第二个钝化膜48，氮化硅膜或氮化氧化硅膜是希望有的。其目的是使EL元件与外部绝缘，并且具有以下两个作用，即防止有机EL材料由于氧化引起的品质恶化以及抑制在有机EL材料的排气。通过做到这一点，EL显示器设备的可靠性得到改善。
如上所述，EL显示器设备包括由如图18所示的结构的象素所制成的象素区，以及包括具有足够低的断开电流值的开关TFT和防止热载体注入的电流控制TFT。因此，有可能获得具有高可靠性和能成为优良的图象显示器的EL显示器板。在这个实施例中，将描述在实施例8中所示的象素区中EL元件4505的结构被颠倒的一个结构。图20用于该描述。顺便指出，与图18的结构的不同之处仅在于一个EL元件区和一个电流控制TFT，其余的解释被省略。
在图20中，电流控制TFT 4503通过使用由已知方法所形成的P-沟道TFT来形成。
在这个实施例中，一透明导电膜被用作一象素电极(阳极)50。具体来说，采用由氧化铟和氧化锌的混合物制成的导电膜。当然，由氧化铟和氧化锡的混合物制成的导电膜也可以使用。
在由绝缘膜制成的触排51a和51b被形成之后，由聚乙唏咔唑制成的发光层52通过溶液敷贴被形成。由乙酰丙酮酸钾(表示为acack)制成的电子注入层53，和由铝合金制成的阴极54在其中被形成。在这种情况下，阴极54也起钝化膜的作用。以这种方式，EL元件4701被形成。
在这个实施例的情况下，在发光层52中所产生的光被辐射到TFTs被形成的基片上，如箭头所示。在这个实施例中，将参照图21A至21C描述使象素具有与图19B所示的电路图不同结构的情况的例子。在这个实施例中，参考号码4801标注开关TFT 4802的源极引线(信号线)；4803标注开关TFT4802的门引线(扫描线)；4804标注电流控制TFT；4805标注存储电容；4806和4808标注电源线；以及4807标注EL元件。
图21A示出使电源线4806在两个象素之间公用的例子。也就是说，其特征在于两个象素被做得相对于电源线4806成轴对称。在这种情况下，因为电源线的数目可以被减少，所以象素区可以做得进一步细小。
图21B示出电源线4804被做得与门引线(扫描线)4803平行的例子。顺便指出，虽然图21B示出电源线4804不与门引线(扫描线)4803重迭的结构，但是如果两者是在不同层中所形成的引线，则它们可以如此配备以使它们经由一个绝缘膜互相重迭。在这种情况下，因为使得占用面积可以让电源线4808和门引线(扫描线)4803公用，所以象素区可以做得进一步细小。
图21C的结构特征是，类似于图21B的结构将电源线4808与门引线(扫描线)4803平行，另外两个象素如此形成以使它们相对于电源线4808成为轴对称。此外，以这样的方式配备电源线4808，以便它与门引线(扫描线)4803互相重迭，也是有效的。在这种情况下，因为电源线的数目可以减少，所以象素区可以进一步做得细小。虽然实施例18的图19A和图19B示出配备存储电容4504以便保持施加到电流控制TFT 4503的门的电压的结构，但是存储电容4504也可以省略。在实施例8的情况中，在电流控制TFT 4503的漏极侧配备LDD区域，以便使得与穿过门绝缘膜的门电极重迭。虽然在这个重迭区域中形成通常称之为门电容的寄生电容，但是这个实施例的特征在于这个寄生电容被正面地使用来替代存储电容4504。
因为这个寄生电容的容量随门电极和LDD区域的重迭面积而变化的，所经它可以通过在重迭区域中所包含的LDD区域的长度来确定。
同样地在实施例10的图21A、21B和21C中所示的结构中，存储电容4805同样地可以省略。在本实施例中，将描述与本发明的图象显示器设备相配合的电子设备。下面将给出这样的电子设备便携式信息终端(如电子书籍、可移动计算机，和便携电话)；摄象机；数字相机；个人计算机；以及TV。这些的例子示于图22至24。应当指出，图22、23和24示出图象显示器设备的有源矩阵液晶显示器设备，图22和23示出图象显示器设备的EL显示器设备。
图22A是一个便携电话，它由主体9001、话音输出区9002、话音输入区9003、显示器区9004、操作开关9005和天线9006组成。本发明可以应用于显示器区9004。
图22B是一个摄象机，它由主体9101、显示器区9102、话音输入区9103、操作开关9104、电池9105和图象接收区9106组成。本发明可以应用于显示器区9102。
图22C是一个可移动计算机或一个便携式信息终端，它是一种个人计算机，由主体9201、摄象区9202、和图象接收区9203、操作开关9204、和显示器区9205组成。本发明可以应用于显示器区9205。
图22D是一个头戴显示器(墨镜式显示器)，它由主体9301、显示器区9302、和臂区9303组成。本发明可以应用于显示器区9302。
图22E是一个电视机，它由主体9401、扬声器9402、显示器9403、接收器件9404和放大器件9405组成。本发明可以应用于显示器区9403。
图22F是一个便携式电子书籍，它由本体9501、显示器区9502、存储器媒体9504、操作开关9505和天线9506组成。该书被用于显示保存在微型磁盘(MD)或CVD(数字多功能盘)中的数据，或用天线接收的数据。本发明可以应用于显示器区9502。
图23A是一个个人计算机，它由主体9601、图象输入区9602、显示器区9603和键盘9604组成。本发明可以应用于显示器区9603。
图23B是一个播放器，它采用记录节目的记录媒体(在下文中称为记录媒体)，并由主体9701、显示器区9702、扬声器区9703、记录媒体9704和操作开关9705组成。应当指出，这种播放器使用CVD(数字多功能盘)、CD及类似的东西作为记录媒体，以便欣赏音乐和电影、玩游戏、并连接到因特网。本发明可以应用于显示器区9702。
图23C是一个数字相机，由主体9801、显示器区9802、取景器9803、操作开关9804和图象接收区(未示出)组成。本发明可以应用于显示器区9802。
图23D是单眼头戴显示器，它由显示器9901、和头戴区9902组成。本发明可以应用于显示器区9901。
图24A是一个正向型投影器，它由一个投影设备3601和一个屏幕组成。
图24B是一个背向型投影器，它由主体3701、一个投影设备、一个镜子3704和一个屏幕组成。
应当指出，图24C是一个说明图24A和24B投影设备3601和3701结构的例子的图。投影设备3601和3702由一个光源光学系统3801、镜子3802、3804至3806、一个分光镜3803、一个棱镜3807、一个液晶显示器区3808、一个相差片3809和一个投影光学系统3810组成。投影光学系统3810由一个包括投影透镜的光学系统组成。尽管这个实施例示出三平面型投影设备的例子，但是单平面型投影设备也可以被使用。另外，由图24C中箭头所表示的光路径中，如一个光学透镜这样的一个光学系统，一个具有偏振功能的膜片、一个用于调节相差的膜片，和一个IR膜片可以由执行本发明的操作者来适当配备。本发明可以应用于液晶显示器区3808。
另外，图24D是示出图24C中光源光学系统3801结构的一个例子的图。在这个实施例中，光源光学系统3801由一个反射器3811、一个光源3812、透镜阵列3813和3814、一个偏振变换元件3815、和一个聚光镜3816组成。应当指出，在图24D中所示的光源光学系统仅是一个例子，并不实际上限于这个。例如，执行本发明的操作者能适当增加一个光学系统，如一个光学透镜、一个具有偏振功能的膜片、一个用于调节相差的膜片，和一个IR膜片到该光源光学系统。
本发明的适用范围因此非常宽，有可能应用本发明至所有领域中使用图象显示器设备的电子设备中。
按照本发明的图象显示器设备的驱动电路可以大大减少信号线驱动电路的面积，对图象显示器设备的最小化是有效的，可以减小数字图象信号的引线寄生的电阻和电容，以及增加驱动电路的工作裕量。在降低图象显示器设备的成本和提高产量方面，这些是有效的。
权利要求
1．一种图象显示器设备，包括一个象素阵列区，包括在各个信号线和各个扫描线相互相交的各个区域中所配备的k(k是不小于2的整数)个信号线、许多扫描线、许多象素电极，以及用于驱动许多象素电极的许多开关元件；一个用于驱动k个信号线的信号线驱动电路；和一个用于驱动许多扫描线的扫描线驱动电路。其中信号线驱动电路包括移位寄存器，m位(m是一个自然数)数字图象信号被输入到该移位寄存器，移位寄存器的数目是m或m的倍数；m×k/n(n是不小于2的整数)存储电路，用于保存移位寄存器的输出信号；许多D/A变换器电路，用于将存储电路的输出信号变换成模拟信号；以及k/n个信号线选择电路，用于将D/A变换器电路的输出信号传送到相应的信号线。
2．按照权利要求1的设备，其中D/A变换器电路的数目是k/n。
3．按照权利要求1的设备，其中D/A变换器电路是一个照明器型D/A变换器电路。
4．按照权利要求1的设备，其中存储电路是一种锁存电路。
5．按照权利要求4的设备，其中锁存电路包括一个模拟开关和一个保持电容。
6．按照权利要求4的设备，其中锁存电路包括一个时钟反相器。
7．按照权利要求4的设备，其中锁存电路包括一个模拟开关和许多反相器。
8．按照权利要求1的设备，其中显示器采用液晶材料实现。
9．按照权利要求1的设备，其中显示器采用场致发光(EL)材料实现。
10．一种便携电话，其使用按照权利要求1的图象显示器设备。
11．一种摄象机，其使用按照权利要求1的图象显示器设备。
12．一种个人计算机，其使用按照权利要求1的图象显示器设备。
13．一种头戴显示器，其使用按照权利要求1的图象显示器设备。
14．一种电视机，其使用按照权利要求1的图象显示器设备。
15．一种便携书籍，其使用按照权利要求1的图象显示器设备。
16．一种CVD播放器，其使用按照权利要求1的图象显示器设备。
17．一种数字相机，其使用按照权利要求1的图象显示器设备。
18．一种投影仪，其使用按照权利要求1的图象显示器设备。
19．一种图象显示器设备，包括一个象素阵列区，包括在各个信号线和各个扫描线相互相交的各个区域中所配备的许多信号线、许多扫描线、许多象素电极，以及用于驱动许多象素电极的许多开关元件一个用于驱动许多信号线的信号线驱动电路；和一个用于驱动许多扫描线的扫描线驱动电路。其中信号线驱动电路包括许多移位寄存器，多位数字图象信号被输入到该移位寄存器；许多存储电路，用于保存移位寄存器的输出信号；许多D/A变换器电路，用于将存储电路的输出信号变换成模拟信号；以及许多信号线选择电路，用于将D/A变换器电路的输出信号传送到相应的信号线，以及其中一个操作在相应于一个水平扫描周期的时间中被重复n(n是不小于2的整数)次，在该操作中，数字图象信号被输入到各个移位寄存器，所输入的数字图象信号在各自的移位寄存器中顺序地被移位，直到它们被输出到相应的存储电路为止，以及所移位的数字图象信号通过一个锁存信号被取入存储电路。
20．一种按照权利要求19的设备，其中D/A变换器电路是一个照明器型D/A变换器电路。
21．按照权利要求19的设备，其中存储电路是一个锁存电路。
22．一种按照权利要求21的设备，其中锁存电路包括一个模拟开关和一个保持电容。
23．一种按照权利要求21的设备，其中锁存电路包括一个时钟反相器。
24．一种按照权利要求21的设备，其中锁存电路包括一个模拟开关和许多反相器。
25．一种按照权利要求19的设备，其中显示器采用一种液晶材料实现。
26．一种按照权利要求19的设备，其中显示器采用一种场致发光(EL)材料实现。
27．一种便携电话，它使用按照权利要求19的图象显示器设备。
28．一种摄像机，它使用按照权利要求19的图象显示器设备。
29．一种个人计算机，它使用按照权利要求19的图象显示器设备。
30．一种头戴显示器，它使用按照权利要求19的图象显示器设备。
31．一种电视机，它使用按照权利要求19的图象显示器设备。
32．一种便携书籍，它使用按照权利要求19的图象显示器设备。
33．一种CVD播放器，它使用按照权利要求19的图象显示器设备。
34．一种数字相机，它使用按照权利要求19的图象显示器设备。
35．一种投影仪，它使用按照权利要求19的图象显示器设备。
36．一种图象显示器设备，包括一个象素阵列区，包括具有相应于光的三基色的R(红)、G(绿)和B(兰)的三个信号线作为一个单元的k(k是3的倍数)根信号线；许多扫描线；在其中各个信号线和各个扫描线相互相交的各个区域上配备的许多象素电极；以及用于驱动许多象素电极的许多开关元件；一个用于驱动k个信号线的信号线驱动电路；和一个驱动许多扫描线的扫描线驱动电路。其中信号线驱动电路包括移位寄存器，m位(m是一个自然数)数字图象信号分别地对RGB被输入到该移位寄存器，移位寄存器的数目是m或m的倍数；m×k/n(n是3的倍数)个存储电路，用于保存移位寄存器的输出信号；许多D/A变换器电路，用于将存储电路的输出信号变换成模拟信号；以及k/n个信号线选择电路，用于将D/A变换器电路的输出信号传送到相应的信号线。
37．一种按照权利要求36的设备，其中D/A变换器电路的数目是k/n。
38．一种按照权利要求36的设备，其中D/A变换器电路是一个照明器型D/A变换器电路。
39．一种按照权利要求36的设备，其中存储电路是一个锁存电路。
40．按照权利要求39的设备，其中锁存电路包括一个模拟开关和一个保持电容。
41．一种按照权利要求39的设备，其中锁存电路包括一个时钟反相器。
42．一种按照权利要求39的设备，其中锁存电路包括一个模拟开关和许多反相器。
43．一种按照权利要求36的设备，其中显示器使用一种液晶材料实现。
44．一种按照权利要求36的设备，其中显示器使用一种场致发光(EL)材料实现。
45．一种便携电话，它使用按照权利要求36的图象显示器设备。
46．一种摄象机，它使用按照权利要求36的图象显示器设备。
47．一种个人计算机，它使用按照权利要求36的图象显示器设备。
48．一种头戴显示器，它使用按照权利要求36的图象显示器设备。
49．一种电视机，它使用按照权利要求36的图象显示器设备。
50．一种便携式书籍，它使用按照权利要求36的图象显示器设备。
51．一种CVD播放器，它使用按照权利要求36的图象显示器设备。
52．一种数字相机，它使用按照权利要求36的图象显示器设备。
53．一种投影仪，它使用按照权利要求36的图象显示器设备。
54．一种图象显示器设备，包括一个象素阵列区，包括具有相应于光的三基色的R(红)、G(绿)和B(兰)的三个信号线作为一个单元的信号线，信号线的数目是3的倍数；许多扫描线；在其中各个信号线和各个扫描线相互相交的各个区域上配备的许多象素电极；以及用于驱动许多象素电极的许多开关元件；一个用于驱动信号线的信号线驱动电路，其数目是3的倍数；以及一个用于驱动许多扫描线的扫描线驱动电路，其中信号线驱动电路包括许多移位寄存器，m位(m是自然数)数字图象信号对RGB被分别地输入；用于保存移位寄存器的输出信号的许多存储电路；用于将存储电路的输出信号变换成模拟信号的许多D/A变换器电路；以及用于将D/A变换器电路的输出信号传送到相应的信号线的许多信号线选择电路，一个水平扫描周期包括第一、第二和第三个周期。相应于R的数字图象信号在第一个周期中被输入到各自的移位寄存器，相应于G的数字图象信号在第二个周期中被输入到各自的移位寄存器，相应于B的数字图象信号在第三个周期中被输入到各自的移位寄存器，以及在三个周期的每一个中，一个操作被重复一次或多于一次，在该操作中，所输入的数字图象信号在各自的移位寄存器中被顺序地移位，直到它们被输出到相应的存储电路为止，以及被移位的数字图象信号通过一个锁存信号被取入存储电路。
55．一种按照权利要求54的设备，其中D/A变换器电路是一个照明器型D/A变换器电路。
56．一种按照权利要求54的设备，其中存储电路是一个锁存电路。
57．一种按照权利要求56的设备，其中锁存电路包括一个模拟开关和一个保持电容。
58．一种按照权利要求56的设备，其中锁存电路包括一个时钟反相器。
59．一种按照权利要求56的设备，其中锁存电路包括一个模拟开关和许多反相器。
60．一种按照权利要求54的设备，其中显示器使用一种液晶材料实现。
61．一种按照权利要求54的设备，其中显示器使用一种场致发光(EL)材料实现。
62．一种便携电话，它使用按照权利要求54的图象显示器设备。
63．一种摄象机，它使用按照权利要求54的图象显示设备。
64．一种个人计算机，它使用按照权利要求54的图象显示器设备。
65．一种头戴显示器，它使用按照权利要求54的图象显示器设备。
66．一种电视机，它使用按照权利要求54的图象显示器设备。
67．一种便携书籍，它使用按照权利要求54的图象显示器设备。
68．一种CVD播放器，它使用按照权利要求54的图象显示器设备。
69．一种数字相机，它使用按照权利要求54的图象显示器设备。
70．一种投影仪，它使用按照权利要求54的图象显示器设备。
71．一种用于驱动k(k是不小于2的整数)根信号线的图象显示器设备的信号线驱动电路，该信号线驱动电路包括移位寄存器，m位(m是一个自然数)数字图象信号被输入到该移位寄存器，移位寄存器的数目是m或m的倍数m×k/n(n是一个不小于2的整数)个存储电容，用于保存移位寄存器的输出信号；许多D/A变换器电路，用于将存储电路的输出信号变换成模拟信号；以及k/n个信号线选择电路，用于将D/A变换器电路的输出信号传送到相应的信号线。
72．一种按照权利要求71的电路，其中D/A变换器电路的数目是k/n。
73．一种按照权利要求71的电路，其中D/A变换器电路是一个照明器型D/A变换器电路。
74．一种按照权利要求71的电路，其中存储电路是一个锁存电路。
75．一种按照权利要求74的电路，其中锁存电路包括一个模拟开关和一个保持电容。
76．一种按照权利要求74的电路，其中锁存电路包括一个时钟反相器。
77．一种按照权利要求74的电路，其中锁存电路包括一个模拟开关和许多反相器。
78．一种按照权利要求71的电路，其中图象显示器设备的驱动电路由多晶硅薄膜晶体管形成。
79．一种按照权利要求71的电路，其中图象显示器设备的驱动电路由单晶晶体管形成。
80．一种用于驱动许多信号线的图象显示器设备的信号线驱动电路，该信号线驱动电路包括许多移位寄存器，m位数字图象信号被输入到该移位寄存器；许多存储电路，用于保存移位寄存器的输出信号；许多D/A变换器电路，用于将存储电路的输出信号变换成模拟信号；以及许多信号线选择电路，用于将D/A变换器电路的输出信号传送到相应的信号线。其中一个操作在相应于一个水平扫描周期的时间内被重复n(n是一个不小于2的整数)次，在该操作中，数字图象信号被输入到各自的移位寄存器，所输入的数字图象信号在各自的移位寄存器中被顺序地移位，直到它们被输出到相应的存储电路为止，被移位的数字图象信号通过一个锁存信号被取入存储电路。
81．一种按照权利要求80的电路，其中D/A变换器电路是一个照明器型D/A变换器电路。
82．一种按照权利要求80的电路，其中存储电路是一个锁存电路。
83．一种按照权利要求82的电路，其中锁存电路包括一个模拟开关和一个保持电容。
84．一种按照权利要求82的电路，其中锁存电路包括一个时钟反相器。
85．一种按照权利要求82的电路，其中锁存电路包括一个模拟开关和许多反相器。
86．一种按照权利要求80的电路，其中图象显示器设备的驱动电路由多晶硅薄膜晶体管形成。
87．一种按照权利要求80的电路，其中图象显示器设备的驱动电路由单晶晶体管形成。
88．一种用于驱动具有相应于光的三基色的R(红)、G(绿)和B(兰)的三个信号线作为一个单元的信号线的图象显示器设备的信号线驱动电路，信号线的数目是3的倍数，该信号线驱动电路包括移位寄存器，m位(m是一个自然数)数字图象信号对RGB被分别输入到移位寄存器，移位寄存器的数目是m或m的倍数；m×k/n(n是3的倍数)个存储电路，用于保存移位寄存器的输出信号。许多D/A变换器电路，用于将存储电路的输出信号变换成模拟信号；以及k/n个信号线选择电路，用于将D/A变换器电路的输出信号传送到相应的信号线。
89．一种按照权利要求88的电路，其中D/A变换器电路的数目是k/n。
90．一种按照权利要求88的电路，其中D/A变换器电路是一个照明器型D/A变换器电路。
91．一种按照权利要求88的电路，其中存储电路是一个锁存电路。
92．一种按照权利要求91的电路，其中锁存电路包括一个模拟开关和一个保持电容。
93．一种按照权利要求91的电路，其中锁存电路包括一个时钟反相器。
94．一种按照权利要求91的电路，其中锁存电路包括一个模拟开关和许多反相器。
95．一种按照权利要求88的电路，其中图象显示器设备的驱动电路由多晶硅薄膜晶体管形成。
96．一种按照权利要求88的电路，其中图象显示器设备的驱动电路由单晶晶体管形成。
97．一种用于驱动具有相应于光的三基色的R(红)、G(绿)和B(蓝)的三根信号线作为一个单元的信号线的图象显示器设备的信号线驱动电路，信号线的数目是3的倍数，该信号线驱动电路包括许多移位寄存器，m位(m是一个自然数)数字图象信号对RGB被分别输入到移位寄存器；许多存储电路，用于保存移位寄存器的输出信号；许多D/A变换器电路，用户将存储电路的输出信号变换成模拟信号；以及许多信号线选择电路，用于将D/A变换器电路的输出信号传送到相应的信号线，其中一个水平扫描周期包括第一、第二和第三个周期，相应于R的数字图象信号在第一个周期中被输入到各自的移位寄存器，相应于G的数字图象信号在第二个周期中被输入到各自的移位寄存器，相应于B的数字图象信号在第三个周期中被输入到各自的移位寄存器，在三个周期的每一个中，一个操作被重复一次或一次以上，在该操作中，所输入的数字图象信号在各自的移位寄存器中被顺序地移位，直到它们被输出到相应的存储电路为止，被移位的数字图象信号通过一个锁存信号被取入存储电路。
98．一种按照权利要求97的电路，其中D/A变换器电路是一个照明器型D/A变换器电路。
99．一种按照权利要求97的电路，其中存储电路是一个锁存电路。
100．一种按照权利要求99的电路，其中锁存电路包括一个模拟开关和一个保持电容。
101．一种按照权利要求99的电路，其中锁存电路包括一个时钟反相器。
102．一种按照权利要求99的电路，其中锁存电路包括一个模拟开关和许多反相器。
103．一种按照权利要求97的电路，其中图象显示器设备的驱动电路由多晶硅薄膜晶体管形成。
104．一种按照权利要求97的电路，其中图象显示器设备的驱动电路由单晶晶体管形成。
全文摘要
一个为响应数字图象信号的输入而运作的图象显示器设备被提供,其中其信号线驱动电路的占用面积被减小,以及数字图象信号的输入传输线的寄生电容和电阻被减小。该设备既包括用于直接输入数字图象信号至移位寄存器以及用于实现串并变换的一个单元,又包括用于使n(n是不小于2的自然数)根信号线把自己的存储电路和D/A变换器电路连接在信号线驱动电路中的一个单元。一个水平扫描周期被分为n个周期,存储电路和D/A变换器电路执行在每个细分周期中不同的信号线的处理。
文档编号G09G3/30GK1310435SQ01104
公开日2001年8月29日 申请日期2001年2月22日 优先权日2000年2月22日
发明者小山润, 浅见宗广 申请人:株式会社半导体能源研究所