电路的制作方法

专利名称：电路的制作方法
技术领域：
本发明涉及包括液晶显示元件或摄像元件的电路，特别涉及由移位寄存器驱动的有源矩阵型的电路。
栅极驱动器对TFT摄像元件的多个栅极线依次选择每一个线，广泛使用由多个晶体管构成的移位寄存器。在这样的移位寄存器中，各栅极线对应的各级的操作由其前后级中生成的信号来控制。
而且，从该移位寄存器的各级输出到摄像元件的栅极线的输出信号被该栅极线和与其连接的TFT、像素电容、补偿电容形成的具有特定分布常数的电路衰减。因此，各栅极线和与其连接的元件产生的具有分布常数特性的电路对移位寄存器的电路工作也产生影响。
但是，如果将移位寄存器的级数设置得与TFT摄像元件的显示像素的行数相同，那么最后一级的电路操作与其他级不同，不受后级电路操作产生的影响。因此，最后级的电路操作相对于其以前级的电路操作会产生微妙的差异。而且，如果进行长时间的驱动，该微妙的差异会慢慢波及前级，存在构成栅极驱动器的移位寄存器的工作不稳定的问题。

发明内容
本发明是用于消除上述关联技术问题的，其目的在于提供一种使作为驱动器使用的移位寄存器稳定工作的电路。
此外，本发明的电路，其作用是将显示区域外或摄像元件区域外形成的元件面积抑制成小面积的，以便使作为驱动器使用的移位寄存器稳定工作。
为达到上述目的，本发明采取以下技术方案本发明的第1方案的电路包括多个布线，设置在基板上的显示区域中；多个显示像素，分别设置在所述多个布线上；虚设布线(单数)，设置在基板上的非显示区域中；以及虚设元件(单数)，被连接到所述虚设布线，以使所述多个布线中的各个寄生电容与所述虚设布线中的寄生电容相等。
本发明的另一电路包括多个布线，设置在基板上的摄像元件区域；多个摄像元件，分别设置在所述多个布线上；虚设布线(单数)，设置在基板上的虚设元件区域中；以及虚设元件(单数)，连接到所述虚设布线，使得所述多个布线中的各个寄生电容与所述虚设布线中的寄生电容相等。
在上述电路中，由于所述多个显示像素或形成多个摄像元件的区域的布线中的负载的电容与非显示区域或虚设元件区域的虚设布线中的负载的电容相等，所以即使多个布线和虚设布线中使用的各级驱动器受到前后级造成的影响，与像素区域或摄像元件区域中的多个布线分别对应的级也可以稳定工作而不受前后级造成的影响。因此，可以稳定进行多个布线和虚设布线的选择。
在位于这样的电路的非显示区域中，也可以设置与显示区域中的多个布线和直接或间接连接到该布线的有源元件、像素电容和补偿电容形成的电路具有相同的电路特性的负载。对所述电路进行扫描的各级移位寄存器也可以通过用与所述有源元件相同的处理形成的场效应晶体管的组合来构成。
上述电路不包括补偿电容也可以设定所述负载，使得与各扫描线和直接或间接连接到该扫描线的有源元件的寄生电容及像素电容形成的电路具有相同的电路特性。
这里，与作为负载分别形成像素电容(或摄像元件电容)和补偿电容相同构造的电容相比，形成与这些合成电容相等的虚设电容的方法可以减小基板上负载所占的面积。即，还可以将与像素电容(或摄像元件电容)和补偿电容组成的电容以及布线电阻构成的电路具有相同特性的电路大致仅用虚设布线的宽度非常小地形成。由此，可以增大像素形成的区域、即显示区域的比例。电阻值和电容值的调整可以通过调整虚设布线的宽度和虚设电容电极的长度来进行。
电路包括第1布线和第2布线的组(复数)，设置在基板上的摄像元件区域；摄像元件(复数)，分别设置在所述第1布线和第2布线的组(复数)中；第1虚设布线和第2虚设布线的组(单数)，设置在基板上的虚设元件区域中；虚设元件(单数)，被连接到所述第1虚设布线和第2虚设布线的组(单数)，使所述第1布线和所述第2布线的组(复数)中的各个寄生电容、与所述第1虚设布线和所述第2虚设布线的组(单数)中的寄生电容相等；以及连接到在所述摄像区域中设置的所述第1布线和第2布线的组(复数)及在所述虚设布线区域中设置的所述第1虚设布线和第2虚设布线的组(单数)的移位寄存器；所述移位寄存器有与所述第1布线和所述第2布线的组(复数)以及所述第1虚设布线和第2虚设布线的组(单数)对应的多个级，所述多个级的至少一部分的级根据来自该级的后级的输出信号来驱动。
在上述电子装置中，由于设置与用于驱动摄像元件的第1布线和第2布线的组中的电容、第1虚设布线和第2虚设布线的组(单数)中的电容相等的虚设元件，所以即使在多个级的移位寄存器的至少一部分的级根据与第1虚设布线和第2虚设布线的组(单数)对应的来自多个级的至少一部分的级的输出信号来驱动的情况下，由于第1布线和第2布线的组中的信号特性与第1虚设布线和第2虚设布线的组中的信号特性均一，所以仍然可以用多个级正常地进行驱动。
而且，由于可以使辅助的虚设级上供给的信号与多个布线上供给的信号相同来形成稳定的驱动，不需要对虚设级设定新的电压值或振幅信号，所以可以简化电压生成电路和布线设计。
图2A是表示

图1的显示区域中形成的各像素构造的图，图2B是其等效电路图。
图3A是表示图1的虚设元件区域中形成的各虚设元件构造的图，图3B是其等效电路图。
图4是表示构成图1的栅极驱动器的移位寄存器的电路结构的图。
图5是表示图4的移位寄存器工作的定时图。
图6A是表示虚设元件的另一构造的图，图6B是其等效电路图，图6C是表示虚设元件的又一构造的图。
图7是表示构成本发明实施例的摄像装置结构的方框图。
图8是表示图7的摄像元件区域中形成的各摄像元件构造的图。
图9是沿图8所示的(IX)-(IX)线剖切的剖面图。
图10是表示摄像元件的半导体层位置的平面图。
图11是表示摄像元件的半导体层和体绝缘膜的相对位置的平面图。
图12是表示摄像元件的体绝缘膜和杂质层的相对位置的平面图。
图13是表示将手指放置在光传感器系统上时的状态的剖面图。
图14是表示光传感器系统的驱动方法一例的定时图。
图15是表示双栅极型光传感器的复位操作的图。
图16是表示双栅极型光传感器的光检测操作的图。
图17是表示双栅极型光传感器的预充电操作的图。
图18是表示亮状态下的双栅极型光传感器的选择模式的操作的图。
图19表示明暗状态下的双栅极型光传感器的选择模式的操作的图。
图20是表示亮状态下的双栅极型光传感器的非选择模式的操作的图。
图21是表示暗状态下的双栅极型光传感器的非选择模式的操作的图。
图22是表示选择模式中的双栅极型光传感器的漏极电压特性的图。
图23是表示非选择模式中的双栅极型光传感器的漏极电压特性的图。
图24是表示本发明实施例的摄像装置的构成连接到顶栅极线或底栅极线的栅极驱动器的移位寄存器的电路结构图。
图25是表示本发明实施例的摄像装置的构成连接到顶栅极线或底栅极线的栅极驱动器的另一移位寄存器的电路结构图。
图26是表示在摄像元件区域中设置的摄像元件和在虚设元件区域中设置的具有与该摄像元件等价的寄生电容的虚设元件的剖面图。
图27是表示具有与摄像元件区域中设置的摄像元件等价的寄生电容的另一虚设元件的剖面图。
图28是表示具有与摄像元件区域中设置的摄像元件等价的寄生电容的另一虚设元件的剖面图。
图29是表示具有与摄像元件区域中设置的摄像元件等价的寄生电容的另一虚设元件的剖面图。
图30是表示具有与摄像元件区域中设置的摄像元件等价的寄生电容的另一虚设元件的剖面图。
图1是以等效电路图来表示本实施例的液晶显示装置的结构图。如图所示，该液晶显示装置由液晶显示元件1、栅极驱动器2、漏极驱动器3、以及控制器4构成。
液晶显示元件1是在像素基板和公用基板之间封入液晶而构成的液晶元件，包括显示区域48和虚设元件区域49。在像素基板上，在显示区域48中配置的n个栅极线GL1～GLn和两个虚设栅极线(虚设扫描线)GLn+1、GLn+2沿主扫描方向(在图中为横方向)延伸并相互平行地形成，该虚设栅极线被配置在虚设元件区域49中，由与栅极线GL1～GLn相同的材料构成，与栅极线GL1～GLn集中构图形成。此外，m个漏极线DL1～DLm跨越显示区域48和虚设元件区域49，沿副扫描方向(在图中为纵方向)延伸并相互平行地形成。
在像素基板中，在显示区域48中设置与栅极线GL1～GLn和漏极线DL1～DLm的交叉位置对应形成的分别构成矩阵状像素的作为开关元件的TFT、作为显示像素的像素电极等(细节后述)。而在虚设元件区域49中，设置虚设元件(细节后述)。在像素基板中，在这些TFT、像素电极、虚设元件上形成取向膜。另一方面，在公用基板上，形成公用电极和取向膜，但公用电极仅形成在显示区域48的范围内。
图2A是表示在显示区域48中形成的各像素构造的图。在图中，尽管仅示出在像素基板上形成的像素，但实际上公用基板的公用电极对置于这些像素。而且，在构成电极或布线的金属层之间形成绝缘层，但图中省略了。图2B是表示各像素的等效电路(横方向相邻的两个像素)的图。
在显示区域48中，在像素基板上的第1下层上形成金属材料构成的栅极线GL(GL1～GLn)和与栅极线GL一体形成的TFT41的栅电极G。此外，将用于形成补偿电容43的补偿电极CE和向补偿电极CE供给固定电压的补偿电极线CL一体地形成。在栅电极G上，使SiN构成的栅极绝缘膜处于中间来形成由非晶硅构成的形成TFT41的半导体层的非晶硅半导体层a-Si。在半导体层的两侧，夹置杂质层来设置源电极S和漏电极D，源电极S由透明的ITO(Indium Tin Oxide氧化铟锡)构成，与用于形成像素电容42的透明电极TE连接。栅极绝缘膜成为构成形成像素的寄生电容一部分的感应体(衍生物)。
漏电极D与沿垂直于栅极线GL延伸方向延伸的数据线DL(DL1～DLm)一体地形成。然后，在这些TFT41上再次形成SiN构成的绝缘保护膜，然后在其上设置取向膜。透明电极TE和使得至少部分重合的对置位置的补偿电极CE、以及与该补偿电极CE之间的栅极绝缘膜相同的膜构成的电容一起来形成补偿电容43，将对置位置的公用基板侧的公用电极间的液晶作为电容一起来形成像素电容42。补偿电极CE和公用电极都被施加电压VCOM。
通过这样形成的构造，在各像素中，构成由栅极线GL的布线电阻44、作为布线电阻44上栅极连接的有源元件的TFT41、TFT41的漏极上并联连接的像素电容42和补偿电容43组成的电路。然后，分别对于栅极线GL1～GLn，将使这样的各像素电路具有仅连接主扫描方向的像素数的分布常数特性的电路作为负载来构成。
图3A是表示在虚设元件区域49上形成的各虚设元件构造的图。在该虚设元件中，与显示区域48的像素不同，公用电极不对置也可以。而且，在该图中，省略了在构成电极或布线的金属层之间形成的绝缘层。图3B是表示各虚设元件的等效电路(横方向上相邻的两个部分)。
在虚设元件区域49中，在像素基板上的第1下层中，形成栅极线(GLn+1、GLn+2)、与栅极线GL一体形成的TFT45的栅电极G。此外，将用于形成虚设电容46的虚设电容电极DiE(i是1～m的某一个)和向虚设电容电极DiE供给固定电压的虚设电容电极DiE一体地形成。它们用与显示区域48的栅极线GL相同的金属材料在同一处理中形成。
在栅电极G上，形成由非晶硅构成的、形成TFT45的半导体层的非晶硅半导体层a-Si。在这些非晶硅半导体层上形成透明的SiN构成的绝缘层，然后在其上形成ITO构成的与虚设电容电极DiE一起形成虚设电容46的透明电极TE。它们也用与显示区域48中对应的相同的材料在同一处理中形成。
在其上再次形成SiN构成的栅极绝缘层，然后在其上形成金属材料构成的数据线DL(DL1～DLm与显示区域48的数据线相同)、与数据线DL一体形成的TFT45的栅电极D、以及TFT45的源电极S。源电极S和透明电极TE通过接触孔相连。然后，在其上再次形成SiN构成的绝缘保护膜。
虚设电容46由虚设电容电极DiE、透明电极TE、与虚设电容电极DiE和透明电极TE之间的栅极绝缘膜相同的膜构成，通过这样形成的构造，构成由虚设栅极线GL产生的布线电阻47、布线电阻47上栅极连接的有源元件的TFT45、以及TFT45的漏极线上连接的虚设电容46构成的虚设元件。
TFT45的形状、尺寸、以及与数据线DL或栅极线GL之间的相对配置与TFT41完全相同，所以TFT45中的与连接的数据线DL之间产生的寄生电容或栅极-漏极间的寄生电容和TFT41中的与连接的数据线DL之间产生的寄生电容或栅极-漏极间的寄生电容相等。按与显示区域48中的像素电容42和补偿电容43的合成电容相等来形成虚设电容46。然后，分别对于栅极线GLn+1、GLn+2，将使这样的虚设元件具有仅连接主扫描方向的像素数的分布常数特性的电路作为负载来构成，但这些虚设元件具有与GL1～GLn的各自负载相同的特性。
栅极驱动器2由细节后述的移位寄存器构成，根据来自控制器4的控制信号组Gcnt，向栅极线GL1～GLn+1依次将高电平的选择信号。漏极驱动器3根据来自控制器4的控制信号组Dcnt，将从控制器4供给的图像数据信号Data累积一线部分，以规定的定时输出到漏极线DL1～DLm。栅极驱动器2的具有a-Si或p-Si构成的半导体层的晶体管501～506是用与液晶显示元件1的显示区域48的TFT41和虚设元件区域49的TFT45相同的处理在像素基板上形成的TFT。控制器4向栅极驱动器2供给控制信号组Gcnt，并且向漏极驱动器3供给控制信号组Dcnt和像素数据信号Data。
图4是表示构成栅极驱动器2的移位寄存器的电路构成的图。如图所示，该移位寄存器由显示区域48上配置的n个栅极线GL1～GLn、与虚设元件区域49上配置的2个栅极线GLn+1、GLn+2分别对应的n+2个的级500(1)～500(n+2)构成。
作为控制信号组Gcnt中包含的信号，从控制器4供给时钟信号CK1、CK2、启动信号Dst、结束信号Dend、具有正电压电平的电源电压Vdd、以及具有负电压电平的基准电压Vss。由于各级500(1)～500(n+2)的结构大致相同，所以用第1级500(1)为例来说明时，在该级内，形成6个n沟道型的场效应晶体管的晶体管501～506。
将启动信号Dst供给晶体管501的栅极，而将电源电压Vdd常时供给漏极。晶体管501的源极被连接到晶体管502的栅极和晶体管505的栅极。将该晶体管501的栅极、晶体管502的栅极和晶体管505的栅极所包围的布线称为节点A1(再有，在第2级以后，分别为A2～An+2)。供给高电平的启动信号Dst而使晶体管501导通时，在节点A1上积蓄电荷。
在将时钟信号CK1供给晶体管502的漏极，使晶体管502导通时，时钟信号CK1的电平作为输出信号OUT大致原封不动地从该源极输出到第1栅极线GL1。而且，晶体管502的源极被连接到晶体管503的漏极。
将电源电压Vdd供给晶体管504的栅极和漏极，经常成为导通状态。晶体管504在供给电源电压Vdd时具有作为负载的功能，从其源极将电源电压Vdd大致原封不动地供给晶体管505的漏极。晶体管504也可以被置换为TFT以外的电阻元件。将基准电压Vss供给晶体管505的源极，在晶体管505导通时，释放在晶体管504的源极和晶体管505的漏极之间积蓄的电荷。
将下一级的第2级500(2)的输出信号OUT2供给晶体管506的栅极。晶体管506的漏极被连接到节点A1，将基准电压Vss供给源极。输出信号OUT2为高电平时使晶体管506导通，释放节点A1上积蓄的电荷。
其他的奇数级500(3)、500(5)、…、500(n+1)的结构除了将前级的输出信号OUT2、OUT4、…、OUTn供给晶体管501的栅极以外，与第1级500(1)相同。最后级以外的偶数级500(2)、500(4)、…、500(n)的结构除了将前级的输出信号OUT1、OUT3、…、OUTn供给晶体管501的栅极，将时钟信号CK2供给晶体管502的漏极以外，与第1级500(1)相同。最后级500(n+2)的结构除了将前级的输出信号OUTn+1供给晶体管501的栅极，将控制信号组Gcnt中包含的结束信号Dend供给晶体管506的栅极以外，与第1级500(1)相同。
虚设元件区域49中设置的虚设级500(n+1)用于使输出OUT输出到显示区域48的GLn的级500(n)的充电节点An+1返回到基准电压Vss，虚设元件区域49中设置的虚设级500(n+2)用于使虚设级500(n+1)的充电的节点An+1返回到基准电压Vss。因此，级500(1)～500(n)的各自前级按相同的条件来控制，而且由于各自的后级按相同的条件来控制，所以输出到栅极线GL1～GLn的OUT1～OUTn成为稳定的相同的波形。
以下，说明本实施例的液晶显示装置的工作情况。图5是表示构成栅极驱动器2的移位寄存器的操作的定时图。在该定时图中，T的期间为液晶显示元件1中的1个水平期间。在各水平期间中，漏极驱动器3根据来自控制器4的控制信号组Dcnt，来取入与该水平期间的下个水平期间对应的一线部分的图像数据信号Data。
首先，在从定时T0至定时T1之间启动信号Dst为高电平，使第1级500(1)的晶体管501导通，在第1级500(1)的节点A1上积蓄电荷。由此，使晶体管502、505导通，而使晶体管503截止。接着，在定时T1中时钟信号CK1改变为高电平，该信号的电平作为输出信号被大致原封不动地输出到显示区域48的第1栅极线GL1。
输出到栅极线GL1的输出信号OUT1通过栅极线GL1和直接或间接连接到该栅极线的各元件构成的电路被衰减，而由于使栅极线GL1上连接的所有TFT41为导通状态，所以是足够的电平。栅极线GL1上连接的各TFT41导通的定时内，漏极驱动器3将与栅极线GL1对应的像素的图像数据信号分别输出到漏极线DL1～DLm。由此，将图像数据信号写入到与栅极线GL1对应的像素电容42，但通过设置补偿电容43，可以将TFT41引起的衰减抑制得小。
在从定时T1起至T2之间将高电平的输出信号OUT1供给第2级500(2)的晶体管501时，在第2级500(2)的节点A2上积蓄电荷，使晶体管502、505导通，而使晶体管503截止。接着，在定时T2中时钟信号CK2改变为高电平时，将该信号的电平作为输出信号OUT2大致原封不动地输出到显示区域48的第2栅极线GL2。
通过输出到栅极线GL2的输出信号OUT2，与上述同样，栅极线GL2上连接的所存TFT41变成导通状态，从漏极驱动器3输出到漏极线DL1～DLm的图像数据信号被写入与栅极线GL2对应的像素电容42。通过还将输出信号OUT2供给第1级500(1)的晶体管506，使晶体管506成为导通状态，从而释放在第1级500(1)的节点A1上积蓄的电荷。此时，第1级500(1)的晶体管506也受到因输出信号OUT2的栅极线GL2的输出产生的衰减影响。
定时T3以后还重复进行相同的操作，在从定时Tn-1起至Tn之间将前级的输出信号供给第n级500(n)的晶体管501时，在第n级500(n)的节点An上积蓄电荷，使晶体管502、505导通，而使晶体管503截止。接着，在定时Tn中时钟信号CK2改变为高电平时，该信号的电平作为输出信号OUTn被大致原封不动地输出到显示区域48的第n栅极线GLn。
通过输出到栅极线GLn的输出信号OUTn，与上述同样，栅极线GLn上连接的所有TFT41变成导通状态，从漏极驱动器3输出到漏极线DL1～DLm的图像数据信号被写入与栅极线GLn对应的像素电容42。通过还将输出信号OUTn供给第n-1级500(n-1)的晶体管506，使晶体管506成为导通状态，从而释放在第n-1级500(n-1)的节点An-1上积蓄的电荷。
而且，通过在从定时Tn起至Tn+1之间将输出信号OUTn供给第n+1级500(n+1)的晶体管501，在第n+1级500(n+1)的节点An+1上积蓄电荷，使晶体管502、505导通，而使晶体管503截止。接着，在定时Tn+1中时钟信号CK1改变为高电平时，将该信号的电平作为输出信号OUTn+1大致原封不动地输出到虚设元件区域49的第n+1(如果限定于虚设元件区域49，则为第1栅极线)栅极线GLn+1。
通过输出到栅极线GLn+1的输出信号OUTn+1，栅极线GLn+1上连接的所有TFT45变成导通状态。由此，栅极线GLn+1和与其直接或间接连接的元件构成的负载与上述栅极线GL1～GLn的负载相等。输出信号OUT2因栅极线GLn+1和与其连接的元件构成的负载而被衰减，并且通过被供给第n级500(n)的晶体管506，使晶体管506成为导通状态，从而释放在第n级500(n)的节点An上积蓄的电荷。
在从定时Tn+1起至Tn+2之间将输出信号OUTn+1供给第n+2级500(n+2)的晶体管501，在第n+2级500(n+2)的节点An+2上积蓄电荷。然后，在定时Tn+2中时钟信号CK2改变为高电平时，该信号电平作为输出信号OUTn+2大致原封不动地输出到虚设元件区域49的第n+2(如果限定于虚设元件区域49，则为第2栅极线)栅极线GLn+2。输出信号OUTn+2因栅极线GLn+2和与其连接的元件构成的负载而被衰减，并且被供给到第n+1级500(n+1)的晶体管506，释放在第n+1级500(n+1)的节点An+1上积蓄的电荷。
而且，在变成定时Tn+3时，作为来自控制器4的控制信号组Gcnt，高电平的结束信号Dend被供给第n+2级500(n+2)的晶体管506，使晶体管506导通。由此，释放在第n+2级500(n+2)的节点An+2上积蓄的电荷。以下，在每个垂直期间重复进行上述操作。
如以上说明，在本实施例的液晶显示装置中，在液晶显示元件1中将虚设元件区域49设置在显示区域48的外侧。在虚设元件区域49中，分别对于栅极线GLn+1、GLn+2构成与显示区域48的各栅极线GL1～GLn和与起直接或间接连接的元件产生的负载具有相同的分布常数特性的负载。而且，构成栅极驱动器2的移位寄存器对于虚设元件区域49的栅极线GLn+1、GLn+2进行相同的扫描。
因此，由于栅极线GLn+1、GLn+2的各个负载以及晶体管结构与栅极线GL1～GLn的各个负载以及晶体管结构相同，所以分别供给栅极线GLn+1、GLn+2的信号，作为电压可以利用分别供给栅极线GL1～GLn的规定振幅的信号CK1、CK2或电压Vdd、Vss。而且，由于不需要设定虚设级500(n+1)、500(n+2)所用的新的电压值或振幅信号，所以可以简化电压生成电路和布线设计。而且，由于在显示区域48中可以使与最终栅极线GLn对应的移位寄存器的第n+1、n+2的虚设级500(n+1)、500(n+2)稳定地工作，所以第n级500(n)由此具有与前级同样的工作特性，可以使用于图像显示所需的移位寄存器的工作稳定。
虚设元件区域49中形成的各虚设元件120具有与显示区域48中形成的各像素的像素电容42和补偿电容43的合成电容相等的虚设电容46。由于虚设电容46不是显示所需的电容，所以不必考虑像素开口率，由于电极间的间隔比在同一基板上的像素电容42小，所以与像素电容42相比，可以使必要的面积减小。因此，可以在虚设元件区域49上减小用于形成与显示区域48的各栅极线GL1～GLn的负载相同的负载所需的面积，所以可以相对增大显示区域48的面积。
本发明不限于上述实施例，可以进行各种变形应用。以下，说明可应用本发明的上述实施例的变形例。
在上述实施例中，设虚设元件区域49中的栅极线GLn+1、GLn+2按与显示区域48中的栅极线GL1～GLn相同的宽度来构成，布线电阻47具有与布线电阻44相同的电阻值，通过形成与像素电容42和补偿电容43的合成电容相等的虚设电容46，来构成虚设元件120。但是，虚设元件120的结构不限于此。
图6A是表示虚设元件的另一构造的图。该虚设元件也不与公用电极对置。在该图中，也省略了在构成电极或布线的金属层之间形成的绝缘层。图6B是表示各虚设元件的等效电路(横方向上相邻的两个部分)的图。即，在具有图2A所示像素的液晶显示装置中，设定各虚设电容133，使得成为TFT41的栅极线GL的寄生电容、漏极线DL的寄生电容构成的寄生电容的TFT(有源元件)41的寄生电容、像素电容42的电容、补偿电容43的电容的合成电容。
这种情况下，在虚设元件区域49中，在像素基板上的第1下层中，形成两个虚设栅极线GLn+1、GLn+2，这两个虚设栅极线由与栅极线GL1～GLn相同材料构成，与栅极线GL1～GLn集中构图形成，分别与各栅极线GL1～GLn的电容相等。在栅极线GL上，将SiN构成的绝缘层形成一层以上，在其上形成数据线DL(DL1～DLm与显示区域48的数据线相同)、和在各数据线DL上与各数据线DL一体形成的向虚设栅极线GLn+1、GLn+2突出的虚设电容电极DiE(i是1～m的某一个)。通过虚设电容电极DiE和虚设栅极线GLn+1、GLn+2之间的重叠部分来形成虚设电容133。即，各虚设电容电极DiE(i是1～m的某一个)在每个与虚设栅极线GL交叉的地方与虚设电容电极DiE连接。
通过这样形成的构造，来构成由与虚设栅极线GLn+1、GLn+2的虚设电容电极DiE不重叠的部分的布线电阻134和与其连接的虚设电容133构成的虚设元件。布线电阻134的电阻值和虚设电容133的电容值通过调整虚设栅极线GLn+1、Gln+2的宽度wd1和虚设电容电极DiE的长度ln1来调整。然后，分别对于虚设栅极线GLn+1、GLn+2，构成使这样的虚设元件仅连接主扫描方向的像素数的负载，但这些负载与栅极线GL1～GLn的各自负载具有相同的分布常数的电特性。
由此，可以使构成栅极驱动器2的移位寄存器的第n级500(n)与其前面的级同样稳定地工作。而且，具有以上结构的虚设元件与上述实施例所示的虚设元件相比，可以更小地构成。因此，与上述实施例相比，可以进一步增大液晶显示元件1中的显示区域48的面积的比例。
在上述实施例中，在虚设元件区域49中，设置两个栅极线GLn+1、GLn+2。但是，也可以将任意数的栅极线附加在虚设元件区域49中。使虚设元件区域49中的栅极线数目越多，可以使构成栅极驱动器2的移位寄存器越稳定工作，而栅极线数目越少，则越可以增大显示区域48的面积比。这里，在虚设元件区域49中形成多少数目的栅极线，可以根据线路的稳定工作和显示区域面积之间的平衡来选择。
如图6C所示，也可以形成与虚设栅极线GLn+1、GLn+2一体设置的虚设电容电极GjE(j为1～m的某一个)来代替上述实施例所示的图6A的虚设电容电极DiE。即，各个虚设栅极线GLn+1、GLn+2在与数据线DL1、DL2、DL3、…、DLn交叉的每个地方设置的虚设电容电极G1E、G2E、G3E、…、GmE连接。这里，设数据线DL的宽度为wd2，虚设电容电极GjE的纵向(DL数据线的延伸方向)长度为ln2时，与虚设电容电极GjE中的数据线DL重叠部分的面积(wd2×ln2)以等于上述实施例中的面积(wd1×ln1)来设计。
虚设电容电极GjE跨越虚设栅极线GL而设置在两个地方，但如果设定为上述的面积，则如图6A所示，也可以仅设置其中一个。同样，图6A所示的虚设电容电极DiE也可以跨越数据线DL而设置在横向(虚设栅极线GL的延伸方向)的两个地方。
上述各实施例中说明的一个虚设栅极线GL上设置的虚设元件的数目与一个栅极线GL上设置的像素数目相等，但如果与一个栅极线GL上设置的像素的总寄生电容相等，则例如仅一个虚设寄生电容元件那样，也可以是与像素数目不同的数。
在上述各实施例中说明了液晶显示装置，但也可以将栅极驱动器2的结构应用于摄像元件的栅极驱动器。图7是表示第3实施例的具有应用作为光传感器的双栅极型晶体管的摄像元件的摄像装置结构的方框图。该摄像装置例如用于指纹传感器，如图所示，由控制器5、摄像元件6、顶栅驱动器111、底栅驱动器112、漏极驱动器9、以及具有背光、扩散板的面光源30来构成。漏极驱动器9由m个漏极线DL上连接的检测驱动器(detection driver)113、将来自控制器5的预充电电压Vpg有选择地输出到检测驱动器113的开关114、以及对从检测驱动器113读出的电压信号进行放大的放大电路115来构成。也可以利用太阳或照明等外部光来代替面光源30进行摄像。
首先，参照附图来说明本发明的应用于图像读取装置的双栅极型光传感器10。
图8是表示本发明的应用于光传感器阵列的双栅极型光传感器10的示意平面图，图9是图8的(IX)-(IX)线剖面图。这里，双栅极型光传感器10在平均一个元件中包括一个成为光传感器部的半导体层，表示将半导体层的沟道区分割成两个的双栅极型光传感器10的示意结构，并具体地说明。
本实施例的双栅极型光传感器10包括在对看见光呈现透过性的绝缘基板19上形成的单一的底栅电极22；在底栅电极22上和绝缘基板19上设置的底栅绝缘膜16；与底栅电极22对置设置、射入看见光时产生电子-空穴对的非晶硅等构成的单一的半导体层11；在半导体层11上相互隔离排列配置的体绝缘膜14a、14b；在沟道纵方向的半导体层11的两端上分别设置的杂质层17a、17b；在半导体层11的中央上与杂质层17a、17b隔离设置的杂质层18；在杂质层17a、17b上分别设置的源电极12a、12b；在杂质层18上设置的漏电极13；为覆盖底栅绝缘膜16、体绝缘膜14a、14b、源电极12a、12b、以及漏电极13而形成的顶栅绝缘膜15；在与半导体层11对置的顶栅绝缘膜15上设置的单一的顶栅电极21；以及在顶栅电极15上及顶栅电极21上设置的保护绝缘膜20。
如图10所示，半导体层11被形成于以方格阴影区域中，有在源电极12a、12b和漏电极13上平面重叠的部分、以及在体绝缘膜14a、14b上分别平面重叠的沟道区11a、11b。将沟道区11a、11b沿沟道纵方向(y方向)排列。
如图11所示，配置体绝缘膜14a而使得其两端部与各个源电极12a和漏电极13平面地重叠，配置体绝缘膜14b而使得其两端部与各个源电极12b和漏电极13部分并且平面地重叠。
如图12所示，杂质层17a、17b、18由掺杂了n型杂质离子的非晶硅(n+硅)构成，杂质层17a夹置在半导体层11的一个端部和源电极12之间，而另一部分配置在体绝缘膜14a上。杂质层17b夹置在半导体层11的另一个端部和源电极12b之间，而另一部分配置在体绝缘膜14b上。杂质层18夹置在半导体层11和漏电极13之间，其两端部配置在各个体绝缘膜14a、14b上。
这里，将源电极12a、12b朝向漏极线103沿x方向梳齿状地突出形成，而将漏电极13从与源极线104对置的漏极线103沿x方向朝向源极线104突出形成。即，将源电极12a和漏电极13在夹置半导体层11的区域11a下对置配置，将源电极12b和漏电极13在夹置半导体层11的区域11b下对置配置。
在图9中，在体绝缘膜14a、14b、顶栅绝缘膜15、底栅绝缘膜16、顶栅电极21上设置的保护绝缘膜20由氮化硅等透光性绝缘膜构成，而顶栅电极21和顶栅线101a、101b由上述的ITO等透光性导电材料构成，对可见光都呈现高透过率。另一方面，源电极12a、12b、漏电极13、底栅电极22和底栅线102由从铬、铬合金、铝、铝合金等中选择的阻断可见光透过的材料构成。
即，双栅极型光传感器10由第1双栅极型光传感器和第2双栅极型光传感器构成，第1双栅极型光传感器包括第1上部MOS晶体管和第1下部MOS晶体管，第1上部MOS晶体管由半导体层11的沟道区11a、源电极12a、漏电极13、顶栅绝缘膜15和底栅电极21形成，第1下部MOS晶体管由沟道区11a、源电极12a、漏电极13、底栅绝缘膜16和底栅电极22形成，而第2双栅极型光传感器包括第2上部MOS晶体管和第2下部MOS晶体管，第2上部MOS晶体管由半导体层11的沟道区11b、源电极12b、漏电极13、顶栅绝缘膜15和底栅电极21形成，第2下部MOS晶体管由沟道区11b、源电极12b、漏电极13、底栅绝缘膜16和底栅电极22形成，将这些第1和第2双栅极型光传感器并排配置在绝缘基板19上。
双栅极型光传感器10的第1双栅极型光传感器的漏极电流流过的沟道区11a被设定为相邻的两边以沟道长度L1和沟道宽度W1定义的矩形状，而第2双栅极型光传感器的漏极电流流过的沟道区11b被设定为相邻的两边以沟道长度L2和沟道宽度W1定义的矩形状。
入射来自双栅极型光传感器10上方的光、对第1双栅极型光传感器的漏极电流Ids产生影响的载流子产生区域大致为纵向长度为K1、横向长度为W1的略长方形，大致近似于沟道区11a的形状，而入射来自双栅极型光传感器10上方的光、对第2双栅极型光传感器的漏极电流Ids产生影响的载流子产生区域大致为纵向长度为K2、横向长度为W1的略长方形，大致近似于沟道区11b的形状。
顶栅线101与图7的顶栅线TGL1～TGLn+2相对应，与顶栅电极21一起由ITO形成，而底栅线102与底栅线BGL1～BGLn+2相对应，由与源电极12相同的导电材料形成。
漏极线103由与图7的漏极线DL对应的漏电极13相同的导电性材料形成，源极线104由与源极线SL对应的源电极12相同的导电性材料形成。
在这样的结构中，通过从顶栅驱动器(top gate driver)111向顶栅端子TG施加电压来实现光传感器功能，通过从底栅驱动器(bottom gate driver)112向底栅端子BG施加电压，经漏极线103将检测信号取入检测驱动器(detection driver)113，作为串行数据或并行数据DATA来输出而实现选择读取功能。
下面，参照附图来说明上述光传感器系统的驱动方法。
图13是表示将手指放置在光传感器系统100上时的状态的剖面图，图14是表示光传感器系统100的驱动控制方法一例的定时图，图15～图21是双栅极型光传感器10的操作示意图，图22和图23是表示光传感器系统的输出电压与光响应特性的图。
首先，如图13所示，将手指FN放置在光传感器系统100的保护绝缘膜20上。此时，定义手指FN的指纹的凸部与保护绝缘膜20直接接触，但凸部间的沟不与保护绝缘膜20直接接触，在其之间夹置空气。在手指FN放置在绝缘膜20上时，如图14、15所示，光传感器系统100根据来自控制器5的信号控制组Tcnt的时钟信号CK，使顶栅驱动器111将信号(复位脉冲；例如Vtg＝+15V的脉冲)φTi施加在第i行的顶栅线101上，此时，底栅底栅驱动器112将0(V)的信号φBi施加在第i行的顶栅线102上，进行释放(复位期间Treset)各双栅极型光传感器10的半导体层11和体绝缘膜14中的半导体层11之间的界面附近积蓄的载流子(这里为空穴)的复位操作。
接着，来自双栅极型光传感器10的玻璃基板19下方侧设置的面光源30的包含可见光波长带的光发射到双栅极型光传感器10侧。
此时，在面光源30和半导体层11之间，由于夹置不透明的底栅电极22，所以发射光几乎不直接入射到半导体层11上，但透过元件间区域Rp中的透明的绝缘性基板19和绝缘膜15、16、20的光照射到保护绝缘膜20上的手指FN。照射到手指FN的光中以低于全反射的临界角的角度入射的Q1光在手指FN的凸部和保护绝缘膜20的截面或手指的表面内漫反射，该反射的光经绝缘膜15、20和顶栅电极21入射到最接近的双栅极型光传感器10的半导体层11。将绝缘膜15、16、20的折射率设定为1.8～2.0左右，将顶栅电极21的折射率设定为2.0～2.2左右。相对于手指FN的沟，光Q2在沟中漫反射期间会在空气中衰减，足够量的光未入射到最接近的双栅极型光传感器10的半导体层11。
即，根据与手指FN的指纹图形对应的反射光对半导体层11的入射量，使半导体层11内生成并积蓄的载流子量位移。
然后，如图14、图16所示，光传感器系统100通过将低电平(例如Vtg＝-15V)的偏置电压φTi施加在顶栅线101上，来结束复位操作，进行启动载流子积蓄操作产生的载流子积蓄期间的载流子积蓄操作。
在载流子积蓄期间Ta中，根据从顶栅电极21侧入射的光量来生成由半导体层11生成的电子-空穴对，在半导体层11和体绝缘膜14中的半导体层11的界面附近、即沟道区周边积蓄空穴。
然后，在预充电操作时，如图14、图17所示，与载流子积蓄期间Ta并行，根据预充电信号φpg来使开关114导通，将规定的电压(预充电电压)Vpg施加在漏极线103上，使电荷保持在漏电极13上(预充电期间Tprch)。
接着，在读出操作中，如图14、图18所示，在经过预充电期间Tprch后，根据来自控制器5的信号控制组Bcnt的时钟信号CK，通过将高电平(例如Vbg＝+10V)的偏置电压(读出选择信号；以下称为读出脉冲)φBi施加在选择模式的行的底栅线102上，从而使选择模式的行的双栅极型光传感器10为导通(ON)状态(读出期间Tread)。
这里，在读出期间Tread中，由于沟道区中积蓄的载流子(空穴)沿缓和顶栅端子TG上施加的反极性的Vtg(-15V)方向运动，所以通过底栅端子BG的Vbg来形成n沟道，如图22所示，根据漏极电流，漏极线103的漏极线电压VD呈现从预充电电压Vpg起随时间缓慢下降的倾向。
即，在载流子积蓄期间Ta的载流子积蓄状态为暗状态，沟道区中未积蓄载流子(空穴)的情况下，如图19、图22所示，通过将负偏置加到顶栅TG上，来取消用于形成n沟道的底栅BG的正偏置，使双栅极型光传感器10成为截止(OFF)状态，将漏极电压、即漏极线103的电压VD几乎原封不动地保持。
另一方面，在载流子积蓄状态为亮状态的情况下，如图18、图22所示，由于与沟道区中入射光量对应的载流子(空穴)被捕获，所以取消顶栅TG的负偏置的作用，通过仅该取消部分的底栅BG的正偏置，来形成n沟道，使双栅极型光传感器10成为导通状态，流动漏极电流。然后，根据该入射光量流动的漏极电流，使漏极线103的电压VD下降。
因此，如图22所示，漏极线103的电压VD的变化倾向与从对顶栅TG施加复位脉冲φTi产生的复位操作的结束时刻至对底栅BG施加读出脉冲φBi的时间(载流子积蓄期间Ta)受光的光量紧密关联，在积蓄的载流子少的情况下，呈现缓慢下降的倾向，而在积蓄的载流子多的情况下，呈现陡峭下降的倾向。因此，通过启动读出期间Tread，检测经过规定的时间后的漏极线103的电压VD，或者通过以规定的阈值电压为基准，来检测达到该电压的时间，从而换算照射光的光量。
以上述一连串的图像读取操作作为一个循环，通过用第(i+1)行的双栅极型光传感器10重复进行相同的处理步骤，可以使双栅极型光传感器10作为二维传感器系统来操作。在图14所示的定时图中，经过预充电期间Tprch后，如图20、图21所示，如果使以非选择模式对底栅线102施加了低电平(例如Vbg＝0V)的状态继续，则双栅极型光传感器10持续截止状态，如图23所示，漏极线103的电压VD保持预充电电压Vpg。于是，根据对漏极线102的电压施加状态，可实现选择双栅极型光传感器10的读出状态的选择功能。按照光量衰减的漏极线103的预充电电压VD再次向检测驱动器113读出，作为由放大电路115放大的信号DATA，被串行或并行输出到指纹等的图形认证电路。
顶栅驱动器111包括连接到摄像元件区域6a中设置的顶栅线TGL1～TGLn以及在虚设元件区域6b中设置的虚设顶栅线TGLn+1、TGLn+2的图24所示的移位寄存器。该移位寄存器包括将输出信号OUT1～OUTn分别输出到顶栅线TGL1～TGLn的级600(1)～600(n)；分别将输出信号OUTn+1、OUTn+2输出到虚设顶栅线TGLn+1、TGLn+2的虚设级600(n+1)、虚设级600(n+2)。移位寄存器的级600(1)～600(n+2)有与图4所示的级500(1)～500(n+2)相同的构造，各晶体管601～608除了顶栅电极21以外通过双栅极型晶体管10的制造工序集中形成。除了输出的信号电压值、信号的振幅期间、振幅的定时以外，大致具有与图4所示的级500(1)～500(n+2)相同的功能。
另一方面，底栅驱动器112包括连接到摄像元件区域6a中设置的底栅线BGL1～BGLn以及在虚设元件区域6b中设置的虚设底栅线BGLn+1、BGLn+2的图24所示的移位寄存器。该移位寄存器包括将输出信号OUT1～OUTn分别输出到底栅线BGL1～BGLn的级600(1)～600(n)；分别将输出信号OUTn+1、OUTn+2输出到虚设底栅线BGLn+1、BGLn+2的虚设级600(n+1)、虚设级600(n+2)。移位寄存器的级600(1)～600(n+2)有与图4所示的级500(1)～500(n+2)相同的构造，各晶体管601～608除了顶栅电极21以外通过双栅极型晶体管10的制造工序集中形成。除了输出的信号电压值、信号的振幅期间、振幅的定时以外，大致具有与图4所示的级500(1)～500(n+2)相同的功能，如图14所示来操作。晶体管604在供给电源电压Vdd时具有负载功能，从其漏极将电源电压大致原封不动地供给晶体管605的漏极。晶体管604也可以被置换为除了TFT以外的电阻元件等。
作为顶栅驱动器111和底栅驱动器112，也可以包括图25所示的移位寄存器。该移位寄存器的级61顶栅线和底栅线的组(TGL1-BGL1)～组(TGLn-BGLn)的各自的寄生电容相等。
因此，由于顶栅驱动器111可以将没有偏差的均等的输出信号输出到在摄像元件区域6a中设置的顶栅线TGL1～TGLn，而底栅驱动器112可以将没有偏差的均等的输出信号输出到在摄像元件区域6a中设置的底栅线BGL1～BGLn，所以可以正常地进行图像摄像。
在上述实施例中，在虚设级600(n+1)和虚设级600(n+2)中设置虚设双栅极型晶体管701，使各虚设顶栅线和虚设底栅线的组的寄生电容与各顶栅线和底栅线的组中的寄生电容相等，但如图27所示，在虚设级600(n+1)和虚设级600(n+2)中，也可以分别将虚设顶栅线TGL、虚设底栅线BGL、虚设顶栅线TGL上连接的虚设顶栅电极702a、虚设底栅线BGL上连接的虚设底栅电极702b、由夹置在它们之间的绝缘膜15、16构成的虚设寄生电容702设置m个。夹置在虚设顶栅线TGL和虚设顶栅电极702a、虚设底栅线BGL和虚设底栅电极702b的重叠位置的绝缘膜15、16为感应体，由它们构成的寄生电容702以使得与双栅极型晶体管10的寄生电容相等来设计。寄生电容702可以通过虚设顶栅线TGL和虚设顶栅电极702a、虚设底栅线BGL和虚设底栅电极702b的重叠面积来设定。
作为其他实施例，如图28所示，在虚设级600(n+1)和虚设级600(n+2)中，也可以分别将虚设顶栅线TGL、虚设底栅线BGL、虚设顶栅线TGL上连接的虚设顶栅电极703a、虚设底栅线BGL上连接的虚设底栅电极703c、与双栅极型晶体管10的源极、漏极电极12、13相同材料以同一制造工序形成的漏极线DL上连接的虚设中间电极703b、由夹置在它们之间的绝缘膜15、16构成的虚设寄生电容703设置m个。由此构成的寄生电容703以使得与双栅极型晶体管10的寄生电容相等来设计。寄生电容703可以通过虚设顶栅线TGL和虚设顶栅电极703a、虚设底栅线BGL和虚设底栅电极703c之间的相互重叠面积来设定。
如图29所示，在虚设级600(n+1)和虚设级600(n+2)中，也可以分别将虚设顶栅线TGL、虚设底栅线BGL、虚设顶栅线TGL上连接的虚设顶栅电极704a、与双栅极型晶体管10的源极、漏极电极12、13相同材料以同一制造工序形成的漏极线DL上连接的虚设中间电极704b、虚设底栅线BGL、由夹置在它们之间的绝缘膜15、16构成的虚设寄生电容704设置m个。由此构成的寄生电容704以使得与双栅极型晶体管10的寄生电容相等来设计。寄生电容704可以通过虚设顶栅线TGL和虚设顶栅电极704a、虚设底栅线BGL和虚设底栅电极704b之间的相互重叠面积来设定。
而且，如图30所示，在虚设级600(n+1)和虚设级600(n+2)中，也可以分别将虚设顶栅线TGL、虚设底栅线BGL、与双栅极型晶体管10的源极、漏极电极12、13相同材料以同一制造工序形成的漏极线DL上连接的虚设电极705a、虚设底栅线BGL上连接的虚设底栅电极705b、由夹置在它们之间的绝缘膜15、16构成的虚设寄生电容705设置m个。由此构成的寄生电容705以使得与双栅极型晶体管10的寄生电容相等来设计。寄生电容705可以通过虚设顶栅线TGL、虚设底栅线BGL和虚设底栅电极705b、以及虚设电极705a之间的相互重叠面积来设定。
顶栅驱动器111根据在摄像元件6的顶栅线TGL上连接的、来自控制器5的控制信号组Tcnt，将+15(V)或-15(V)的信号有选择地输出到各顶栅线TGL。顶栅驱动器111除了输出信号的电平不同、该电平对应的输入信号的电平不同、以及输出信号和输入信号的相位不同以外，具有与构成上述栅极驱动器52的移位寄存器实质上相同的结构。
底栅驱动器112根据摄像元件6的底栅线BGL上连接的、来自控制器5的控制信号组Bcnt，将+10(V)或0(V)的信号输出到各底栅线BGL。底栅驱动器112除了输出信号的电平不同、该电平对应的输入信号的电平不同、以及输出信号和输入信号的相位不同以外，具有与构成上述栅极驱动器52的移位寄存器实质上相同的结构。
检测驱动器113根据摄像元件6的漏极线DL上连接的来自控制器5的控制信号组Vpg，在后述的规定期间内向所有的漏极线DL输出固定电压(+10V)，进行预充电。检测驱动器113在预充电后的规定期间中根据双栅极型晶体管10的半导体层上光的入射、非入射来读出是否因形成沟道而产生改变的各漏极线DL的电位，作为图像数据DATA输出到控制器5。
控制器5根据控制信号组Tcnt、Bcnt来分别控制顶栅驱动器111、底栅驱动器112，从两个驱动器7、8以规定的定时将规定电平的信号输出到每个线。由此，使摄像元件6的各线依次为复位状态、光传感器状态、读出状态。控制器5还根据控制信号组Vpg读出在漏极驱动器9中漏极线DL的电位变化，作为图像数据DATA来依次取入。
在上述各实施例中，作为本发明的有源元件以采用TFT的情况为例进行了说明，但也可以采用MIM(Metal Insulator Metal金属-绝缘体-金属)等其他的有源元件。此外，不仅在与液晶显示元件或摄像元件的同一基板上形成了栅极驱动器、漏极驱动器的电子装置，而且其他途径形成的、液晶显示元件或摄像元件上安装的电子装置也可以采用本发明。
在上述液晶显示装置中的各实施例中，设置补偿电容作为虚设元件区域49的栅极线GLn+1、GLn+2的各自负载的一部分，但也可以设定在显示区域48中配置的n个栅极线GL1～GLn上分别连接的像素中不设置补偿电容CE的构造中的虚设元件区域49的栅极线GLn+1、GLn+2的各自负载，使得相当于从上述各实施例中的虚设元件区域49的栅极线GLn+1、GLn+2的各自负载中除去各像素的补偿电容。
在上述液晶显示装置中的各实施例中，在虚设元件区域49中设置两个栅极线GLn+1、GLn+2，但也可以仅形成一个栅极线GLn+1，栅极驱动器2也形成级500(1)～500(n+1)的结构。
在上述摄像装置中的各实施例中，在虚设元件区域6a内，设置顶栅线TGLn+1、底栅线BGLn+1组、以及顶栅线TGLn+2、底栅线BGLn+2组这两个组，但也可以仅形成顶栅线TGLn+1、底栅线BGLn+1组，顶栅驱动器111和底栅驱动器112也分别形成级600(1)～级600(n+1)、级610(1)～级610(n+1)的结构。
而且，在上述各实施例说明的一个虚设栅极线TGL或虚设底栅线BGL中设置的虚设元件的数目与一个顶栅线TGL或底栅线BGL中设置的像素的数目相等，但如果与一个顶栅线TGL或底栅线BGL中设置的像素的总寄生电容相等，例如仅一个虚设寄生电容元件那样，也可以是与像素的数目不同的数。
在上述各实施例中，说明了液晶显示装置和光学式的摄像装置，但并不限于此，也可以应用于场致发光装置、等离子体显示器装置、场致发射显示器装置、或静电容式的摄像装置。
权利要求
1.一种电路，包括多个布线，设置在基板上的显示区域中；多个显示像素，分别设置在所述多个布线上；虚设布线(单数)，设置在基板上的非显示区域中；以及虚设元件(单数)，其被连接到所述虚设布线，以使所述多个布线中的各个寄生电容与所述虚设布线中的寄生电容相等。
2.如权利要求1所述的电路，其特征在于，所述电路是具有液晶的液晶显示装置。
3.如权利要求2所述的电路，其特征在于，所述显示像素(单数)，介于液晶而具有像素电极(单数)和公用电极(单数)，并将所述像素电极(单数)和所述公用电极(单数)之间的所述液晶作为电容。
4.如权利要求1所述的电路，其特征在于，所述显示像素(单数)包括具有规定的寄生电容的开关元件(单数)。
5.如权利要求4所述的电路，其特征在于，所述开关元件是具有栅电极、源极、漏电极，并在所述栅电极、源极、漏电极之间具有感应体的晶体管。
6.如权利要求4所述的电路，其特征在于，所述开关元件是栅电极、源极、漏电极由导电性材料构成，并在所述栅电极、所述源极、漏电极之间具有感应体的晶体管；所述虚设元件包括与所述栅电极一起形成的导体、与所述源极、漏电极一起形成的导体、以及配置在这些感应体之间的感应体。
7.如权利要求1所述的电路，其特征在于，所述显示元件(单数)包括具有规定的寄生电容的补偿电极(单数)。
8.如权利要求1所述电路，其特征在于，所述电路还具有与所述显示区域中设置的所述多个布线和所述非显示区域中设置的所述虚设布线(单数)连接的移位寄存器，所述移位寄存器具有与所述多个布线和所述虚设布线(单数)对应的多个级，所述多个级的至少一部分根据来自该级的后级的信号来驱动。
9.一种电路，包括多个布线，设置在基板上的摄像元件区域；多个摄像元件，分别设置在所述多个布线上；虚设布线(单数)，设置在基板上的虚设元件区域中；以及虚设元件(单数)，被连接到所述虚设布线，以使所述多个布线中的各个寄生电容与所述虚设布线中的寄生电容相等。
10.如权利要求9所述的电路，其特征在于，所述多个摄像元件分别包括第1栅电极(单数)；配置在所述第1栅电极上方的第1栅极绝缘膜(单数)；配置在所述第1栅极绝缘膜上方的至少一个的半导体层；用于使漏极电流流入到所述半导体层的源极、漏极电极；配置在所述半导体层上方的第2栅极绝缘膜(单数)；以及设置在所述第2栅极绝缘膜上方的一个第2栅电极(单数)。
11.如权利要求9所述的电路，其特征在于，所述电路还包括连接到所述摄像元件区域中设置的所述多个布线和所述虚设元件区域中设置的所述虚设布线(单数)的移位寄存器。
12.如权利要求9所述的电路，其特征在于，所述电路还包括连接到所述摄像区域中设置的所述多个布线和所述虚设元件区域中设置的所述虚设布线(单数)的移位寄存器，所述移位寄存器包括与所述多个布线和所述虚设布线(单数)对应的多个级，所述多个级的至少一部分的级根据来自该级的后级的信号来驱动。
13.如权利要求9所述的电路，其特征在于，所述多个摄像元件分别有两个栅电极，所述两个栅电极被分别连接到不同的所述多个布线。
14.如权利要求10所述的电路，其特征在于，所述多个摄像元件的各个所述第1栅电极和所述第2栅电极被分别连接到不同的所述多个布线。
15.如权利要求11所述的电路，其特征在于，所述移位寄存器的至少一部分的级包括第1晶体管，有第1控制端子，通过从前方的级供给到所述第1控制端子的规定电平的信号来导通，将该规定电平的信号或固定电压信号从第1电流路径的一端输出到第1电流路径的另一端；第2晶体管，有第2控制端子，根据所述第2控制端子和所述第1移位寄存器的所述第1电流路径的另一端之间的布线上施加的电压来导通，将从外部供给到第2电流路径一端的第1或第2信号作为输出信号从所述第2电流路径的另一端输出；第3晶体管，有第3控制端子，根据所述第3控制端子和所述第1晶体管的所述第1电流路径的另一端之间的布线上施加的电压来导通，通过所述负载将从所述外部供给的所述电源电压从第3电流路径的一端输出到所述第3电流路径的另一端，使从所述负载输出的所述电源电压位移到规定电平的电压；以及第4晶体管，有第4控制端子，根据所述第4控制端子和所述负载之间的布线上施加的电压来导通，第4电流路径的一端与所述第2晶体管的所述第2电流路径的另一端连接，从所述第4电流路径的另一端将基准电压输出到所述第4电流路径的一端。
16.如权利要求15所述的电路，其特征在于，包括第5晶体管，有第5控制端子，通过后级的输出信号来导通所述第5控制端子，使所述第2晶体管的所述第2控制端子和所述第1晶体管的所述第1电流路径的另一端之间的所述布线上施加的电压复位。
17.如权利要求11所述的电路，其特征在于，所述虚设布线对应的所述移位寄存器的级，通过将输出信号输出，来控制与所述摄像元件区域中设置的所述多个布线的至少一个对应的所述移位寄存器的级。
18.如权利要求9所述的电路，其特征在于，所述虚设元件是与所述摄像元件相同的构造。
19.如权利要求9所述的电路，其特征在于，所述虚设元件由所述摄像元件的一部分构成。
20.一种电路，包括第1布线和第2布线的组(复数)，设置在基板上的摄像元件区域；摄像元件(复数)，分别设置在所述第1布线和第2布线的组(复数)中；第1虚设布线和第2虚设布线的组(单数)，设置在基板上的虚设元件区域中；虚设元件(单数)，被连接到所述第1虚设布线和第2虚设布线的组(单数)，以使所述第1布线和所述第2布线的组(复数)中的各个寄生电容，与所述第1虚设布线和所述第2虚设布线的组(单数)中的寄生电容相等；以及连接到在所述摄像区域中设置的所述第1布线和第2布线的组(复数)及在所述虚设布线区域中设置的所述第1虚设布线和第2虚设布线的组(单数)的移位寄存器；所述移位寄存器有与所述第1布线和所述第2布线的组(复数)以及所述第1虚设布线和第2虚设布线的组(单数)对应的多个级，所述多个级的至少一部分的级根据来自该级的后级的输出信号来驱动。
全文摘要
本发明公开一种电路,使作为将信号输出到多个元件的驱动器的移位寄存器稳定工作。其显示装置包括:在基板上的显示区域中设置的多个布线;在各所述多个布线上设置的多个显示元件;在基板上的非显示区域中设置的虚设布线(单数);各所述多个布线中的寄生电容;以及使得所述虚设布线中的寄生电容相等而连接到所述虚设布线的虚设元件(单数)。
文档编号G09F9/30GK1366284SQ02101739
公开日2002年8月28日 申请日期2002年1月17日 优先权日2001年1月17日
发明者丰岛刚, 佐佐木和广, 两泽克彦 申请人:卡西欧计算机株式会社