液晶显示器控制电路的制作方法

专利名称：液晶显示器控制电路的制作方法
技术领域：
本发明涉及一种用于控制液晶显示器的显示的液晶显示器控制电路。
相关技术的描述近年来，液晶显示器(LCD)被广泛地用作计算机、办公自动化设备以及移动终端的显示设备。下面将参考附图对计算机中现有的薄膜晶体管(TFT)液晶显示器做一个一般性的描述。


图1表示液晶显示器系统的一般结构，而图2表示该系统中不同点处的信号波形。
如图1所示，液晶显示器系统包括用于输出数字显示数据(以下称作显示数据)以及时钟信号和控制信号的计算机7；液晶显示器6；和用于输入从计算机7接收到的信号并由此驱动和控制液晶显示器6的液晶显示器控制电路5。
液晶显示器6包括一个液晶显示板61，该显示板中的基底上以矩阵形式地分布着用于显示的像素电极和用于对每个像素电极施加电压的TFT晶体管；一个分布在液晶显示板61上侧的源驱动器62；和分布在显示板左侧的栅驱动器63。由源驱动器62锁存的基于每个水平行的显示数据被D/A转换成灰度电压。灰度电压被根据每个水平行从上到下依次写入到液晶显示板61的像素电极。因此，对每个像素的电压施加到每个像素电极和公共电极之间。结果，每个电极对之间的液晶透射率响应于施加的电压得到控制，由此进行显示。
包括图形芯片控制器71的计算机7处理图像数据并由此通过一条总线将分成每行的显示数据DATA、与显示数据DATA同步的单同步控制信号(以下称数据启动信号)DE、和点时钟信号DCK输出给液晶显示器。
液晶显示器控制电路5响应于三种信号(DATA，DE，DCK)对液晶显示器6产生各种信号，并由此控制源驱动器62和栅驱动器63。因此，驱动器62和63驱动液晶显示板61。
下面参考图2对液晶显示器控制电路中的信号处理以及液晶显示器的驱动方法作一般性的描述。
在图2中，显示数据DATA是被沿时间轴分成段的图像数据的显示用数据。点时钟信号DCK是一种具有与显示数据相同的数据速率的时钟信号。数据启动信号DE是一个同步控制信号。在此信号中，每行显示数据的数据周期表示为一个高电平的有效的显示数据周期，数据间歇表示为一个低电平的无效周期。另外，在帧的最后一行和下一帧的第一行之间的帧间歇在较长的时间里表示为低电平。这也就是在数据启动信号DE中，响应于从低到高的上升沿进行水平同步控制，同时响应于一个长的低电平周期进行垂直同步控制。这些信号如上所述地由计算机提供。
液晶显示器控制电路5输出一个参考信号HRST，该参考信号由响应于每行中数据启动信号DE的高电平的上升时间检测结果而产生的参考信号组成，或由一帧的最后一行之后的长的低电平周期中产生的下面将会描述的伪参考信号组成；一个水平起始脉冲信号HSP，该信号在几个点时钟信号之后与HRST同步产生并由此控制水平扫描的开始；一个水平时钟信号HCK；和一个垂直扫描的垂直起始脉冲信号VSP，该信号响应于信号DE的长的低电平周期的检测结果而产生。
在参考信号HRST的每次出现中，测量与前面的参考信号HRST的时间距离，由此相继地更新和储存最大时间距离(最大值)。然后，当在一帧的DE信号的最后的高电平周期的尾缘之后最大值已消失后不出现下一个DE上升沿时，产生上述的伪参考信号HRST。
通过参考信号HRST和伪参考信号HRST复位液晶显示控制电路5，然后利用对信号DCK计数的计数器输出在信号DE的尾缘之前不久产生的并由此用于垂直同步的垂直时钟信号(栅时钟信号)VCK；和在信号DE的尾缘之后不久产生的并由此用于锁存基于每个行的显示数据的数据锁存脉冲信号DLP。
图3表示用于产生上述信号的液晶显示器控制电路的详细实例。该电路包括上升沿检测电路21；水平计数器22；解码器25；用于检测上述最大时间距离(最大值)的TD(最大值)值判定电路；一个符合检测电路27；和一个数据转换电路30。水平计数器22通过经或电路23从上升沿检测电路21输出的参考信号HRST复位，然后对信号DCK计数，并由此连续输出计数值。TD值(最大值)判定电路包括用于在出现参考信号时锁存水平计数器的计数值的寄存器26；用于保存最大时间距离数据的寄存器28(具有零初始值)；和用于比较两个寄存器的输出并由此更新和保存较大的值在寄存器28中的较大值检测电路29；由此更新和储存对应于最大时间距离直到该点的计数值(最大值)。当信号DE的长的低电平周期内水平计数器22中的计数值超过寄存器28中的寄存数据(TD值)时，符合检测电路27将伪参考信号HRST输出到或电路23。结果，或电路23输出一个由伪参考信号组成的信号HRST。通过解码器25比较上述操作中从水平计数器22输出的计数值与预定的计数值，由此与信号DE的上升时间同步地输出上述信号HSP、HCK、DLP和VCK数据转换部分30。与点时钟信号DCK同步地接受上述显示数据，该数据为由每个像素的三段6位数据组成的18(6位*3)位串行数据。然后，数据转换部分30把显示数据转换为并行数据，并与水平时钟信号HCK同步地输出该数据(见日本待定专利申请Hei-10-301544)。
信号DCK是一个与输入到液晶显示器控制电路5的显示数据同步的外时钟信号，而信号HCK是一个与液晶显示器控制电路5输出的显示数据同步的内时钟信号。信号HCK根据信号DCK产生，其形式对应于由源驱动器的驱动器组的配置以及对源驱动器的输入形式决定的输出显示数据形式。垂直时钟信号VCK确定栅驱动器输出的栅极驱动信号的脉宽。
液晶显示板61的源驱动器62和栅驱动器63由上述信号控制。源驱动器62和栅驱动器63的操作如下。
利用水平起始脉冲信号HSP作为起始(水平同步)信号，源驱动器62在信号DE的高电平周期中根据水平时钟信号HCK连续读出DATA。当读出一行的数据时，根据信号DLP将该数据锁存到内锁存电路中，并按照每行的像素数目，将该数据D/A转换成对应数目的灰度电压。向对应的TFT晶体管的源极线提供电压信号。重复此操作。
利用信号VSP作为起始信号(垂直同步信号)，栅驱动器63连续地给栅极线输出栅驱动信号，该信号具有与垂直时钟信号VCK相同的脉冲间隔。因此，对于该行的TFT晶体管被连续驱动，由此该行的晶体管导通。重复此操作。
图4表示用于具体的栅极线和具体的源极线的驱动操作的信号。该图表示数据锁存脉冲信号DLP，垂直时钟信号VCK，对于栅极线的栅驱动信号(用于控制栅极导通周期的信号)，和根据数据输出(灰度电压)对源极线的充电电压(以下简称数据输出)。源驱动器62在DLP脉冲间隔期间给源极输出灰度电压，栅驱动器63在VCK脉冲间隔期间驱动栅极线。提供给源极线的灰度电压充当对源极线和象素电极充电的充电电压波形。对于象素电极的最终充电电压是在栅极导通周期的尾缘处的充电电压。此电压保持到下一帧，并由此决定液晶显示板每个象素的透射率。
如此，源驱动器62读取一行数据并由此作为灰度电压输出的周期是从读取一行数据之后的DLP脉冲到下一个DLP脉冲的周期。即，在叠加到下一行周期的周期中写入前一行数据。通过利用信号DE的上升沿作为基准并再对信号DCK计数来输出用于定义输出灰度电压的最后时间的信号DLP和用于定义栅极导通周期的尾缘的信号VCK。因而，对于没有下一行的帧的最后一行的上升沿，伪参考信号HRST是必不可少的。
不用说，在利用数据启动信号DE对液晶显示器输出显示数据的显示数据供给设备(例如，计算机)中，把图像数据转变成基于对应于液晶显示板分辨率的显示数据的每一行的过程可导致在输出的显示数据的行数据间隔中的延迟，即，在数据启动信号DE的上升时间(等效于低电平周期的尾缘)中的延迟。另外，在数据启动信号的长的低电平周期中产生的用于垂直同步的伪信号HRST(假信号HRST)与其他前面的HRST脉冲间隔相比，可经受相对于信号DE的前一个上升沿(HRST)的延迟(见日本待定专利申请Hei10-301544)。
如上所述，信号HRST的产生时间依赖于数据启动信号DE的上升时间以及伪参考信号HRST的产生时间中的延迟变化而改变。这导致信号DLP和VCK的产生时间中的延迟，并由此影响液晶显示板的显示。
图5表示影响液晶显示板的显示的机理。如图5中的虚线所示，当延长对信号DE的水平同步的低电平周期时，或当在垂直同步的长的低电平周期产生的伪参考信号HRST中出现延迟时，信号DLP和VCK也延迟。如图5中的虚线所示，信号DLP和VCK中的延迟延长了用灰度电压充电的时间，并因此延长了TFT晶体管的导通周期。这导致对每个象素电极的最终充电电压的变化。这影响液晶显示板的透射率，并由此导致显示质量的下降，如显示不均匀。
发明概述本发明的目的在于提供一种液晶显示器的控制电路以及一种能够抑制由数据启动信号等的变化所导致的显示不均匀性出现的液晶显示器。
本发明的一个方面是一种液晶显示控制电路，该电路接收点时钟信号(DCK)、基于每行的显示数据(DATA)、和与显示数据同步的数据启动信号(DE)，并由此根据在数据启动信号的上升时间，并在数据启动信号帧之内最后的上升沿之后延迟预定时间的时刻，产生的与参考信号(HRST)同步的垂直时钟信号(VCK)定义从栅驱动器输出的栅驱动信号的脉宽。
根据本发明的这个液晶显示控制电路包括用于输出栅驱动器输出启动信号(例如图7中的VOE)的栅启动信号产生电路(例如图6中的标号10)，其中栅驱动器输出启动信号从垂直时钟信号(VCK)开始具有预定的时间宽度(例如图7中的tx)，由此控制并启动栅驱动器(例如，图6中的标号23)，从而只在栅驱动器输出启动信号(如图7中的VOE)的预定时间宽度(如图7中的ts)内输出栅极驱动信号，并由此抑制影响显示的数据启动信号的上升时间中的变化(如图7中的ts)。另外，此液晶显示器控制电路向源驱动器输出显示数据(例如图7中的DATA)，水平时钟脉冲信号(HCK)，和用于控制基于每行的显示数据之锁存的数据锁存脉冲信号(例如图7中的DLP)，并向栅驱动器与参考信号同步地输出一个垂直起始脉冲信号(例如图7中的VSP)。
在上述液晶显示控制电路中，本发明的另一个方面在于一种液晶显示控制电路，其中栅驱动器输出启动信号的预定时间宽度(例如图7中的tx)设置为在数据启动信号的上述时间产生的参考信号的间隔的帧间最大值和帧间最小值。
更具体地说，液晶显示器控制电路包括水平计数器(例如图9中的标号13)，该计数器由在数据启动信号的上升时间产生的参考信号复位，然后对点时钟信号计数；帧内最大值保留寄存器(例如图9中的标号152)，用于连续(例如图9中的标号153)比较水平计数器在每次复位之前的最大计数值，并由此保留较大的计数值；帧间最小值保留寄存器(例如图9中的标号173)，用于逐帧连续比较保留在帧内最大值保留寄存器中的计数值，并由此保留较小的计数值；解码器(例如图9中的标号14)，用于比较水平计数器中的计数值和帧之间最大值保留寄存器中的计数值，由此在一帧数据启动信号之内最后的上升沿之后延迟了预定时间的时刻产生参考信号(例如在图9中的伪参考信号HRST)，并且由此复位水平计数器；和栅极启动信号产生电路(例如图9中的标号18)，用于比较(例如，图9中的标号182)通过垂直时钟信号复位并再对点时钟信号计数的计数器中(例如，图9中的标号181)的计数值与帧之间最小值保留寄存器(例如图9中的标号173)中的计数值，由此输出一个具有预定的时间宽度的栅极启动器输出启动信号(例如图9中的VOE)。
在上述液晶显示器控制电路中，本发明的另一方面是一种液晶显示器控制电路，其中栅驱动器输出启动信号的预定时间宽度设置为一个固定值，该值不超过数据启动信号上升时间产生的参考信号间隔的帧内最大值。
更具体地说，液晶显示器控制电路包括水平计数器，该计数器通过数据启动信号上升时间产生的参考信号复位，并再对点时钟信号计数；帧内最大值保留寄存器(例如图9中的标号152)，用于连续比较水平计数器在每次复位之前的最大计数值，并由此保留较大的输出值；解码器(例如图9中的标号14)，用于比较水平计数器中的计数值和帧内最大值保留寄存器中的计数值，由此在一帧数据启动信号之内最后上升之后延迟了预定时间的时刻产生参考信号，并且由此复位水平计数器；和栅极启动信号产生电路(例如图9中的标号18)，用于比较通过垂直时钟信号复位并再对点时钟信号计数的计数器中的计数值与一个对应于固定值的固定数(例如图9中代替标号17设置一个固定数)，由此输出一个具有预定时间宽度的栅驱动器输出启动信号。
在上述液晶显示器控制电路中，本发明的另一方面是一种液晶显示器控制电路，其中栅驱动器输出启动信号的预定时间宽度设置为数据启动信号上升时间产生的参考信号间隔的帧内最小值。
更具体地说，液晶显示器控制电路包括水平计数器，该计数器通过数据启动信号上升时间产生的参考信号复位，然后对点时钟信号计数；帧内最大值保留寄存器(例如，图9中的标号152)，用于连续比较水平计数器在每次复位之前的最大计数值，并由此保留较大的计数值；帧内最小值保留寄存器，用于连续比较水平计数器在每次复位前的最大计数值，并由此保留较小的计数值；解码器(例如，图9中的标号14)，用于比较水平计数器中的计数值和帧内最大值保留寄存器中的计数值，由此在一帧数据启动信号之内最后的上升沿之后延迟了预定时间的时刻产生参考信号，并且由此复位水平计数器；和栅极启动信号产生电路，用于比较通过垂直时钟信号复位并再对点时钟信号计数的计数器中的计数值，与帧内最小值保留寄存器中的计数值，由此输出一个具有预定时间宽度的栅驱动器输出启动信号。
在上述液晶显示器控制电路中，本发明的另一方面是一种液晶显示器控制电路，其中，将栅极驱动器输出启动信号的预定时间宽度设置成在数据启动信号的上升时间产生的参考信号的间隔的计数值和帧内平均计数值或最频繁的计数值。
更加具体地，液晶显示器控制电路包括水平计数器，该水平计数器由在数据启动信号上升时间产生的参考信号复位，然后对点时钟信号计数；帧内最大值保留寄存器，用于连续比较水平计数器在每次复位前的最大计数值，并由此保留较大的计数值；计算装置，用于输出在水平计数器中平均计数值或最大计数值的最频繁的计数值；解码器，用于将水平计数器中的计数值与帧内最大值保留寄存器中的计数值进行比较，由此在数据启动信号帧内最后一个上升沿之后延迟了预定时间的时刻产生参考信号；并由此对水平计数器进行复位，以及栅极启动信号产生电路，用于将通过垂直时钟信号复位然后对点时钟信号计数的计数器中的计数值与从计算装置输出的计数值进行比较，并由此输出具有预定时间宽度的栅极驱动器输出启动信号。
为了避免象素电极充电期间由数据启动信号上升时间的变化导致的栅极驱动信号的尾缘的变化所致的变化，并且由此避免对液晶显示板显示的影响，只在预定的时间宽度内产生一个允许从栅驱动器向栅极线输出的控制信号(称作栅驱动器输出启动信号)。因此，避免了从栅驱动器输出的栅极驱动信号尾部中延迟的输出。栅驱动器输出启动信号的宽度设置为帧内最大值和帧之间最小值。或者，可以把宽度设置为一个预定的固定值，水平周期内的最小值，或水平周期内的平均值或最频繁的值。
附图简述图1表示现有液晶显示器系统的一般结构；图2表示现有液晶显示器系统中不同点处的信号波形；图3表示用于产生控制液晶显示器的各种信号的现有液晶显示器控制电路；图4表示具体的栅极线和具体的源极线的驱动操作以及灰度电压的写入(充电)周期；图5表示导致显示不均匀性的机理；图6表示根据本发明实施例的液晶显示器控制电路；
图7表示根据实施例的液晶显示器控制电路的功能和输出信号实例；图8表示根据实施例的具体的栅极线和具体的源极线的驱动操作以及灰度电压的写入(充电)周期；图9是根据本发明实施例的液晶显示器控制电路的框图；图10表示根据本发明实施例的操作中决定tx值的方法。
优选实施例的详细描述下面参考附图描述本发明实施例的液晶显示器控制电路。
图6是表示包括根据本发明实施例1的液晶显示器控制电路的液晶显示器系统的框图。类似于现有技术，根据本实施例的液晶显示器系统包括计算机3；液晶显示器2；和用于接收从计算机3发出的信号并由此驱动和控制液晶显示器2的液晶显示器控制电路1。
液晶显示器2包括一个栅极启动终端230，用于对栅驱动器23输入控制信号，由此控制其输出。液晶显示器控制电路1的特征在于包括用于产生栅极驱动器输出启动信号的栅极驱动信号产生电路10，栅驱动器输出启动信号充当控制栅驱动器23的输出的上述控制信号。下面对该部分的结构和功能进行描述。
与现有技术类似，液晶显示器2包括液晶显示板21，在该显示板的基底上以矩阵形式地分布着用于显示的象素电极和用于对每个象素电极施加电压的TFT晶体管；分布在液晶显示板21上侧的源驱动器22；和分布在左侧的栅驱动器23。被源驱动器22锁存的基于每个水平行的显示数据被D/A转换成灰度电压。基于每个水平行的灰度电压被连续地写入到液晶显示板21的象素电极。因此，对每个象素的电压被施加到每个象素电极和公共电极之间。结果，在每个电极对之间的液晶的透射率响应于施加的电压而受到控制，由此执行显示。
液晶显示器2的栅驱动器23包括移位寄存器231；和禁止电路232，用于控制和禁止从移位寄存器231输出的多个行的每一个行。禁止电路232根据由栅极启动信号产生电路10提供的栅极驱动器输出启动信号控制和禁止从移位寄存器231输出到栅极线的栅极驱动信号的延迟尾端。
类似于现有技术，在计算机3中，内部图形芯片控制器31等输出分段进入每行的显示数据DATA；与显示数据DATA同步的信号数据启动信号DE；和遵循显示数据的数据速率(重复频率)的点时钟信号DCK。
与现有技术类似，响应于三个信号，液晶显示器控制电路1给液晶显示器2输出各种信号。即，根据在数据启动信号的上升时间以及在一帧数据启动信号内最后上述时间之后延迟了预定时间的时刻产生的参考信号HRST并与该参考信号同步地，液晶显示器控制电路1输出水平起始脉冲信号HSP；水平时钟信号HCK；数据锁存脉冲信号DLP；垂直时钟信号VCK；和在数据启动信号帧开始时产生的垂直起始脉冲信号VSP。液晶显示器控制电路还包括一个类似与现有技术类似的数据转换部分。与点时钟信号DCK同步地，数据转换部分接收上述的显示数据，对于每个象素，该数据是由三段(分别是R，G和B)6位数据组成的18位(6位×3)串行数据。然后，数据转换部分把显示数据转换成并行数据，并再与水平时钟信号HCK同步地输出该数据。信号DCK是与显示数据同步的外部时钟信号，而信号HCK是一个与液晶显示器控制电路1输出的显示数据同步的内部时钟信号。信号HCK根据信号DCK产生，其形式对应于由源极驱动器(单元)的驱动器组配置决定的输出显示数据形式和用于源极驱动器的输入形式。垂直时钟信号VCK确定栅极驱动器输出的栅极驱动信号的脉宽。
另外，在液晶显示器控制电路1中，栅极启动信号产生电路1在栅极驱动器的栅极驱动信号的预定持续时间内产生一个栅极驱动器数据启动信号VOE以便允许通过，并由此控制液晶显示板21的栅极驱动器23。因此，避免了由数据启动信号DE的上升时间中的延迟导致的显示不均匀性。
图7表示根据本发明实施例的液晶显示器控制电路的功能和输出信号的实例。在本实施例中，至于从计算机3输出到液晶显示器控制电路1的上述三个信号，上升到显示数据DATA和数据启动信号DE(其中对于每行显示数据的数据周期由高电平表示为有效显示数据周期；数据中断由低电平表示为无效周期；一个帧的最后一行和下一帧的第一行之间的帧中断在较长的时间由低电平表示)的高电平的时间被延迟ts。在此时间点ts的信号HST和先前信号HSP之间的距离比其他的长。在大于先前距离的最大值的距离处(最大值加预定差额)产生在显示数据D的最后一行之后产生的信号HRST。因而，在本实施例中，信号HRST和先前信号HSP之间的距离比其他的长。
在本实施例中，栅极启动信号产生电路10产生和VCK脉冲相关的栅极驱动器输出启动信号VOE。至于VCK脉冲，当下一VCK脉冲被延迟时，栅极驱动器输出启动信号VOE在下一VCK脉冲开始产生的时间点tx是上升的，然后在下一VCK脉冲时降低。
栅极驱动器输出启动信号VOE被输出到栅极驱动器23的栅极启动端230。在栅极驱动器23中，从移位寄存器231向栅极线提供的栅极驱动信号在栅极驱动器输出启动信号VOE的高电平周期内被禁止电路232禁止。这使得施加到源极线的灰度电压的写入时间相同。
图8表示根据实施例的具体的栅极线和具体的源极线的驱动操作以及灰度电压(栅极导通周期)的写入(充电)周期。该图表示在数据启动信号的上升时间中延迟的影响。如虚线所示，当由数据启动信号上升时间中的延迟导致垂直时钟信号VCK和数据锁存脉冲信号DLP中的延迟时，根据垂直时钟信号VCK产生的栅极驱动信号也要延长。这与对其他行的充电时间相比，通过从源极驱动器输出的用于写入这一行的数据(灰度电压)延长了充电的时间。因此，该行中所有TFT晶体管的导通周期都延长了。这影响从源极线向该行中的象素电极的最后充电电压。但是，在本实施例中，栅极驱动信号的尾部不通过栅极驱动器输出启动信号VOE从栅极驱动器输出。这使得TFT晶体管的导通周期相同，并抑制了对最后充电电压的影响。换言之，尽管在数据启动信号DE的上升时间中有延迟，也不延长对数据B和D的写入周期。因此，所有的行都相等，并且象素电极到各个灰度电压电平的充电电压也相等。这避免了显示的不均匀性。
图9是根据本发明实施例的液晶显示器控制电路1的框图。在本发明的实施例中，到达信号VOE高水平的上升时间tx设置为“帧内最大值”和“帧间最小值”的持续时间。液晶显示器控制电路包括上述数据转换部分(未示出)。
该电路包括上升沿检测电路11，用于检测数据启动信号DE的上升并由此在该时间输出一个脉冲；水平计数器13，在数据启动信号DE上升时复位，并再对点时钟信号DCK计数，由此输出计数值数据；解码器14，用于对从水平计数器13输出的计数值数据解码，并由此输出水平起始脉冲信号HSP(与信号DE同步地提供给源极驱动器的水平同步)、水平时钟信号HCK、数据锁存脉冲信号DLP、和垂直时钟信号VCK；最大值检测电路15，用于根据上述计数值连续比较一行内信号HSP的脉冲间隔，并由此决定计数值之间的最大间隔(最大值)t0；tx设置电路17，用于连续比较一帧内的最大值t0，并由此决定帧内最大值和帧间最小值tx；和VOE产生电路18，用于根据tx设置电路15决定的tx值输出信号VOE。
下面将参考图7所示的示例性的输出信号对图9中所示的液晶显示器控制电路1的操作做详细的描述。
上升沿检测电路11根据点时钟信号DCK读出数据启动信号DE，并由此输出信号DE的上升脉冲。水平计数器13对点时钟信号DCK计数，同时通过信号DE的上升脉冲复位该计数值。即水平计数器13在信号DE的上升脉冲间隔之间重复输出信号DCK的计数值。解码器14对该计数值解码，再将该数据加到从信号DE的上升时间延迟几个时钟点(五个时钟点)的信号HSP，并分别在信号DE的下降之前和上升之后的时间输出用于垂直同步的垂直时钟信号VCK和数据锁存脉冲信号DLP。
最大值检测电路15包括寄存器151；用于保留最大值的寄存器152；和一个较大值检测电路153。寄存器151锁存并保留水平计数器13在信号DE的上升时间的计数值。此时，较大值检测电路153比较用于保留最大值的寄存器152中当前保留的值与当前的计数值，并由此将较大值输出给寄存器152。在信号DE的上升时间通过或电路12锁存并保留该值。即，在或电路12的每次输出时把对应于当前最大间隔的计数值t0保留到寄存器152中。
符合检测电路16比较保留在最大值检测电路15的寄存器152中的计数值tmax和一个预定差额α之和t0(＝tmax+α)与水平计数器13中的计数值tmax，并由此在这些值符合时输出伪参考信号HRST。因而，符合检测电路16不根据每行输出信号HRST，而只在水平寄存器13中的计数值达到t0时的两帧之间的长的低电平周期时输出信号HRST。
在tx设置电路17中，在一帧内第一信号DE的上升时间设置RS触发器171，并再通过信号HRST复位，由此输出一个基于每帧的脉冲。寄存器172在一帧的开始锁存并保留保留在电路15的最大值保留寄存器152中的计数值。较小值检测电路174比较此值与寄存器173中的值，以保留当前的最小计数值，并由此将较小值锁存并保留到寄存器173中。因此，寄存器173输出帧内最大值和帧间最小值tx。
在VOE产生电路18中，符合电路182比较计数器181中的计数值和tx值，其中计数器181通过信号VCK复位并对点时钟信号DCK计数。符合时，设置触发器183，并且之后通过信号VCK复位，由此产生信号VOE。即，触发器183输出脉冲信号VOE，该信号在从VCK脉冲过了帧内最大值和帧间最小值tx的时间时上升，并且在下一VCK脉冲时降低。
通过上述操作，由液晶显示器控制电路1产生的栅极启动信号VOE禁止栅极驱动器23的禁止电路232，并由此禁止栅极驱动信号的尾部延伸端通过。结果，不管数据启动信号DE低电平如何变化，但从源极驱动器22输出的数据(灰度电压)进入象素电极的写入(充电)时间相等。这样避免了显示的不均匀性。
下面参考图10进一步描述在tx设置电路17中执行的帧内最大值和帧间最小值tx的上述确定。
图10A至10C表示根据上述操作决定帧内最大值和帧间最小值tx的方法。图10A表示帧内最大值和帧间最小值的示例性的时间变化图。图10B表示信号HRST的产生时间。图10C表示写入最后行的周期。
如图10A所示，在连续帧1、2、3和4中的帧内最大值分别是tmax1、tmax2、tmax3和tmax4。假设关系tmax3＜tmax1＜tmax2＜tmax4。那么，帧内最大值按照tmax1、tmax2、tmax3和tmax4的顺序变化，同时帧内最大值和帧间最小值tx按tmax1、tmax1、tmax3和tmax3的顺序变化。
因此，帧1-4的每一帧中伪参考信号HRST的产生时间如图10B所示。由每帧中的信号VOE决定的写入最后一行的周期和非写入周期示于图10C。
根据本实施例的控制，写入最后一行的周期最终接近标准水平周期。
在上述实施例中，可以通过各种方法决定tx值。决定tx值的这些方法叙述如下。
(1)固定值根据提供显示数据的计算机中的数据处理方法，当数据启动信号上升时间的间隔最小值接近常数时，可以把固定值用作tx值，其中固定值是这个最小值和期望的差额之和。在此情况下，用寄存器电路等代替tx设置电路17，以便设置并输出该固定值tx。
(2)水平周期内的最小值检测数据启动信号上升时间的间隔最小值时，并且当把写入每行的周期设置为公共最小值时，写入周期相同。在此情况下，可以改变图9所示的tx设置电路17中寄存器172的数据输入端D，以便能够接收从水平计数器13输出的计数值数据。或者，可以用一个较小值检测电路(例如，图9中所示的电路174)代替最大值检测电路15中的较大值检测电路153。在固定值或最小值每一种情形中，信号VOE由在信号VCK处降低并在对应于固定值或最小值的预定时间之后上升的脉冲组成。
(3)平均值或最频繁的值当写入周期相等时显示的不均匀性受到抑制。因而，可以使用每个水平周期内数据启动信号上升时间的间隔平均值或最频繁的值。在此情形中，图9中所示的tx设置电路17由计算装置代替，该计算装置接收每帧从水平计数器13输出的计数值数据，并由此根据每行的间隔的历史变化选择平均计数值或最频繁的计数值。例如，通过累加计数值并再用该计数值出现的次数与1之和除以总计数值而获得平均计数值。最频繁的值例如通过将每个计数值四舍五入到预定的数字并由此选择最频繁的值而获得。
根据本发明，从栅极驱动器输出的栅极驱动信号针对数据启动信号上升时间的间隔变化以及最后一行的伪参考信号中的延迟进行了调整。这保持了液晶显示板TFT晶体管的导通周期的连续恒定。结果，抑制了上述变化等对象素电极充电电压的影响。这也避免了显示的不均匀性。
权利要求
1.一种液晶显示控制电路，该电路接收点时钟信号、基于每行的显示数据和与显示数据同步的数据启动信号，并由此根据在数据启动信号的上升时间，并在数据启动信号帧之内的最后上升沿之后被延迟预定时间的时刻，产生与参考信号同步的垂直时钟信号，定义从栅驱动器输出的栅驱动信号的脉宽，所述液晶显示控制电路包括用于输出栅驱动器输出启动信号的栅启动信号产生电路，其中栅驱动器输出启动信号具有从垂直时钟信号开始的预定的时间宽度，由此控制并启动栅驱动器，以便只在栅驱动器输出启动信号的预定时间宽度内输出栅极驱动信号，并由此抑制影响显示的数据启动信号在上升时间中的变化。
2.如权利要求1所述的液晶显示器控制电路，其特征在于，所述液晶显示控制电路向源驱动器输出显示数据，水平起始脉冲信号，水平时钟信号和用于控制基于每行的显示数据之锁存的数据锁存信号，并向栅驱动器与参考信号同步地输出垂直起始脉冲信号。
3.如权利要求1或2所述的液晶显示器控制电路，其特征在于栅驱动器输出启动信号的预定时间宽度设置为在数据启动信号的上升时间产生的参考信号的间隔的帧内最大值和帧间最小值。
4.如权利要求3所述的液晶显示器控制电路，包括水平计数器，该计数器通过在数据启动信号的上升时间产生的参考信号复位，并再对点时钟信号计数；帧内最大值保留寄存器，用于连续比较水平计数器在每次复位之前的最大计数值，并由此保留较大的计数值；帧间最小值保留寄存器，用于逐帧连续比较保留在帧内最大值保留寄存器中的计数值，并由此保留较小的计数值；以及解码器，用于比较水平计数器中的计数值与帧内最大值保留寄存器中的计数值，由此在数据启动信号帧之内的最后上升沿之后被延迟了预定时间的时刻产生参考信号，并且由此复位水平计数器；其特征在于，所述的栅极启动信号产生电路，将通过垂直时钟信号复位而后对点时钟信号计数的计数器中的计数值与帧间最小值保留寄存器中的计数值进行比较，由此输出具有预定的时间宽度的栅极驱动器输出启动信号。
5.如权利要求1或2所述的液晶显示器控制电路，其特征在于栅驱动器输出启动信号的预定时间宽度设置为一个固定值，该值不超过数据启动信号上升时间产生的参考信号间隔的帧内最大值。
6.如权利要求5所述的液晶显示器控制电路，包括水平计数器，该计数器通过数据启动信号上升时间产生的参考信号复位，并再对点时钟信号计数；帧内最大值保留寄存器，用于连续比较水平计数器在每次复位之前的最大计数值，并由此保留较大的计数值；以及解码器，用于比较水平计数器中的计数值与帧内最大值保留寄存器中的计数值，由此在数据启动信号帧之内最后上升沿之后延迟了预定时间的时刻产生参考信号，并且由此复位水平计数器；其特征在于，所述的栅极启动信号产生电路，将通过垂直时钟信号复位而后对点时钟信号计数的计数器中的计数值与对应于固定值的固定数进行比较，由此输出一个具有预定时间宽度的栅驱动器输出启动信号。
7.如权利要求1或2所述的液晶显示器控制电路，其特征在于栅驱动器输出启动信号的预定时间宽度设置为在数据启动信号上升时间产生的参考信号间隔的帧内最小值。
8.如权利要求7所述的液晶显示器控制电路，包括水平计数器，该计数器通过参考信号复位，并再对点时钟信号计数；帧内最大值保留寄存器，用于连续比较水平计数器在每次复位之前的最大计数值，并由此保留较大的计数值；帧内最小值保留寄存器，用于连续比较水平计数器在每次复位之前的最大计数值，并由此保留较小的计数值；以及解码器，用于将水平计数器中的计数值与保留在帧内最大值保留寄存器中的计数值进行比较，由此在数据启动信号帧之内最后上升沿之后延迟了预定时间的时刻产生参考信号，并且由此复位水平计数器；其特征在于，所述的栅极启动信号产生电路，用于将通过垂直时钟信号复位然后对点时钟信号计数的计数器中的计数值和帧内最小值保留寄存器中的计数值进行比较，并由此输出具有预定时间宽度的栅驱动器输出启动信号。
9.如权利要求1或2所述的液晶显示器控制电路，其特征在于栅驱动器输出启动信号的预定时间宽度设置为数据启动信号上升时间产生的参考信号间隔的帧内平均计数值或最频繁的计数值。
10.如权利要求9所述的液晶显示器控制电路，包括水平计数器，该计数器通过数据启动信号上升时间产生的参考信号复位，并再对点时钟信号计数；帧内最大值保留寄存器，用于连续比较水平计数器在每次复位之前的最大计数值，并由此保留较大的计数值；计算装置，用于输出水平计数器中最大计数值的平均计数值或最频繁的计数值；解码器，用于将水平计数器中的计数值和帧内最大值保留寄存器中的计数值进行比较，由此在数据启动信号帧之内最后上升沿之后延迟了预定时间的时刻产生参考信号，并且由此复位水平计数器；其特征在于，所述的栅极启动信号产生电路，用于将通过垂直时钟信号复位而后对点时钟信号计数的计数器中的计数值与从计算装置输出的计数值进行比较，由此输出具有预定时间宽度的栅驱动器输出启动信号。
全文摘要
液晶显示器控制电路从计算机接收与基于每行的显示数据同步的数据启动信号DE，并由此控制液晶显示器。根据垂直时钟信号VCK与信号DE的上升沿同步地产生从栅极驱动器23输出的栅极驱动信号。为了避免象素电极充电周期中的变化，其中该变化由信号DE上升时间中的延迟和最后一行之后信号VCK中的延迟导致，在液晶显示器控制电路1中设置栅极启动信号产生电路10，由此禁止由上述延迟导致的栅极驱动信号的脉冲的延长输出。这避免了由数据启动信号等中的变化导致的显示不均匀性。
文档编号G09G3/20GK1397926SQ02140
公开日2003年2月19日 申请日期2002年7月15日 优先权日2001年7月13日
发明者古贺弘一, 奥苑登, 山口真智彦 申请人:日本电气株式会社