专利名称：薄膜晶体管阵列面板的制作方法
技术领域：
本发明涉及一种薄膜晶体管阵列面板，特别是涉及一种包含在显示区域和衬垫区域之间设置有连接信号线和衬垫的连接部的扇出区域的薄膜晶体管阵列面板。
背景技术：
通常，将用于液晶显示器或有机电致发光(“EL”)显示器的薄膜晶体管阵列面板(“TFT”)用作以独立方式驱动各像素的电路板。薄膜晶体管阵列面板包括传输扫描信号的扫描信号布线或栅极布线、传输图像信号的图像信号布线或数据布线、与栅极布线和数据布线连接的薄膜晶体管、与薄膜晶体管连接的像素电极、覆盖栅极布线用于绝缘的栅极绝缘层、以及覆盖薄膜晶体管和数据布线用于绝缘的钝化层。薄膜晶体管包括为栅极布线一部分的栅极、形成通道的半导体层、为数据布线一部分的源极和漏极、栅极绝缘层、以及钝化层。薄膜晶体管是一种用于响应来自栅极布线的扫描信号将图像信号从数据布线传输到像素电极的开关元件。
将多个驱动集成电路(“IC”)与薄膜晶体管阵列面板连接用于向栅极线和数据线施加驱动信号。驱动集成电路通过衬垫与栅极线或数据线连接，将该衬垫在狭窄区域集束用于与驱动集成电路连接。相反，位于显示区域的多条栅极线或多条数据线之间的距离由像素的尺寸确定，从而具有比衬垫之间的距离大的值。因此，将多条信号线之间距离逐渐增加的扇出区域设置在衬垫区域和显示区域之间。扇出区域导致多条信号线之间的长度差异，从而造成多条信号线之间不同的RC延迟。RC延迟差导致图像的差异，从而使像质变差。
发明内容
本发明的目的在于减小薄膜晶体管阵列面板的信号线之间的RC延迟差。
为了实现本发明目的，提供了一种具有根据与信号线重叠的长度而变化宽度的导体。
根据本发明的一具体实施例，提供了一种薄膜晶体管阵列面板，包括绝缘基片；多条栅极线，在绝缘基片上形成，各栅极线包含用于与外部装置连接的衬垫；多条数据线，与栅极线绝缘交叉并与栅极线绝缘，各数据线包含用于与外部装置连接的衬垫；以及导体，与栅极线和数据线中至少之一重叠，其中栅极线或数据线与导体重叠的距离随着栅极线或数据线的长度而减小。
优选地，各数据线包括包含衬垫的衬垫区域、显示部、及连接显示部和衬垫区域的扇出区域，并且数据线的扇出区域的宽度随数据线的扇出区域的长度增加而增加。优选地，各栅极线包括包含衬垫的衬垫区域、显示部、及连接显示部和衬垫区域的扇出区域，并且数据线的扇出区域的宽度随数据线的扇出区域的长度增加而增加。优选地，导体被施加以共同电极电压。优选薄膜晶体管阵列面板还包括定位于由栅极线和数据线的交叉限定的像素区域上的像素电极，其中导体包含与像素电极基本相同的层和相同的材料。
导体可以与栅极线重叠，其中导体包含与数据线基本相同的层和相同的材料。导体可以与数据线重叠，其中导体包含与栅极线基本相同的层和相同的材料。导体包括与栅极线重叠的第一导电段和与数据线重叠的第二导电段，第一导电段包含与数据线相同的层和相同的材料，而第二导电段包含与栅极线相同的层和相同的材料。该导体可以呈浮动状。
根据本发明的另一具体实施例，提供了一种薄膜晶体管阵列面板，包括绝缘基片；多条栅极线，在绝缘基片上形成，各栅极线包含用于与外部装置连接的衬垫；栅极绝缘层，在栅极线上形成；多条数据线，在栅极绝缘层上形成且与栅极线交叉，各数据线包含用于与外部装置连接的衬垫；钝化层，在数据线上形成；以及导体，通过栅极绝缘层和钝化层中至少之一与栅极线和数据线中至少之一重叠。
优选的是，栅极线或数据线与导体重叠的距离随着栅极线或数据线长度而减少。优选地，栅极线的RC延迟基本上彼此相同，并且数据线的RC延迟基本上彼此相同。
图1是根据本发明实施例的薄膜晶体管阵列面板的布局图；图2是根据本发明第一实施例的薄膜晶体管阵列面板的扇出区域信号线的布局图；图3是根据本发明第二实施例的薄膜晶体管阵列面板的扇出区域信号线的布局图；图4是根据本发明第一及第二实施例的薄膜晶体管阵列面板的扇出区域上信号线的RC延迟与传统薄膜晶体管阵列面板相比较的曲线图；
图5是根据本发明第三实施例的薄膜晶体管阵列面板的扇出区域中信号线的布局图；图6是根据本发明第四实施例的薄膜晶体管阵列面板的扇出区域中信号线的布局图；图7A是示出根据传统的薄膜晶体管阵列面板的扇出区域中信号线的RC延迟的曲线图；图7B是示出根据本发明第三实施例的薄膜晶体管阵列面板的扇出区域中信号线的RC延迟的曲线图；图7C是根据本发明第四实施例的薄膜晶体管阵列面板的扇出区域中信号线的RC延迟的曲线图；图8是根据本发明第五实施例的薄膜晶体管阵列面板的栅极扇出区域上信号线的截面图；图9是根据本发明第六实施例的薄膜晶体管阵列面板的栅极扇出区域上信号线的截面图；图10是根据本发明第七实施例的薄膜晶体管阵列面板的数据扇出区域上信号线的截面图；以及图11是根据本发明第八实施例的薄膜晶体管阵列面板的数据扇出区域上信号线的截面图。
具体实施例方式
为了使本领域技术人员能够实施本发明，现参照附图详细说明本发明的实施例，但是本发明可表现为不同形式，它不局限于在此说明的实施例。
在图中，为了明确表现各层及区域，扩大其厚度来表示，在全篇说明书中对类似元件附上相同的标号，当提到层、膜、区域、或基片等部分在别的元件“之上”时，它是指“直接”位于别的元件之上，也包括其间夹有别的元件的情况，相反，当某个部分“直接”位于别的元件之上时，指其间并无别的元件。
现在，参照附图详细说明根据本发明实施例的用于液晶显示器的面板，其对于本领域技术人员来说容易进行实施。
参照图1说明根据本发明的薄膜晶体管阵列面板结构，图1示出了包括根据本发明实施例的薄膜晶体管阵列面板的液晶显示器。
包含根据本发明实施例的薄膜晶体管的液晶显示器包括彼此面对的薄膜晶体管阵列面板1及滤色器面板2以及置于面板1和2之间的液晶层(未示出)。
就滤色器面板2而言，设置多个红、绿、蓝滤色器(未示出)、限定多个像素区域的黑阵(未示出)、以及共同电极(未示出)。
根据本发明实施例的薄膜晶体管阵列面板1包括沿横向延伸并传输扫描信号的多条栅极线121、与栅极线121交叉以限定多个像素区域并传输图像信号的多条数据线171、以矩阵形态定位于像素区域并由诸如氧化铟锡(ITO)和氧化铟锌(IZO)这样的透明导电材料或反射性导电材料组成的像素电极(未示出)、以及定位于栅极线121和数据线171的交叉部并与栅极线121和数据线171连接以相应扫描信号控制施加于像素电极的图像信号的薄膜晶体管(未示出)。
此时，薄膜晶体管阵列面板1包括用于显示图像的显示区域D、多个数据衬垫区域和多个扇出区域GF、以及位于显示区域和衬垫区域之间的DF。显示区域D包括由信号线121和171的交叉限定的像素区域。各衬垫区域设置有用于将扫描信号从外部装置传输到栅极线121的多个栅极衬垫(未示出)或用于将图像信号从外部装置传输到数据线171的多个数据衬垫(未示出)。设置各扇出区域用于将栅极线121和数据线171与集束(clustered)衬垫连接。
尽管在滤色器面板2上设置了本实施例中的黑阵和共同电极，可将它们设置在薄膜晶体管阵列面板1上。
将衬垫区域与通过外部导线连接(out lead bonding)(OLB)安装的多个栅极驱动集成电路(“IC”)420和多个数据驱动集成电路430连接。在扇出区域GF和DF上设置多个导体93且与栅极线121或数据线171重叠。将导体93与共同电极连接以减小由于扇出区域GF和DF上信号线121和171之间长度差而致的RC延迟。可供选择地，导体93呈浮动状。各导体93的宽度根据信号线121和171长度而变化。即，该宽度随着与导体93重叠的信号线121和171的长度减小而增加。
下面将更详细地说明根据本发明实施例的薄膜晶体管阵列面板的扇出区域。
实施例示出了一种典型的将芯片固定于玻璃(“COG”)型液晶显示器，在此，将栅极驱动集成电路420和数据集成电路430利用OLB直接安装于薄膜晶体管阵列面板1上。可供选择地，将驱动集成电路420和430安装在单独的TCP或膜上(带载封装(“TCP”))。
图2是根据本发明第一实施例的薄膜晶体管阵列面板扇出区域信号线布局图。
根据本发明第一实施例的薄膜晶体管阵列面板的信号线121和171宽度彼此相同且信号线121和171与导体93重叠。各导体93的宽度在与多条信号线121和171中最短的一条信号线重叠处最宽并随与导体93重叠的信号线121和171长度增加而变窄。当将在扇出区域上以一个集成电路连接的一组信号线L1-Ln进行对称排列时，导体93在中央处最宽且其越接进端部变得越窄。
导体93包含由诸如ITO或IZO这样的透明导电材料组成的与像素电极相同的层。可供选择地，导体93优选由铝合金组成。导体93可以包含与信号线121和171相同的层。优选地，与栅极布线121重叠的导体93包含与数据布线171相同的层以由与数据线171相同的材料组成，同时，优选地，与数据线171重叠的导体93包含与栅极线121相同的层以由与栅极线121相同的材料组成。
将导体93通过集成电路(IC)的假插头(dummy pin)与共同电压连接。
导体93和信号线之间电容补偿多条信号线之间的电阻和电容。
图3是根据本发明第二实施例的薄膜晶体管阵列面板的扇出区域信号线布局图。
在根据本发明第二实施例的薄膜晶体管阵列面板上设置与信号线121和171重叠的多个导体93。与第一实施例相同，各导体93的宽度在与多条信号线121和171中最短的一条信号线重叠处最宽并随与导体93重叠的信号线121和171长度增加而变窄。当将在扇出区域上以一个集成电路连接的一组信号线L1-Ln进行对称排列时，导体93在中央处最宽且其越接进端部变得越窄。此外，与，将在扇出区域上域一个集成电路连接的一组信号线L1-Ln按照与第一实施例相同方式进行对称排列。
不同地，信号线121和171的宽度以与其长度成比例地提高。与其长度成比例的宽度的增长是为了使信号线121和171的电阻相等。例如，在扇出区域包含较长部分的高电阻信号线通过这种结构进行补偿。在具有与根据本实施例的一个集成电路连接的对称排列的信号线L1-Ln的扇出区域中，信号线的宽度随靠近中央而增加而随靠近端部而减小。
若形成导体93的同时与信号线121和171长度成比例增加信号线121和171宽度，导体93补偿电容差，同时通过信号线121和171宽度变化补偿电阻差，以更均匀地形成RC延迟。
只改变信号线宽度可以在一定程度上补偿RC延迟。然而，由曝光机分辨率产生的信号线之间距离边界值、由蚀刻误差产生的信号线宽度边界值、液晶显示器中按照单元进行截断时可能产生的信号线截断等，这些限制改变信号线宽度。因此，只改变信号线宽度，不能充分补偿信号线之间的RC延迟差。
图4是根据本发明第一及第二实施例的薄膜晶体管阵列面板扇出区域中信号线RC延迟与传统薄膜晶体管阵列面板相比的曲线图。在图4中，横轴示出与一个集成电路连接的信号线位置。例如，L1和Ln分别示出了最左端和最右端信号线。
图4所示的最低下的曲线示出了无任何补偿RC延迟手段的薄膜晶体管阵列面板信号线RC延迟。其中间曲线如同第一实施例，示出形成导体93时的RC延迟，几乎接近直线的最上面曲线如同第二实施例，示出形成导体93的同时改变信号线宽度时的RC延迟。
由图4可知，形成导体93的同时改变信号线宽度，以形成均匀的RC延迟。
图5是根据本发明第三实施例的薄膜晶体管阵列面板的扇出区域的信号线布局图。
根据第三实施例，与一个集成电路连接的信号线121、171在扇出区域呈非对称状。如同第一实施例，导体93宽度其重叠布线121、171长度越长则越窄。在这种原则下，导体93形态可以根据扇出区域中信号线121、171的排列具有多种形态。
图6是根据本发明第四实施例的薄膜晶体管阵列面板的扇出区域信号线布局图。
根据第四实施例，与一个集成电路连接的布线121、171在扇出区域呈非对称状。如同第二实施例，导体93宽度其重叠的信号线121、171长度越长则越窄，信号线121、171宽度其长度越长则越宽。在这种原则下，导体93形态和信号线宽度变化根据在扇出区域中信号线121、171的排列具有多种形态。
图7A是示出根据传统的薄膜晶体管阵列面板的扇出区域中信号线的RC延迟的曲线图，图7B是示出根据本发明第三实施例的薄膜晶体管阵列面板的扇出区域中信号线的RC延迟的曲线图，而图7C是根据本发明第四实施例的薄膜晶体管阵列面板的扇出区域中信号线的RC延迟的曲线图。
如图7A所示，当RC延迟大幅度改变时，其不连续点在液晶显示器的画面上显示为不连续线，使像质恶化。图7B及图7C所示，形成导体93，同时改变信号线宽度，以减少RC延迟的变动宽度，防止像质恶化。
下面，参照
根据本发明的扇出区域的截面结构。
图8是根据本发明第五实施例的薄膜晶体管阵列面板的栅极扇出区域上信号线的截面图。
在绝缘基片110上形成多个栅极线121，在栅极线121上形成栅极绝缘层140。在栅极绝缘层140上形成由数据线(未示出)相同材料组成的导体93，在导体93上形成钝化层180。钝化层180上形成像素电极(未示出)。
图9是根据本发明第六实施例的薄膜晶体管阵列面板的栅极扇出区域上信号线的截面图。
第六实施例与第五实施例不同，在钝化层180上由与像素电极(未示出)相同材料形成导体93。
图10是根据本发明第七实施例的薄膜晶体管阵列面板的数据扇出区域上信号线的截面图。
由绝缘基片110、栅极(未示出)相同材料形成导体93，在导体93和栅极线上形成栅极绝缘层140。在栅极绝缘层140上形成多条数据线171，在数据线171上形成钝化层180。在钝化层180上形成像素电极(未示出)。
图11是根据本发明第八实施例的薄膜晶体管阵列面板的数据扇出区域上信号线的截面图。
第八实施例与第七实施例不同，在钝化层180上由与像素电极(未示出)相同材料形成导体93。
根据本发明，由于在薄膜晶体管阵列面板的扇出区域上信号线的不同长度而致的RC延迟差通过设置导体和微分信号线的宽度进行补偿。
以上所述仅为本发明的优选实施例而已，并不用于限制本发明，对于本领域的技术人员来说，本发明可以有各种更改和变化。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。
权利要求
1.一种薄膜晶体管阵列面板，包括绝缘基片；多条栅极线，在所述绝缘基片上形成，各栅极线包含用于与外部装置连接的衬垫；多条数据线，与所述栅极线绝缘交叉并与所述栅极线绝缘，各数据线包含用于与外部装置连接的衬垫；以及导体，与所述栅极线和所述数据线中至少之一重叠，其中所述栅极线或所述数据线与所述导体重叠的距离随着所述栅极线或所述数据线的长度而减小。
2.根据权利要求1所述的薄膜晶体管阵列面板，其中各数据线包括包含所述衬垫的衬垫区域、显示部、及连接所述显示部和所述衬垫区域的扇出区域，并且所述数据线的所述扇出区域的宽度随所述数据线的所述扇出区域的长度增加而增加。
3.根据权利要求1所述的薄膜晶体管阵列面板，其中各栅极线包括包含所述衬垫的衬垫区域、显示部、及连接所述显示部和所述衬垫区域的扇出区域，并且所述数据线的所述扇出区域的宽度随所述数据线的所述扇出区域的长度增加而增加。
4.根据权利要求1所述的薄膜晶体管阵列面板，其中所述导体被施加以共同电极电压。
5.根据权利要求1所述的薄膜晶体管阵列面板，还包括定位于由所述栅极线和所述数据线的交叉限定的像素区域上的像素电极，其中所述导体包含与所述像素电极基本相同的层和相同的材料。
6.根据权利要求1所述的薄膜晶体管阵列面板，其中所述导体与所述栅极线重叠，其中所述导体包含与所述数据线基本相同的层和相同的材料。
7.根据权利要求1所述的薄膜晶体管阵列面板，其中所述导体与所述数据线重叠，其中所述导体包含与所述栅极线基本相同的层和相同的材料。
8.根据权利要求1所述的薄膜晶体管阵列面板，其中所述导体包括与所述栅极线重叠的第一导电段和与所述数据线重叠的第二导电段，所述第一导电段包含与所述数据线相同的层和相同的材料，而所述第二导电段包含与所述栅极线相同的层和相同的材料。
9.根据权利要求1所述的薄膜晶体管阵列面板，其中所述导体呈浮动状。
10.一种薄膜晶体管阵列面板，包括绝缘基片；多条栅极线，在所述绝缘基片上形成，各栅极线包含用于与外部装置连接的衬垫；栅极绝缘层，在所述栅极线上形成；多条数据线，在所述栅极绝缘层上形成且与所述栅极线交叉，各数据线包含用于与外部装置连接的衬垫；钝化层，在所述数据线上形成；以及导体，通过所述栅极绝缘层和所述钝化层中至少之一与所述栅极线和所述数据线中至少之一重叠。
11.根据权利要求10所述的薄膜晶体管阵列面板，其中所述栅极线或所述数据线与所述导体重叠的距离随着所述栅极线或所述数据线长度而减少。
12.根据权利要求10所述的薄膜晶体管阵列面板，其中所述栅极线的RC延迟基本上彼此相同。
13.根据权利要求10所述的薄膜晶体管阵列面板，其中所述数据线的RC延迟基本上彼此相同。
全文摘要
本发明提供了一种薄膜晶体管阵列面板，包括多条栅极线，在绝缘基片上形成，各栅极线包含用于与外部装置连接的衬垫；多条数据线，与栅极线绝缘交叉并与栅极线绝缘，各数据线包含用于与外部装置连接的衬垫；以及导体，与栅极线和数据线中至少之一重叠，其中栅极线或数据线与导体重叠的距离随着栅极线或数据线长度而减小。因此，将由于信号线长度的差异而致的RC延迟差进行补偿，从而减小RC延迟差。
文档编号G09G3/36GK1628263SQ02829099
公开日2005年6月15日 申请日期2002年9月18日 优先权日2002年6月7日
发明者张钟雄 申请人:三星电子株式会社