专利名称：具有双显示装置计算机系统的显示方法
技术领域：
本发明涉及一种计算机绘图显示装置(computer graphic display)，特别是涉及一种能在中央处理单元(central processing unit，CPU)无响应期间(non-responding period)持续显示图形(graphics)或视讯(video)数据的方法。其中，该图形或视讯数据是存储在系统存储器(system memory)中，存储器的存取控制只能经由中央处理单元内建的存储器控制器(memory controller)完成的。
背景技术：
计算机在人类日常生活中，已经成为一种不可或缺的工具。几乎所有的专业工作都需要仰赖计算机，以使工作能更容易，且更有效率。随着计算机使用日益普遍，更高效能计算机的需求性便随之日益迫切。越来越多的功能与容量被整合在单一计算机芯片中，并且中央处理单元的时钟速度(clockspeed)在短短几年间，从每秒百万次(mega/second，MHz)的计量单位增长到每秒十亿次(giga/second，GHz)的计量单位。不只计算机硬件的组件与线路变得比以前更为复杂，就连计算机软件的程序代码也从以前只需约几百万行指令，增加至几十亿行。更多功能、更快速度以及更低的功率消耗，变成现代计算机设计的一项挑战。
尝试将效能提高与降低功率消耗，成为一场不可避免的冲突。更高的处理速度与更复杂的运算，通常意味着更大的功率消耗。但无论如何，并不是所有的计算机应用都随时需要很高的处理速度及大量的系统资源(systemresource)。动态调整系统工作时钟(operating clock)及系统资源，即可一方面维持系统效能，同时又能节省功率消耗。本发明提供一种具有双显示装置的计算机系统，在CPU省电程序期间，维持图像/图形(image/graphics)持续显示的解决方案。以下首先介绍有关计算机显示的相关概念，并配合图标说明一般计算机显示系统的一范例。接着介绍计算机省电机制及伴随而来的显示中断的困扰。
在计算机高阶绘图(graphics-intensive)应用中，需要将高质量的图像数据正确且精准的呈现在显示装置上，而不容许图像有闪灭不定或延迟的情形发生。比如视讯随选(video-on-demand)的应用，即需要以每秒数兆字节(megabytes，MB)的速度将视讯数据传输至显示装置，并且在传输过程中必须是连续且不能有错误。所谓计算机高阶绘图，包括高阶(high-end)计算机辅助制图(computer-aided drafting，CAD)、多媒体游戏(multimedia game)、活动图像压缩标准(Moving Picture Experts Group，MPEG)影片播放、视讯会议(videoconferencing)或其它实时视讯应用。通常计算机高阶绘图必须将为数庞大的图像数据及时地显现在显示装置上。每一个全屏幕绘图信息(即是一般所谓帧，frame)都必须精确且实时地显示出来，并且避免有闪灭不定的现象发生。因此，绘图处理装置需要快速运算能力，以及时将图像数据译码。例如，640×480(水平×垂直)像素(pixels)、32位(bits)全彩、每秒30frames显示速度、且图像无压缩的绘图应用，其图像处理器便至少需要处理每秒36.864MB的图像数据量，才能维持正常显示。除此之外，当计算机屏幕的分辨率(resolution)从典型的640×480像素增加至800×600、1024×768、1280×1024或更高时，并且每一像素表示色彩的位数从2位增加至24位、32位或更高时，计算机高速绘图处理能力的需求便随之增长。
通常计算机若要提高图像处理的速度，就要仰赖绘图处理单元(graphicsprocessing unit)，或外加的绘图卡(graphics card)(包含视讯卡(video card)、绘图加速卡(graphic accelerator card)、显示装置转接器(display adapter)等大众所熟知的相关名词)，以协助在显示设备上显示图形。一般而言，一张绘图卡通常包含一组存储器及一个专业处理器(也可将一般处理器修改后充作绘图用处理器)。前述的存储器容量可以是1、2、4、8、16MB或是更大，必须足够将一完整的帧存储在该绘图卡中。此组存储器是放置在绘图卡上，即是一般所熟知的帧缓冲存储器(frame buffer)。
通常绘图卡或绘图处理单元可以被建置在一独立的芯片组中，如图1所示；或者可能被整合于某一芯片组中，如图2所示。请参考图1，图中计算机系统10包括中央处理单元(CPU)11、系统芯片组(system chipset)12、数据路径芯片组(datapath chipset)13、系统存储器14、绘图卡15、帧缓冲存储器16、显示装置(display device)17、19以及内建于系统芯片组12的存储器控制器18。系统芯片组12又称做北桥芯片(north bridge，NB)，数据路径芯片组13又称做南桥芯片(south bridge，SB)。显示装置17及19可能是阴极射线管(cathode ray tube，CRT)、液晶显示器(liquid crystal display，LCD)或其它高阶显示装置。类似于图1所述，图2所示的计算机系统包括CPU 21、北桥芯片22、南桥芯片23、系统存储器24以及显示装置25及28、存储器控制电路26以及绘图处理单元27。其中绘图处理单元27被整合在北桥芯片22中。显示装置25及28同图1所述。
系统通常把预备在显示装置显现的绘图信息先存在系统存储器中，然后再从系统存储器转送至先进先出型(first-in-firth-out type，FIFO)视讯存储器(video memory)。该先进先出型视讯存储器向系统存储器提出存取请求，并接收绘图信息。关于先进先出型视讯存储器，可以将其想象成一个蓄水池，欲取水(数据)时需从池底以等速度汲取，偶而要加水时则需从池顶加入。先进先出型视讯存储器以等速率提供图像数据予帧缓冲存储器，并且经常从系统存储器接收图像数据。不管是独立的绘图处理单元(如图1)，或是内建于芯片组的绘图处理单元(如图2)，都能藉由北桥芯片内的存储器控制器而直接存取系统存储器。换句话说，该绘图处理单元(或绘图卡)不需经由CPU即可存取系统存储器。
图1与图2只是诸多系统结构的部分范例而已。图3与图4是另举的2个计算机系统结构的范例。图3所示的计算机系统结构30类似于图1独立绘图处理单元的计算机系统10，包括CPU 31、北桥芯片32、南桥芯片33、系统存储器34、绘图卡35、帧缓冲存储器36以及显示装置37及39。而与图1不同的是存储器控制器38系内建于CPU 31之中，系统存储器34则通过存储器控制器38直接与CPU 31连接。图4所示的计算机系统结构40类似于图2的计算机系统20，包括CPU 41、北桥芯片42、南桥芯片43、系统存储器44、显示装置45及48、存储器控制器46以及整合在北桥芯片42中的绘图处理单元47。而与图2不同的是存储器控制器46是内建于CPU 41之中，系统存储器44则通过存储器控制器46直接与CPU 41连接。特别强调，图3、4所示的计算机系统结构的绘图处理单元(或绘图卡)若欲提出对系统存储器存取的请求时，不只需要经过北桥芯片协助，并且需通过CPU的控制。
提高CPU效能常常意味着增加功率消耗及缩短电池寿命。对于移动式计算机(mobile computer)或膝上型计算机(laptop computer)而言，增加功率消耗将成为一严重问题。因此，在当今计算机设计中便加入了许多省电技术(powersaving technique)。以下简述部分省电技术原理。当CPU以闲置超过一预定时间后，便降低CPU时钟速度，并停止CPU电源供应。再者，进一步提供多种电源供应选择，在计算机内建一装置，每秒数次检测系统工作所需的功率消耗等级，并能自我调整CPU时钟速度与降低功率消耗。因此，在相同的效能下，得以减少功率消耗，增加电池工作时间(或减少电池容量)。
通常，前述的省电技术往往需要几微秒(microseconds，μsec)甚至需要几十微秒的处理时间，另外，检测系统工作所需的功率消耗等级亦会降低工作频率。在省电程序(power saving mechanism)期间，CPU处于完全闲置(idle)状态以等待切换工作频率。另外，如图3、4所示的计算机系统结构，或其它任何将系统存储器直接连接于CPU上的计算机系统结构，在CPU等待切换工作频率而处于闲置状态时，绘图处理单元(或绘图卡)将无法对内建于CPU中的存储器控制器提出存取的请求，亦即无法由系统存储器提取图像/绘图数据。
发明内容
因此本发明的目的是提供一种具有双显示装置计算机系统的显示方法，在显示图像或绘图数据时得以保持连续不中断，不受中央处理单元(CPU)执行省电程序(power saving process)所影响。本发明对于将存储器控制器内建于中央处理单元的计算机系统尤其有效。由于将存储器控制器置于中央处理单元中的缘故，使得中央处理单元不管是因省电目的或是其它原因而导致处于无响应状态(non-responding period)时，使得绘图处理单元与系统存储器间的数据传输因此中断。因此本发明提出一种在中央处理单元因执行省电程序而无响应期间，能在双显示装置上持续显示图形或视讯的方法。
本发明提出一种具有双显示装置计算机系统的显示方法，用于使双显示装置在中央处理单元无响应期间仍持续显示图像/图形。其中双显示装置之一是运作于低解析模式，另一显示装置则为高解析模式；或是双显示装置皆为低解析模式。此计算机系统的系统存储器直接受中央处理单元的存取控制。另外，具有先进先出型(FIFO)视讯存储器，其足够存储该低解析模式显示装置在前述的无响应期间所需的数据。该方法包括判定所述显示装置何者运作在低解析模式；自中央处理单元接收一省电讯号(power saving signal)，藉以获知该中央处理单元欲执行一省电程序的请求；自系统存储器提取该低解析显示装置所需的显示数据，并预存于该先进先出型视讯存储器；以及依据另一显示装置的一显示时序而触发该省电程序。
依照本发明所提出的较佳实施例所示，其中有关依据另一显示装置的显示时序而触发省电程序的步骤中包括检测另一显示装置的水平同步讯号(horizontal synchronization signal)或垂直同步讯号(vertical synchronization signal)何者先到达，并且在另一显示装置的水平空白期间(horizontal blank period，HBP)或垂直空白期间(vertical blank period，VBP)执行省电程序。
依照本发明所提出的较佳实施例所示，其中有关依据另一显示装置的显示时序而触发省电程序的步骤中，还包括得知中央处理单元进行省电程序所需时间，以及另一显示装置的水平空白期间的时间长；比较中央处理单元进行省电程序所需时间，及另一显示装置的水平空白期间的时间；以及若中央处理单元进行省电程序所需时间，大于另一显示装置的水平空白期间的时间，则在另一显示装置的垂直空白期间执行省电程序。
本发明还提出一种具有双显示装置计算机系统的显示方法，在每一显示装置分别赋予一先进先出型视讯存储器。如本发明的另一实施例中，即首先检查前述高解析模式显示器的先进先出型视讯存储器容量，看是否足以存储于省电程序期间所需的显示数据。如果检查结果是足够的，表示执行省电程序并不会影响双显示装置的正常运作。相反，若高解析模式显示器的先进先出型视讯存储器容量不足以供应在省电程序期间的所需，则施行如前述的实施例。本发明还提出一种具有双显示装置计算机系统的显示方法，包括判定双显示装置何者运作于低解析模式；自中央处理单元接收省电程序讯号；自系统存储器提取低解析模式显示装置所需的显示数据，并预存于低解析模式显示装置的先进先出型视讯存储器；测知另一显示装置的运作解析模式、其先进先出型视讯存储器的容量、以及省电程序时间长；若另一显示装置的先进先出型视讯存储器容量足以预存省电期间所需的绘图数据，则自系统存储器提取另一显示装置所需的显示数据，并预存于其先进先出型视讯存储器；反之，若另一显示装置的先进先出型视讯存储器容量不足以预存省电期间所需的绘图数据，则依据另一显示装置的显示时序(水平空白期间或垂直空白期间)而触发省电程序。
依照本发明所提出的另一较佳实施例所示，其中有关依据另一显示装置的显示时序而触发省电程序的步骤中，包括检测另一显示装置的水平同步讯号或垂直同步讯号；以及在另一显示装置的水平空白期间或垂直空白期间执行省电程序。
依照本发明所提出的另一较佳实施例所示，其中有关依据另一显示装置的显示时序而触发省电程序的步骤中，还包括测知另一显示装置，在其运作分辨率下的水平空白期间的时间长；比较中央处理单元进行省电程序所需时间，及另一显示装置的水平空白期间的时间，若中央处理单元进行省电程序所需时间，小于另一显示装置的水平空白期间的时间，则在另一显示装置的水平空白期间执行省电程序；反之，若中央处理单元进行省电程序所需时间，大于另一显示装置的水平空白期间的时间，则在另一显示装置的垂直空白期间执行省电程序。
本发明成功的提供了一种具有双显示装置计算机系统的显示方法，以使绘图数据得以持续显示而不受中央处理单元无响应期间的影响。该计算机系统具有一组或二组先进先出型视讯存储器以供双显示装置使用，以及受中央处理单元直接存取的系统存储器。这二个显示装置中至少有一个显示装置是运作于一低解析模式。
为使本发明的上述和其它目的、特征、和优点能更明显易懂，下文特举一较佳实施例，并结合附图详细说明如下。
图1是常见的计算机系统方块图，该绘图卡系独立于北桥芯片。
图2是常见的另一计算机系统方块图，该绘图处理单元内建于北桥芯片中。
图3是另一常见的计算机系统方块图，该绘图卡独立于北桥芯片，并且存储器控制器内建于CPU中。CPU可直接存取系统存储器。
图4是另一常见的计算机系统方块图，该绘图处理单元内建于北桥芯片，并且存储器控制器内建于CPU中。CPU可直接存取系统存储器。
图5是以图示描述本发明运作的一较佳实施例流程图。
图6是以图示描述本发明运作的另一较佳实施例流程图。
附图标记说明
10、20、30、40计算机系统。
11、21、31、41中央处理单元(CPU)。
12、22、32、42北桥芯片。
13、23、33、43南桥芯片。
14、24、34、44系统存储器。
15、27、35、47绘图处理单元。
16、36帧缓冲存储器。
17、19、25、28、37、39、45、48显示装置。
18、26、38、46存储器控制器。
501、601备妥二个显示装置。
502、602在二显示装置(分别为DD1与DD2)中选择其一，并设为低解析模式，在此假设DD1为低解析模式。
503、603等待省电程序，并事先获知省电程序的周期长短(PSPP)。
504、604自系统存储器提取DD1在PSPP期间所需的图像/图形数据，并预存在FIFO视讯存储器。
505获知DD2的水平空白周期(HBP)与垂直空白周期(VBP)。
506、611比较DD2的HBP与PSPP。
507、609检测水平同步脉冲讯号与垂直同步脉冲讯号何者先到达。
508、610若水平同步脉冲先检测出，则在水平空白期间对中央处理单元发出执行节约程序的响应讯号，反之，则在垂直空白期间对中央处理单元发出执行节约程序的响应讯号。
509、612检测垂直同步脉冲讯号发生与否。
510、613在垂直空白期间对中央处理单元发出执行省电程序的响应讯号。
605获知DD2的水平空白周期与显示分辨率。
606比较DD2的先进先出型视讯存储器的容量是否足够DD2于PSPP期间持续显示。
607将于PSPP期间显示所需的数据，预先从系统存储器提出并存储于DD2的先进先出型视讯存储器中。
608通知中央处理单元可开始执行省电程序。
具体实施例方式
在实际操作中，若欲在计算机系统中同时使二个以上的显示装置分别显现高分辨率画面，常常受限于系统存储器的频宽。以单一计算机系统同时连接二个显示装置为例，通常若其中一显示装置设定为高解析模式，另一显示装置则只能设定为低解析模式。或是二个显示装置皆设定为低解析模式。在双显示装置方案中，二个显示装置的水平与垂直频率往往不同，因此，二者的同步/空白周期(synchronization/blank period)亦不会同时发生。即使二者频率相同，也不一定会同步。即在两者间可能存在同步相位差。依实施例所示，本发明提供一种方法，使在CPU因执行省电程序而处于无响应期间时，能使先进先出型(first-in-first-out，FIFO)视讯存储器持续提供该低分辨率显示装置所需的图像/绘图数据，并且在另一显示装置(通常系一高分辨率显示装置)的同步/空白周期中使CPU进入无响应状态。当中央处理单元进行省电程序时，我们将对此二显示装置采取不同技术，以使其显示画面不间断。
一般来说，内建于视讯存储器中的先进先出型视讯存储器能够存储约4微秒(microseconds，μsec)的高分辨率图像数据。在相同先进先出型视讯存储器容量下，将可存放更久的低分辨率图像数据(通常长达14μsec)。这14μsec的图像数据，足以避免因中央处理单元执行省电程序而无响应期间(通常少于14μsec)导致的显示中断。当低分辨率显示装置取用预存在先进先出型视讯存储器中的图像/绘图数据时，高分辨率显示装置在同步/空白期间并不需要取用任何数据。
因此，本发明能够实施于具有不同先进先出型视讯存储器容量的双显示装置计算机系统。一般而言，预存在先进先出型视讯存储器的低分辨率图像数据量，已足够提供在省电期间的需求，但不足以同时使用在高解析及低解析显示装置。同时设置二组先进先出型视讯存储器分别存放高解析与低解析显示装置所需的图像/绘图数据，以供省电期间缓冲用，是一比较适当的设计。
图3、4、5将用来说明本发明的第一较佳实施例。图3、4中所示的方块图，是说明两种将显示装置连接于计算机系统的架构。本发明提供一种具有双显示装置计算机系统的显示方法，使具有双显示装置的计算机系统能够持续显示而不中断。该计算机系统具有先进先出型视讯存储器以及中央处理单元直接存取的系统存储器。另外，前述的二个显示装置中，至少有一个在低分辨率模式下运作。举例来说，本发明即可应用在如图3、4所示的计算机系统中，使得系统在中央处理单元无响应期间仍然能使图像显示不中断。本发明提供的计算机显示方法，可以应用于独立于北桥芯片外的绘图处理单元(如图3所示)，也可应用在内建于北桥芯片内的绘图处理单元(如图4所示)。就某种意义而言，系统中央处理单元的角色好像是一座桥梁，连接系统存储器与绘图处理单元。当中央处理单元落入无响应期间时，这座连接系统存储器与绘图处理单元的桥梁宛如中断一般。若未将本发明应用于其中，则在系统存储器与绘图处理单元之间的数据传输便会中断，也就是说，当中央处理单元执行省电程序而无法响应期间，在二个显示装置上的显示画面将会因而产生间断。本发明即针对上述缺点，提供一计算机显示方法，使具有双显示装置的计算机系统能够持续显示而不中断。
图5是依照本发明的第一较佳实施例流程图。在图中，步骤501为备妥二个显示装置，分别为DD1及DD2。步骤502，在二显示装置中选择其一，并设为低解析模式，在此假设DD1为低解析模式，而DD2为高解析模式。步骤503，检测省电讯号(此讯号是中央处理单元将执行省电程序所发出的请求讯号)，并且事先获知省电程序的周期长短(power saving process period，PSPP)。在步骤504及505期间，中央处理单元对绘图单元送出执行省电程序通知并等待响应。在这段期间，计算机系统的中央处理单元继续保持正常模式操作，并等待绘图单元发出省电程序的响应讯号。在中央处理单元被允许执行省电程序前，绘图单元继续由系统存储器提取DD1在PSPP期间所需的图像/图形数据，并预存在FIFO视讯存储器(步骤504)。在此同时进行步骤505，即针对DD2的解决方案。步骤505，获知DD2的水平空白周期(horizontal blank period，HBP)与垂直空白周期(vertical blank period，VBP)。步骤506，比较DD2的HBP与PSPP，若PSPP较小，则进行步骤507，反之则进行步骤509。在步骤507中，检测水平同步脉冲讯号(horizontal synchronizationpulse)与垂直同步脉冲讯号(vertical synchronization pulse)何者先到达。步骤507结束后进入步骤508，若水平同步脉冲先被检测则在水平空白期间对中央处理单元发出执行节约程序的响应讯号，反之，若是垂直同步脉冲先被检测到，则在垂直空白期间对中央处理单元发出执行节约程序的响应讯号。当中央处理单元接收到从绘图单元发出的执行节约程序响应讯号后，将耗用PSPP的时间以完成省电程序。在执行省电程序期间，DD1的先进先出型视讯存储器已预存足够的图像/绘图数据，以提供DD1显示使用。而在此同时，DD2正处于水平空白期间(或垂直空白期间)而不需要任何图像/绘图数据。因为DD2的水平空白期间大于PSPP，省电程序将在DD2的水平空白期间结束前完成。在省电程序结束后，系统回复提取数据给DD1与DD2，并且系统继续检测下次的省电程序(意指回到步骤503)。本文中所谓PSPP、水平空白期间、垂直空白期间、水平同步脉冲讯号以及垂直同步脉冲讯号，皆为本领域技术人员所熟知的技术名称。举例来说，水平同步脉冲讯号是一讯号，用以通知显示装置停止绘出某条水平线，并开始绘制下一条水平线。垂直同步脉冲讯号则是告知显示装置将于屏幕的左上角(以阴极射线管显示器为例)开始显示一新的帧(frame)。水平空白期间是指请求显示一新行所需时间。垂直空白期间则为准备显示一新帧所需时间。
回到步骤506，比较DD2的HBP与PSPP，若PSPP较大(含等于)，则进行步骤509。步骤509，当检知垂直同步脉冲讯号发生时，进入步骤510。步骤510，在垂直空白期间对中央处理单元发出执行省电程序的响应讯号。当CPU接收到从绘图单元发出的执行省电程序响应讯号后，将耗用PSPP的时间以完成省电程序。在执行省电程序期间，DD1的FIFO视讯存储器已预存足够的图像/绘图数据，以提供DD1显示使用。而与此同时，DD2正处于垂直空白期间而不需要任何图像/绘图数据。因为DD2的垂直空白期间大于PSPP，省电程序将在DD2的垂直空白期间结束前完成。在省电程序结束后，系统回复提取数据给DD1与DD2，并且系统继续检测下次的省电程序(意指回到步骤503)。
绘图处理单元(或绘图卡)产生水平同步脉冲讯号与垂直同步脉冲讯号，利用水平空白期间及垂直空白期间，分别藉此二同步脉冲讯号，使得绘图处理单元(或绘图卡)与显示装置能精确地同步运作。此外，绘图处理单元(或绘图卡)还另外产生二种讯号，即水平空白讯号(horizontal blank signal)与垂直空白讯号(vertical blank signal)，可以分别代替前述的水平与垂直同步脉冲讯号。
图6是依照本发明的第二较佳实施例的流程图。硬件设置与本发明的第一较佳实施例相似，但其中为显示装置DD1及DD2各装置一专用先进先出型视讯存储器。本发明的第二较佳实施例详细说明如下。在图6中，步骤601为备妥显示装置DD1及DD2。步骤602中，在二显示装置中选择其一并设为低解析模式，在此假设DD1为低解析模式，而DD2为高解析模式。当然，也可能DD1与DD2皆为低解析模式。步骤603，检测省电讯号(此讯号是中央处理单元将执行省电程序所发出的请求讯号)，并且事先获知省电程序的周期长短。在步骤604及605期间，中央处理单元对绘图单元送出执行省电程序通知并等待响应。在这段期间，计算机系统的中央处理单元继续保持正常模式操作，并等待绘图单元发出省电程序的响应讯号。在中央处理单元被允许执行省电程序前，绘图单元继续由系统存储器提取DD1在PSPP期间所需的图像/图形数据，并预存在DD1专用的先进先出型视讯存储器(步骤604)。在此同时进行步骤605，获知DD2的水平空白周期与显示分辨率。步骤606是比较DD2专用的先进先出型视讯存储器的容量是否足够DD2在PSPP期间持续显示。若DD2的先进先出型视讯存储器容量够大，足以存储在PSPP的期间的显示数据，即可进行步骤607。步骤607就是将在PSPP期间显示所需的数据，预先从系统存储器提出并存储在DD2的先进先出型视讯存储器中。当完成DD1与DD2的先进先出型视讯存储器预存后，绘图单元即对中央处理单元发出执行省电程序的响应讯号，以通知中央处理单元可开始执行省电程序(步骤608)。当CPU接收到从绘图单元发出的执行省电程序响应讯号后，便立即执行省电程序。在省电程序执行期间，DD1与DD2的先进先出型视讯存储器已预存足够的图像/绘图数据。在省电程序结束后，系统回复提取数据给DD1与DD2，并且系统继续检测下次的省电程序(意指回到步骤603)。如果DD2的先进先出型视讯存储器的容量太小，不足以容纳PSPP期间所需的显示数据，便进行如同第一较佳实施例中步骤506、507、508、509以及510的类似步骤，分别是步骤611、609、610、612以及613。在完成省电程序后，回到步骤603，继续等待下次的省电程序。
虽然本发明已以一较佳实施例披露如上，然其并非用以限定本发明，本领域的技术人员在不脱离本发明的精神和范围的前提下，可作若干的更动与润饰，因此本发明的保护范围视后附的权利要求为准。
权利要求
1.一种具有双显示装置计算机系统的显示方法，以使一绘图数据得以持续显示，该计算机系统具有一先进先出型视讯存储器，以及受一中央处理单元直接存取的一系统存储器，所述显示装置中至少有一显示装置是运作于一低解析模式，该方法包括判定所述显示装置何者运作于该低解析模式；自该中央处理单元接收一省电讯号，藉以获知该中央处理单元欲执行一省电程序的请求；自该系统存储器提取该低解析显示装置所需的显示数据，并预存于该先进先出型视讯存储器；以及依据该另一显示装置的一显示时序而触发该省电程序。
2.如权利要求1所述的具有双显示装置计算机系统的显示方法，其中依据该另一显示装置的一显示时序而触发该省电程序的步骤还包括检测该另一显示装置的一水平同步讯号或一垂直同步讯号何者先到达；以及在该另一显示装置的一水平空白期间或一垂直空白期间进行该省电程序。
3.如权利要求2所述的具有双显示装置计算机系统的显示方法，还包括得知该中央处理单元进行该省电程序所需时间，以及该另一显示装置的该水平空白期间的时间长；比较该中央处理单元进行该省电程序所需时间，及该另一显示装置的该水平空白期间的时间；以及若该中央处理单元进行该省电程序所需时间，大于该另一显示装置的该水平空白期间的时间，则在该另一显示装置的该垂直空白期间执行该省电程序。
4.如权利要求2所述的具有双显示装置计算机系统的显示方法，其中该水平同步讯号是在该水平空白期间，使该显示装置与该绘图处理单元得以同步运作。
5.如权利要求4所述的具有双显示装置计算机系统的显示方法，其中该水平空白期间是由该绘图处理单元提供。
6.如权利要求2所述的具有双显示装置计算机系统的显示方法，其中该垂直同步讯号是在该垂直空白期间，使该显示装置与该绘图处理单元得以同步运作。
7.如权利要求6所述的具有双显示装置计算机系统的显示方法，其中该垂直空白期间是由该绘图处理单元提供。
8.一种具有双显示装置计算机系统的显示方法，以使绘图数据得以持续显示，该计算机系统对所述显示装置任一分别备有一先进先出型视讯存储器，以及受一中央处理单元直接存取的一系统存储器，所述显示装置中至少有一显示装置是运作于一低解析模式，该方法包括判定所述显示装置何者运作在该低解析模式；自该中央处理单元接收一省电讯号，藉以获知该中央处理单元欲执行一省电程序的请求；自该系统存储器提取该低解析显示装置所需的显示数据，并预存于该低解析显示装置的先进先出型视讯存储器；测知该另一显示装置的一运作分辨率、该另一显示装置的先进先出型视讯存储器的一容量、以及该省电期间时间长；以及若该另一显示装置的先进先出型视讯存储器容量足以预存该省电期间所需的该绘图数据，则，自该系统存储器提取该另一显示装置所需的显示数据，并预存于该另一显示装置的先进先出型视讯存储器，否则，依据该另一显示装置的一显示时序触发该省电程序。
9.如权利要求8所述的具有双显示装置计算机系统的显示方法，其中依据该另一显示装置的一显示时序触发该省电程序的步骤还包括检测该另一显示装置的一水平同步讯号或一垂直同步讯号何者先到达；以及在该另一显示装置的一水平空白期间或一垂直空白期间进行该省电程序。
10.如权利要求9所述的具有双显示装置计算机系统的显示方法，还包括测知该另一显示装置，在其该运作分辨率下的该水平空白期间的时间长；比较该中央处理单元进行该省电程序所需时间，及该另一显示装置的该水平空白期间的时间；以及若该中央处理单元进行该省电程序所需时间，大于该另一显示装置的该水平空白期间的时间，则在该另一显示装置的该垂直空白期间执行该省电程序。
全文摘要
一种具有双显示装置计算机系统的显示方法，以使图像/绘图数据得以持续显示而不受中央处理单元无响应期间的影响，该计算机系统包括一组或二组先进先出型视讯存储器，以及受中央处理单元直接存取的系统存储器。双显示装置中至少有一显示装置是运作于低解析模式。该方法包括判定双显示装置何者运作于低解析模式；自中央处理单元接收一省电讯号；自系统存储器提取低解析模式显示装置所需的显示数据，并预存在先进先出型视讯存储器；以及依据该另一显示装置的显示时序而触发该省电程序。
文档编号G09G5/18GK1492310SQ03158
公开日2004年4月28日 申请日期2003年9月22日 优先权日2002年10月19日
发明者宣以方, 杨心伟, 谷锦明, 白逸民 申请人:威盛电子股份有限公司