专利名称：有机发光二极管显示器像素电路数据更新装置的制作方法
技术领域：
本发明关于一种有机发光二极管(organic light emitting diode)显示器像素(pixel)电路中数据的更新装置。
背景技术：
显示器像素电路所消耗的功率以CV2F计算。其中C为电容值，F则为帧更新频率(frame rate)，亦即每秒更新多少次帧。电容值与帧更新频率均和显示面板的大小及清晰度有关。V为驱动电压值，和晶体管本身性能有关。
常规技术中有机发光二极管显示器像素电路100如图1。该像素电路100包含一有机发光二极管102及一电容104，该电容104用于存储数据。可以看到其中并无更新(refreshing)装置供待机(idling)时使用。待机时若仍以相同的帧更新频率来更新帧，功率损耗较大。若有一个待机时能以较低频率更新帧的更新装置，即可降低功率损耗。
发明内容
本发明即在提供一种有机发光二极管显示器像素电路中数据的更新装置。该更新装置使用于待机时，能以较低频率更新帧而降低功率损耗。
本发明提供一种有机发光二极管显示器像素电路中数据的更新装置。其中数据为一电压值，存储于显示器像素电路的一电容中。该更新装置包含一数据更新电路。该数据更新电路包含一电压传输端，一第一控制信号输入端，以及一第二控制信号输入端。其中电压传输端与电容连接。第一与第二控制信号输入端用于输入第一与第二控制信号，以控制数据更新电路读入电压值及/或将电压值写回的时机及/或期间。本发明即利用第一与第二控制信号使该更新装置可以较低频率更新数据，而得降低功率损耗。
其中数据更新电路的较佳实施例可包含一记忆电路，一第一开关单元及一第二开关单元。其中记忆电路包含一第一电压传输端及一第二电压传输端。第一电压传输端用于记忆电路读入电压值。第二电压传输端用于记忆电路写回电压值。记忆电路用于记忆电压值。第一开关单元包含一第一端，一第二端与一第三端。其中第一端与所述电压传输端连接。第二端与第一电压传输端连接。第三端与所述第一控制信号输入端连接。第二开关单元还包含一第一端，一第二端与一第三端。其中第一端与所述电压传输端连接。第二端与第二电压传输端连接。第三端与所述第二控制信号输入端连接。
所述第一开关单元及第二开关单元的较佳实施例为薄膜晶体管。薄膜晶体管包含源极，漏极与栅极。其中源极用作开关单元的第一端。漏极用作开关单元的第二端。栅极则用作开关单元的第三端。
所述记忆电路的较佳实施例利用两个反相器实现。其中第一反相器与第二反相器各自包含一第一端与一第二端。第一反相器的第一端与第二反相器的第二端连接。第一反相器的第二端与第二反相器的第一端连接。第一反相器的第一端与所述第二电压传输端连接。
为解释本发明的原理，参照附图并做以下的叙述。其中类似的编号表示类似的元件；图1为常规技术中有机发光二极管显示器像素电路示意图；图2为本发明较佳实施例与有机发光二极管显示器像素电路结合的示意图；以及图3为本发明中第一控制信号与第二控制信号的一实施例。
附图元件符号说明100、200像素电路102、202有机发光二极管104、204电容206更新装置208数据更新电路 210电压传输端212第一控制信号输入端 214第二控制信号输入端316记忆电路 218第一薄膜晶体管2182第一薄膜晶体管的源极2184第一薄膜晶体管的漏极2186第一薄膜晶体管的栅极220第二薄膜晶体管2202第二薄膜晶体管的源极2204第二薄膜晶体管的漏极2206第二薄膜晶体管的栅极222第一电压传输端224第二电压传输端 226第一反相器
2262第一反相器的第一端2264第一反相器的第二端228第二反相器 2282第二反相器的第一端2284第二反相器的第二端具体实施方式
本发明提供一种有机发光二极管显示器像素电路中数据的更新装置。主要精神在以较低频率更新数据，而得以降低功率损耗。本发明较佳实施例与有机发光二极管显示器像素电路结合的示意图如图2。所得像素电路200中数据为一电压值，存储于像素电路200的一电容204中。该更新装置206包含一数据更新电路208。该数据更新电路208包含一电压传输端210，一第一控制信号输入端212，以及一第二控制信号输入端214。其中电压传输端210与电容204连接。第一控制信号输入端212与第二控制信号输入端214用于输入第一控制信号CS1与第二控制信号CS2，以控制数据更新电路208读入电压值及/或将电压值写回的时机及/或期间。
当显示器进入待机状态，即由该更新装置206接管数据的更新。其更新过程可举例如下。第一控制信号输入端212给予数据更新电路208一第一控制信号CS1，告知数据更新电路208读入电容204的电压值。数据更新电路208则通过电压传输端210读入电压值并记忆之。一段预定时间后，第二控制信号输入端214给予数据更新电路208一第二控制信号CS2，告知数据更新电路208写回电压值至电容204。其主要精神在于利用第一控制信号CS1与第二控制信号CS2控制帧更新频率。帧更新频率较低即可降低功率损耗。该第一与第二控制信号的一实施例如图3。其中CS1为第一控制信号，CS2则为第二控制信号。
仍参考图2。该较佳实施例的数据更新电路208还包含一记忆电路216，一第一薄膜晶体管218及一第二薄膜晶体管220。其中第一薄膜晶体管218与第二薄膜晶体管220分别用作第一与第二开关单元。记忆电路216包含一第一电压传输端222及一第二电压传输端224。第一电压传输端222用于记忆电路216读入电压值。第二电压传输端224用于记忆电路216写回电压值。记忆电路216用于记忆电压值。第一薄膜晶体管218包含一源极2182，一漏极2184与一栅极2186。其中源极2182与电压传输端210连接。漏极2184与第一电压传输端222连接。栅极2186与第一控制信号输入端212连接。第二薄膜晶体管220还包含一源极2202，一漏极2204与一栅极2206。其中源极2202与电压传输端210连接。漏极2204与第二电压传输端224连接。栅极2206与第二控制信号输入端214连接。
仍参考图2。于该较佳实施例中，记忆电路216利用两个反相器226、228实现。第一反相器226的第一端2262与第二反相器228的第二端2284连接。第一反相器226的第二端2264与第二反相器228的第一端2282连接。第一反相器226的第二端2264与第一电压传输端222连接。第二反相器228的第一端2282与第二电压传输端224连接。
上述说明并非对本发明范畴的限制，且上述说明以及各种改变与均等性的安排皆于本发明权利要求意欲保护的范畴内。
权利要求
1.一种显示器像素电路中数据的更新装置，用于更新该数据，该数据为一电压值，该电压值存储于该显示器像素电路的一电容中，该更新装置包含一数据更新电路，该数据更新电路包含一电压传输端，该电压传输端与该电容连接；以及一第一控制信号输入端，用于输入一第一控制信号，以控制该数据更新电路读入该电压值及/或将该电压值写回的时机及/或期间。
2.如权利要求1所述的更新装置，其中该显示器像素电路包含一有机发光二极管。
3.如权利要求2所述的更新装置，其中该数据更新电路还包含一第二控制信号输入端，用于输入一第二控制信号，以控制该数据更新电路读入该电压值及/或将该电压值写回的时机及/或期间。
4.如权利要求3所述的更新装置，其中该数据更新电路还包含一记忆电路，该记忆电路包含一第一电压传输端及一第二电压传输端；一第一开关单元，该第一开关单元包含一第一端与该电压传输端连接，该第一开关单元包含一第二端与该第一电压传输端连接，该第一开关单元包含一第三端与该第一控制信号输入端连接；以及一第二开关单元，该第二开关单元包含一第一端与该电压传输端连接，该第二开关单元包含一第二端与该第二电压传输端连接，该第二开关单元包含一第三端与该第二控制信号输入端连接；其中该第二电压传输端用于该记忆电路读入该电压值，该第二电压传输端用于该记忆电路写回该电压值，该记忆电路用于记忆该电压值。
5.如权利要求4所述的更新装置，其中该第一开关单元为一薄膜晶体管，该薄膜晶体管包含一源极用作该第一开关单元的第一端，该薄膜晶体管包含一漏极用作该第一开关单元的第二端，该薄膜晶体管包含一栅极用作该第一开关单元的第三端。
6.如权利要求4所述的更新装置，其中该第二开关单元为一薄膜晶体管，该薄膜晶体管包含一源极用作该第二开关单元的第一端，该薄膜晶体管包含一漏极用作该第二开关单元的第二端，该薄膜晶体管包含一栅极用作该第二开关单元的第三端。
7.如权利要求4所述的更新装置，其中该记忆电路还包含一第一反相器，该第一反相器包含一第一端及一第二端；以及一第二反相器，该第二反相器包含一第一端及一第二端；其中该第一反相器的第一端与该第二反相器的第二端连接，该第一反相器的第二端与该第二反相器的第一端连接，该第一反相器的第二端与该第一电压传输端连接，该第二反相器的第一端与该第二电压传输端连接。
全文摘要
本发明提供一种有机发光二极管显示器像素电路中数据的更新装置。其中数据为一电压值，存储于显示器像素电路的一电容中。该更新装置包含一数据更新电路。该数据更新电路包含一电压传输端，一第一控制信号输入端及一第二控制信号输入端。其中电压传输端与电容连接。第一与第二控制信号输入端用于输入第一与第二控制信号，以控制数据更新电路读入电压值及/或将电压值写回的时机及/或期间。
文档编号G09G3/32GK1713259SQ200410049090
公开日2005年12月28日 申请日期2004年6月15日 优先权日2004年6月15日
发明者薛玮杰, 石安, 蔡耀铭 申请人:统宝光电股份有限公司