半导体装置及其控制方法

专利名称：半导体装置及其控制方法
技术领域：
本发明涉及一种半导体装置及其控制方法。
背景技术：
通过把液晶系统搭载于移动电话等电子设备，可实现电子设备的小型化。并且，能够通过驱动构成液晶系统的液晶面板的驱动器(广义为集成电路或半导体装置)的精确驱动控制，从而实现进一步的低功率消耗。
在这样的驱动器中内置有控制寄存器。通过在所述控制寄存器上设定控制数据，使与该控制数据相对应的驱动控制成为可能，并能够实现更精确的驱动控制。例如，包括进行所需显示区域的设定、所需驱动数据线的选择、被供给的显示数据的移动方向的选择、显示用的输出时序的设定等的控制寄存器。
驱动器连接于微处理器(Micro Processor Unit以下，略写为MPU。)(显示控制器)。如日本专利特开2001-222249号公报所公示的那样，MPU在电源接通时、或在显示期间，在驱动器的控制寄存器中设定控制数据。驱动器生成控制寄存器设定的控制信号，并基于该控制信号进行驱动控制。
通常，液晶的驱动需要高电压。因此，在驱动液晶的驱动器内，容易产生伴随液晶驱动的噪声。所以，有时因为在驱动器内产生的噪声，而使控制器内的控制寄存器内容被重写。
对于这样的噪声的产生，需要改进制造工艺及布图设计，使强化抗噪声的措施发挥作用。可是，控制寄存器的内容很少会被频繁重写，而且，往往只是在电源接通时或初始化时访问控制寄存器的内容。也就是说，即使假设控制寄存器的内容被重写，也几乎不会使系统动作陷入致命状况，所以改进制造工艺而导致成本的提高有时并不妥当。
另一方面，特别是在与显示有关的驱动过程中，若控制寄存器的内容被重写，则有时会产生图像的混乱，又需要采取一些相应的对策。
这样，需要以低成本提供强化了抗噪声性能，可以稳定进行控制的驱动器。并且，在实现MPU(显示控制器)的驱动器控制的同时，以低成本来强化抗噪声性能以便满足需求。

发明内容
鉴于上述技术缺陷，本发明的目的在于提供一种采用低成本的制造工艺、强化抗噪性能、可以进行稳定的控制的半导体装置及其控制方法。
为了解决上述技术问题，本发明涉及一种基于与从外部设定的控制数据对应的控制信号而控制的半导体装置，其包括设定所述控制数据的控制寄存器；对存储了第一控制指令的非易失性存储器进行该第一控制指令的读出控制的定序器；用于输出从该非易失性存储器读出的第一控制指令的第一指令总线；解码该第一指令总线上的该第一控制指令的第一译码器；其中，所述定序器对该非易失性存储器周期性地进行该第一控制指令的读出控制，该第一译码器译码被输出到该第一指令总线上的该第一控制指令时，在所述控制寄存器设定与该第一控制指令对应的所述控制数据。
根据本发明，对存储了用于控制半导体装置的控制指令的非易失性存储器，周期性地进行同一控制指令的读出控制，并在第一译码器进行控制指令的译码。而且，在第一译码器译码时，在控制寄存器重复设定与该控制指令相对应的控制数据。基于与控制数据相对应的控制信号，控制半导体装置。
由此，即使因噪声等原因使控制寄存器的内容被重写，也能在经过某期间后恢复控制寄存器原来的内容。所以，不需要谋求采用高耐压工艺的噪声对策，而能以低成本的制造工艺减少产生噪声引起的误动作。
另外，在本发明的半导体装置中包括被设定为第一状态或第二状态的外部设定用端子，该定序器在该外部设定用端子为第一状态(例如被施加高电位一侧的电压的状态)时，能够进行对该非易失性存储器的该第一控制指令的读出控制。
按照本发明，例如在半导体装置的电源接通时，能对非易失性存储器开始控制指令的周期性的读出控制。所以，不再需要设置令控制指令的读出控制开始的控制器等。
另外，本发明的半导体装置，具有控制标志寄存器，用于设定控制标志；第二指令总线，用于输出第二控制指令；第二译码器，对该第二指令总线上的所述第二控制指令进行译码；转换电路，其将所述第一及第二指令总线的其中一个连接到所述第一译码器上，该转换电路基于该控制标志，向该第一译码器输出该第一及第二指令总线的任何一个控制指令，该定序器能基于该第二译码器的译码结果，在该控制标志寄存器设定该控制标志的同时，基于该第一译码器的译码结果，在该控制寄存器设定与该第一及第二指令总线的某一个的控制指令相对应的控制数据。
另外，根据本发明的半导体装置，以基于该第二译码器的译码结果设置或复位该控制标志为条件，所述转换电路能将该第一指令总线与第一译码器连接的状态转换到该第二指令总线与第一译码器连接的状态。
根据本发明，在对非易失性存储器进行周期性地读出控制的期间，例如，可以进行与控制器输出的控制指令相对应的控制。并且，第2译码器只需对转换电路的转换控制的控制指令的进行译码，所以，不需要设置多个与第一译码器相同规模的译码器，从而使电路规模的增大得以抑制。
另外，在本发明的半导体装置，该转换电路检测出所述第二译码器在第二指令总线上输出所述第二控制指令时，将该第二指令总线连接到该第一译码器。
按照本发明，可以削减第二译码器的规模，实现半导体装置的低成本化。
另外，在本发明涉及的半导体装置中，该第一指令总线可以与该非易失性存储器电连接。
另外，在本发明涉外的半导体装置中，该第二指令总线可以连接到输出该第二控制指令的控制器上。
另外，在本发明的半导体装置中，该非易失性存储器可以是电可擦除只读存储器(EEPROMElectrically Erasable ProgrammableRead Only Memory)。
其次，在本发明的半导体装置中，具有用于寄存显示数据的显示数据寄存器和基于上述显示数据寄存器中寄存的该显示数据，驱动显示部分的数据线的数据线驱动电路。在该非易失性存储器中存储用于显示设定的控制指令，该第二指令总线可以连接到输出该第二控制指令的显示控制器。
按照本发明，能够提供实现了低成本化，并且，可根据控制指令进行精密控制的数据驱动器。
另外，本发明涉及一种控制半导体装置的方法，系基于与从外部设定的控制数据相对应的控制信号控制半导体装置的方法，其特征在于对存储了第一控制指令的非易失性存储器进行周期性地控制该第一控制指令的读出，在每次对从该非易失性存储器读出的该第一控制指令进行译码时，在控制寄存器设定与该第一控制指令相对应的控制数据，基于所述控制寄存器的内容，生成所述控制信号。
另外，在本发明的半导体装置的控制方法中，当外部设定用端子为第一状态时，可进行针对该非易失性存储器的该第一控制指令的读出控制。
另外，根据本发明涉及的半导体装置的控制方法，译码第二控制指令，响应基于该第二控制指令的译码结果设定的控制标志，译码第一及第二指令总线的某一个控制指令，在该控制寄存器设定与该第一及第二指令总线的某一个控制指令相对应的控制数据。


图1给出了本实施例的半导体装置的主要构成部分的概要框图。
图2是通过定序器的第一控制指令的读出控制的时序示意图。
图3是通过定序器的第二控制指令的读出控制的时序示意图。
图4给出了本实施例的半导体装置适用的数据驱动器和非易失性存储器及控制器的连接关系的模式图。
图5给出了数据驱动器的构成概要框图。
图6给出了相当于一个输出的数据驱动器的构成概要框图。
图7给出了EEPROM的构成概要框图。
图8是图7所示的EEPROM的读出控制一例时序图。
图9是给出了存储了控制指令的EEPROM的存储器空间的一例示意图。
图10是数据驱动器的读出控制用寄存器的一例示意图。
图11是定序器的工作流程图例。
图12是使用了停止指令的数据驱动器的控制数据设定方法的一例流程图。
图13是使用了状态读出指令的数据驱动器的控制数据设定方法的一例流程图。
图14是本实施例涉及的液晶系统的构成例框图。
图15是本实施例涉及的液晶系统的其他例框图。
图16是通过LTPS工艺形成的LCD面板的数据线框图。
图17是各成分用数据线、各开关元件的开关控制信号的一例时序图。
图18是各成分用数据线、各开关元件的开关控制信号的其他例时序图。
具体实施例方式
以下，就本发明的优选实施例，根据附图示进行详细说明。另外，以下说明的实施例，并不是对权利要求范围记载的本分明的内容的不当限定，另外，以下说明的全部构成也未必是本发明的必须构成要件。
1.半导体装置图1给出了本实施例的半导体装置的构成主要部分的概要。另外，可以省略它们的一部分。
半导体装置具有控制电路10。控制电路10生成控制信号。基于控制电路10生成的控制信号10控制构成半导体装置的各电路。控制电路10生成与存储在控制数据存储部分20中的控制数据相对应的控制信号。控制数据存储部分20包括控制寄存器22。在控制寄存器22中，例如从半导体装置外部设定控制数据。
另外，半导体装置包括定序器30。定序器30进行在控制寄存器22设定控制数据的控制。此定序器30的功能可通过存储了由特殊用途集成电路等(Application Specific Integrated CircuitASIC)实现的硬件、或固件的ROM(Read-Only Memory)和中央处理器(Central Processing Unit以下略写为CPU。)实现。
半导体装置具有第一接口(InterFace以下略写为I/F。)电路40、第一译码器50。第一I/F电路40和第一译码器50可以通过第一指令总线60电连接。第一I/F电路40的功能通过Input/Output(I/O)元件(输入电路(输入缓冲器))、输出电路(输出缓冲器)或输入输出电路(输入输出缓冲器)、电极(基座)及半导体装置的端子(插头)实现。第一I/F电路40与没有图示的非易失性存储器电连接。
通过第一I/F电路40，从没有图示的非易失性存储器读出的控制指令(指令)向第一指令总线60输出。
第一译码器50能够译码第一指令总线60上输出的控制指令。
在这样的半导体装置中，定序器30对存储了第一控制指令的非易失性存储器进行第一控制指令的读出控制。
图2给出了说明定序器30的第一控制指令的读出控制的时序图的一例。
定序器30通过第一I/F电路40，对没有图示的非易失性存储器周期地进行第一控制指令的读出控制。如图2所示，周期地对非易失性存储器输出读出请求REQ1，对应于该读出请求REQ1，把从该非易失性存储器读出的控制数据CD1存入半导体装置。
定序器30进行的读出控制的周期可以固定(T1＝T2＝…)，也可以不固定(T1≠T2≠T3…)。只要在予设的固定期间内读出第一控制指令就可以。还可以对相同的第一控制指令进行反复的读出控制。另外，读出控制可以通过第一指令总线60及第一I/F电路40进行。
另外，在图2给出了周期地进行对第一控制指令的读出控制的情况，但，也可以分别周期地进行对多个控制指令的读出控制。
利用定序器30的读出控制，从没有图示的非易失性存储器读出的第一控制指令，通过第一I/F电路40输出到第一指令总线60。并且，第一译码器50与第一指令总线60电连接，第一指令总线60上的第一控制指令提给第一译码器50。第一译码器50译码第一指令总线60上的第一控制指令。
并且，定序器30在第一译码器50译码被输出到第一指令总线60上的第一控制指令时，在控制寄存器22设定与第一控制指令相对应的控制数据。
另外，与控制指令相对应的控制数据可以是作为控制指令自身参数的关联数据，也可以是随控制指令输出到指令总线的数据。
这样，对存储了用于控制半导体装置的控制指令的非易失性存储器，周期地进行相同控制指令的读出控制，在第一译码器50进行控制指令的译码。并且，在第一译码器50译码时，在控制寄存器22重复设定与该控制指令相对应的控制数据，由此，可使即便因为噪声等而改写了控制寄存器22的内容，也能在经过某期间后使控制寄存器22恢复原来的内容。所以，不需要谋求采用高耐压工艺的噪声对策，能以低成本的制造工艺降低产生噪声引起的误动作。
另外，作为存储在没有图示的非易失性存储器的控制指令，可以包括设定产品编号或生产批号的指令、电源接通时的设定用指令、或初始化时的设定用指令。
另外，半导体装置可以包括外部设定用端子70。外部设定用端子70被设定为第一状态或第二状态。更具体地，外部设定用端子70，作为第一状态，例如可以设定为施加予设的高电位侧的电源电压的状态，或作为第二状态，例如可以设定为施加予设的低电位侧的电源电压的状态。并且，定序器30在外部设定用端子70为第一状态(例如施加高电位一侧的电源电压的状态)时，通过第一I/F电路40，进行针对无图示的非易失性存储器的第一控制指令的读出控制。
由此，在半导体装置的接通电源时，不管控制寄存器22的内容如何，都能对如上所述的非易失性存储器开始周期性的控制指令的读出控制。所以，使不使用控制器等令控制指令的读出控制开始的结构成为可能。
不过，半导体装置优选由MPU(广义上为控制器)控制。因为通过采用控制器，可以实现适应于动作状况的最佳控制或反映用户输入的操作信息的控制。
所以，第一译码器50如果固定地与第一指令总线60连接，则第一译码器50就只能译码从非易失性存储器读出的控制指令。所以，在图1给出的半导体装置中，包括第二I/F电路80、第二译码器90及转换电路100。
第二I/F电路80和转换电路100通过第二指令总线110实现电连接。第一I/F电路40和转换电路100通过第一指令总线60，实现电连接。转换电路100的第一及第二指令总线60、110的其中一个连接在第一译码器50。更具体地，把第一及第二指令总线60、110的其中一个连接在译码器总线120上。译码器总线120被连接在第一译码器50上。
转换电路100基于控制数据存储部分20含有的控制标志寄存器24设定的控制标志进行转换控制。基于第二译码器90的译码结果，由定序器30设定控制标志。更具体地，基于该第二译码器90的译码结果，以设置或恢复控制标志为条件，转换电路100能从第一指令总线60与第一译码器50连接的状态转换到第二指令总线110与第一译码器50连接的状态。
第二I/F电路80和第一I/F电路40相同，其功能可通过I/O单元(输入电路(输入缓冲器))、输出电路(输出缓冲器)或输入输出电路(输入输出缓冲器)、电极(基座)及半导体装置的端子(管脚)实现。第二I/F电路80与没有图示的控制器(MPU)电连接。
通过第二I/F电路80，从没有图示的控制器输出的控制指令(指令)被输出到第二指令总线110。
第二译码器90对输出到第二指令总线110上的控制指令进行译码。
图3给出了说明定序器30的第二控制指令的读出控制的时序图的一个示例。
在此，定序器30为通过第一指令总线60及第一I/F电路40，对存储了第一控制指令的非易失性存储器周期性地进行第一控制指令的读出控制。即，控制标志变为“0”(复位状态)，转换电路100连接第一译码器50和第一指令总线60。由此，在控制寄存器22，周期性地重复设定与第一控制指令相对应的控制数据。
此时，控制器通过第二I/F电路80向第二指令总线110输出第二控制指令。第二译码器90译码第二指令总线110上的第二控制指令。定序器30在控制数据存储部分20含有的控制标志寄存器24设定与第二译码器90的译码结果相对应的控制标志。例如，在控制标志寄存器24设定控制标志的值“1”(设置状态)。
并且，基于在控制标志寄存器24设定的控制标志，转换电路100从使第一译码器50与第一指令总线60连接的状态转换到使第一译码器50与第二指令总线110连接的状态。结果，第一译码器50能够进行第二指令总线110上的控制指令的译码。由此，在对非易失性存储器周期性地进行读出控制期间内，能响应从控制器输出的控制指令进行控制。并且，第二译码器90只需译码进行转换电路100的转换控制的控制指令，所以，不需要设置与第一译码器50相同规模的多个译码器，从而可以抑制电路规模的增大。
在此，以基于第二译码器90的译码结果设置控制标志为条件，转换电路100切换到使第二指令总线110与第一译码器50连接的状态。但并不限定于此。在控制标志的初始状态为“1”(设置状态)，以基于第二译码器90的译码结果恢复控制标志为条件，转换电路100可以切换到使第二指令总线110与第一译码器50连接的状态。
另外，第二译码器90可以只检测出由第二指令总线110输出的第二控制指令。此时，转换电路100以第二译码器90以检测出在第二指令总线110输出了第二控制指令为条件，将第二指令总线110连接到第一译码器50。由此，能大幅削减第二译码器90的电路规模。
另外，在图1，给出了将本实施例的半导体装置作为通过由I/O单元、电极及半导体装置的端子实现的第一及第二I/F电路40、80，与没有图示的非易失性存储器及控制器连接的装置，但并不限定于此。例如，本实施例的半导体装置也可以具有非易失性存储器及控制器中的至少一个。此时，能够只利用输入缓冲器、输出缓冲器或输入输出缓冲器来实现第一及第二I/F电路40、80的功能。
2.适用于数据驱动器的实施例下面，就本实施例的半导体装置适用于数据驱动器的情况进行说明。数据驱动器驱动面板的数据线。
图4是使用了本实施例的半导体装置的数据驱动器和非易失性存储器及控制器的连接关系模式图。
数据驱动器200与作为非易失性存储器的电可擦除数据的EEPROM(Electrically Erasable Programmable Read Only Memory)300以及液晶显示(Liquid Crystal Dsiplay以下，略写为LCD)控制器310(广义为显示控制器)连接。数据驱动器200至少可以内置EEPROM 300及控制器310中的一个。
数据驱动器200具有图1所示的半导体装置的各模块。所以，数据驱动器200周期地对EEPROM 300的显示设定用控制指令的读出进行控制。作为显示设定用的控制指令，除了在电源接通时及初始化时的设定用指令之外，还有用于选择驱动的数据线、设定显示时序等的指令。
EEPROM 300按照数据驱动器200的读出控制，对数据驱动器200输出存储的控制指令。在数据驱动器200中，在控制数据存储部分20设定与EEPROM 300输出的控制指令相对应的控制数据。由此，数据驱动器200基于从EEPROM 300读取的控制指令的进行液晶驱动。
此时，LCD控制器310若对数据驱动器200设定控制指令(从EEPROM 300读出的控制指令为别的控制指令)，则中断对EEPROM 300进行的周期性的读出控制。并且，在数据驱动器200中，由控制数据存储部分20存储与LCD控制器310设定的控制指令相对应的控制数据。由此，数据驱动器200基于来自EEPROM 300的控制指令进行液晶驱动。
图5给出了数据驱动器200的构成概要。但，与图1给出的半导体装置同一部分附加同一符号，并省略其说明。
在图5，作为图1给出的第一及第二I/F电路40、80，只示出了其端子。另外，可以省略它们的一部分。
数据驱动器200具有被输入驱动数据线的显示数据的显示数据输入端子400和各数据线输出端子与液晶面板的各数据线连接的多个数据线输出端子410。
数据驱动器200具有显示数据寄存器500、线锁存器510、DAC(Digital-to-Analog(Converter))(广义为电压选择电路520)、以及数据线驱动电路530。
显示数据寄存器500获取由显示数据输入端子400输入的显示数据。显示数据由LCD控制器310生成。LCD控制器310向显示数据输入端子400串行供给象素单位的显示数据。通过显示数据输入端子400在数据驱动器200输入的显示数据被输出到显示总线502上。显示数据寄存器500由移位寄存器构成。并且，显示数据寄存器500基于规定移位寄存器的移位时序的移位时钟，以1个象素为单位获取显示总线502上的显示数据。
基于水平同步信号Hsync，线锁存器510锁存显示数据寄存器500寄存的显示数据。
DAC 520从各基准电压与显示数据相对应的多个基准电压中，对每个数据线输出与线锁存器510输出的显示数据相对应的驱动电压(等级电压)。更具体讲，DAC 520译码来自线锁存器510的显示数据，基于译码结果选择多个基准电压的某一个。在DAC 520中，被选择的基准电压作为驱动电压输出给数据线驱动电路530。
数据线驱动电路530具备各数据输出部分对应于各数据线输出端子设置的多个数据输出部分。数据线驱动电路530的各数据输出部分基于来自DAC 520的驱动电压驱动数据线。
显示数据寄存器500、线锁存器510、DAC 520及数据线驱动电路530由控制电路10控制。
图6给出了相当于1个输出的数据驱动器200的构成概要。
图6给出了由控制电路10向各模块提供控制信号的一例。
由控制电路10控制位移方向，该位移方向是规定显示数据寄存器500依次存入的像素单位的显示数据的排列顺序的。如果由控制寄存器22设定指定移动方向的控制数据，控制电路10就输出表示与该控制数据相对应的移动方向的移动方向控制信号SHL(广义为控制信号)。并且，以基于移动方向控制信号SHL的顺序，使显示总线502上的象素单位的显示数据存入到显示数据寄存器500。
规定线锁存器510的获取周期性的水平同步信号Hsync依存于被驱动的液晶面板的数据线数。因此，如果在控制寄存器22设定指定水平扫描周期的控制数据，那么，控制电路10就输出与该控制数据相对应的周期的水平同步信号Hsync(广义为控制信号)。并且，基于水平同步信号Hsync，在线锁存器510中锁存被显示数据寄存器500寄存的显示数据。
DAC 520选择的多个基准电压可以进行γ校正，以使对应被驱动的液晶面板的液晶材料以及不同的该液晶面板的面板厂商，得到最佳灰阶特性。一旦在控制寄存器22设定进行γ修正的控制数据，则控制电路10就输出为进行与该控制信号对应的γ修正的γ修正信号(广义为控制信号)。并且，对DAC 520输出基于γ修正信号的γ修正后的多个基准电压(Vref)。DAC 520从γ修正后的多个基准电压(Vref)中选择与显示数据相对应的基准电压，并作为驱动电压输出。
数据线驱动电路530通过选择数据输出部分，可以实现由局部显示带来的低功耗化。如果在控制寄存器22设定用于指定选择的数据输出部分的控制数据被，则控制电路10就输出用于选择对应于该控制数据的数据输出部分的输出部分选择信号(广义为控制信号)。并且，只有根据输出部分选择信号选择的数据输出部分驱动数据线，该数据线根据来自DAC 520的驱动电压被连结在数据线输出端子。另外，数据输出部分的输出时序也同样由控制电路10控制。
这样，控制数据驱动器200的各部分的控制电路10与图1所示的半导体装置相同，输出基于在控制数据存储器20的控制寄存器22被设定的控制数据的控制信号。
首先，就存储控制指令的EEPROM 300进行说明，该控制指令是为了在控制寄存器22设定控制数据。
图7给出了EEPROM 300的构成概要。
在EEPROM 300上连接了地址/数据分隔总线和时钟线。地址/数据分隔总线及时钟线与数据驱动器200连接。
图8给出了EEPROM 300的读出控制的一例时序图。
例如，数据驱动器200在向地址/数据分隔总线输出地址数据A的同时，向时钟线输出1个时钟脉冲，由此可以在EEPROM 300设定地址数据A。此地址数据A是用于存储数据驱动器200读出的控制指令的EEPROM 300的存储空间上的地址。
其后，数据驱动器200向时钟线依次供给时钟。在EEPROM 300中，存入的地址数据A与时钟同步增量。并且，与地址数据A相对应的存储数据(控制数据)与时钟线的时钟同步，并输出到地址/数据分隔总线。
图9给出了存储控制指令的EEPROM 300的存储器空间的一例。
EEPROM 300的存储器空间被分割为多个区间。各区间由起始地址特定。共用区间由起始地址AH0特定。第一区间由起始地址AH1特定。同样，第二至第N(N为2以上的整数)区间分别由起始地址AH2至AHN特定。各区间存储1个或多个控制指令。
并且，数据驱动器200在区单位间进行控制指令的读出控制。
图10给出了数据驱动器200的读出控制寄存器的一例。
数据驱动器200通过设定图10给出的控制指令的读出控制用寄存器，能够读出存储在图9给出的EEPROM 300的希望区间的控制指令。
在读出控制用寄存器，对每个区间设定为1或0。在读出控制用寄存器中，例如，以初始状态设定给定的设定值，读出控制用寄存器的设定值被LCD控制器310更新。
设定值为1的区间，被数据驱动器200周期性地进行读出控制。设定值为0的区间，省略其数据驱动器200的读出控制。
通过把与共用区间相对应的设定值固定为1，数据驱动器200可以周期性地读出存储在共用区间和其他设定值被设定为1的区间的控制指令。
例如，在共用区间，最好存储电源接通时、初始化时所需要的控制指令。例如，存储控制在电源接通后几乎没有变更机会的系统固有的移动方向、水平扫描周期的控制指令。
在第一至至第N区间的各区间，最好是存储与电源接通后由用户指定的与各显示控制模式相对应的控制指令。例如，存储变更色数的控制指令、选择数据输出部分来变更窗口大小或局部显示区域的控制指令、或控制对色调特性进行微调的γ修正的控制指令。
进行对EEPROM 300的周期性读出控制时，数据驱动器200(狭义为定序器30)首先把由读出控制寄存器设定为1的区间的起始地址输出到EEPROM 300。并且，对EEPROM 300只输出适应区间的大小的时钟数。由此，EEPROM 300使起始地址与时钟同步并增量。并且，依次输出对应于被增量的地址所存储的控制指令。数据驱动器200存入由EEPROM 300输出的控制指令。
通过事先确定存储在各区间的控制指令的排列，数据驱动器200能在对应的控制寄存器依次设定存入的控制指令。
另外，在图10中，把各区间的大小作为固定尺寸说明的，但也可以由读出控制用指令设定各区间的大小。此时，数据驱动器200(狭义为定序器30)只对由被设定为1的区间所设定的部分(尺寸)输出时钟。
如上，根据数据驱动器200的存取控制，读出存储在EEPROM300的控制指令群。
在本实施例，如上述，存储在EEPROM 300的控制指令群被周期地读出期间，能存入来自LCD控制器310的控制指令，反映在数据驱动器200的控制上。为此，设置第二I/F电路80、第二译码器90及转换电路100。特别是通过限制第二译码器90译码的控制指令的种类，能使来自LCD 310的控制指令经由转换电路100提供给第一译码器50。所以，在第一译码器50上，能对第一及第二指令总线60、110上的控制指令共用地译码，抑制电路规模的增大。
在本实施例，例如，第二译码器90可以只对强制停止的停止指令进行译码，该强制停止的停止指令使对EEPROM 300的周期的读出控制进行强制停止。。
下面，就实现这样的数据驱动器200的控制的定序器30的动作进行说明。
图11给出了定序器30的动作流程。
初始化时，转换电路100使第二指令总线110和译码器总线120连接。
首先，定序器30检测是否处于向外部设定用端子70施加高电位一侧的电源电压的状态(第一状态)(步骤S10)。
检测出向外部设定用端子70施加高电位一侧的电源电压的状态(第一状态)时(步骤S10Y)，定序器30把控制数据存储部分20的控制标志寄存器24的控制标志设置为1(步骤S11)，同时，对于EEPROM 300，开始进行周期的控制指令的读出控制(步骤S12)。如图7至图10所示，定序器30开始进行对EEPROM 300的存取。
数据驱动器200，对应于在步骤S12所进行的对EEPROM 300的访问调用控制指令。在步骤S11，控制标志被设定为1，所以，转换电路100连接第一指令总线60和译码器总线120。因此，第一译码器50对来自EEPROM 300的控制指令进行译码，在该控制指令对应的控制寄存器设定与控制指令相对应的控制数据(步骤S13)。与在步骤S12进行的对EEPROM 300的存取相对应调用多个控制指令时，第一译码器50对每个控制指令译码，在该控制指令对应的控制寄存器，设定与控制指令对应的控制数据。
然后，从LCD控制器310检测是否有其他的控制指令(步骤S14)。从LCD控制器310检测出没有其他的控制指令时(步骤S14N)，检测是否经过了给定的期间(步骤S15)。此期间是指前次进行对EEPROM 300的存取控制后经过的时间。
并且，在步骤S15，检测出没有经过予设的期间时(步骤S15N)，返回步骤S14。另一方面，如果在步骤S15检测出经过了给定的期间时(步骤S15Y)，返回步骤S12，再次进行对EEPROM 300的控制指令的读出控制。由此，可以周期地从EEPROM 300读出相同控制指令。
在步骤S14，当从LCD控制器310检测出有其他的控制指令时(步骤S14Y)，根据第二译码器90的译码结果，识别来自LCD控制器310的控制指令是否为停止对EEPROM 300的周期性读出控制的停止指令，(步骤S16)。
并且，当被识别为停止指令时(步骤S16Y)，定序器30使控制标志归0(步骤S17)。
另外，在步骤S16，来自LCD 310的控制指令被识别为非停止指令时(步骤S16N)，或者在步骤S17复位了控制标志后(步骤S17)结束时(步骤S18Y)，结束一系列的处理(END)，如果不终止(步骤S18N)，则返回到步骤S19。
在步骤S10，检测出外部设定用端子70不处于被施加对应于逻辑电平H(高)的电压的状态(第一状态)时(步骤S10N)，进入步骤S19。
在步骤S19，与步骤S14相同，从LCD控制器310检测是否有其他的控制指令(步骤S19)。从LCD控制器310检测出没有其他的控制指令时(步骤S19N)，重复步骤S19。
另一方面，在步骤19中，从LCD控制器310检测出有其他的控制指令时(步骤S19Y)，基于第一译码器50的译码结果，定序器30识别是否为指示对EEPROM 300周期地进行控制指令的读出控制的存取指令(步骤S20)。
识别为是存取指令时(步骤S20Y)，进入步骤S21，开始对EEPROM 300的访问。
在步骤S20，识别为不是存取指令时(步骤S20N)，定序器30基于第一译码器50的译码结果，在与该控制指令相对应的控制寄存器设定与该控制指令相对应的控制数据(步骤S21)，进入步骤S18。
实现这样动作的定序器30只用ASIC的硬件就能实现。另外，也可以利用CPU和ROM的组合实现。
图12给出了使用停止指令的数据驱动器200的控制数据的设定方法的一例。
首先，从LCD控制器310，设定实行对EEPROM 300的控制指令的读出控制的存取指令(步骤S30)。另外，如上述，可以使用外部设定用端子70。由此，在控制寄存器22被周期性地设定控制数据。另外，通过使用图10给出的读出控制用寄存器，能周期性地设定所需的控制数据。
然后，从LCD控制器310设定上述的停止指令(步骤S31)。由此，对EEPROM 300的读出控制停止。
在此，从LCD控制器310设定其他的控制指令(步骤S32)。此控制指令利用转换电路100在第一译码器50进行译码。所以，能在由控制寄存器22设定与此控制指令相对应的控制数据。
并且，从LCD控制器310，再次设定执行对EEPROM 300的控制指令的读出控制的存取指令(步骤S33)。由此，再次在控制寄存器22设定控制数据。
另外，在图11，围绕第二译码器90作为只译码停止指令的译码器进行了说明，但并不限定于此。例如，第二译码器90在上述停止指令的基础上，也可以译码读出控制数据存储部分20的内容的状态读出指令。
图13给出了使用状态读出指令的数据驱动器200的控制数据的设定方法的一例。
首先，从LCD控制器310，设定实行对EEPROM 300的控制指令的读出控制的存取指令(步骤S40)。另外，如上述，可以使用外部设定用端子70。由此，可在控制寄存器22周期地设定控制数据。另外，通过使用图10给出的读出控制用寄存器，能周期性地设定所需的控制数据。
然后，从LCD控制器310设定上述的状态读出指令(步骤S41)。由此，停止对EEPROM 300的读出控制。
若从LCD控制器310设定状态读出指令，就被第二译码器90译码。并且，定序器30向LCD控制器310输出在控制数据存储部分20存储的控制寄存器22及控制标志寄存器24的内容(步骤S42)。
并且，从LCD控制器310，再次设定执行对EEPROM 300的控制指令的读出控制的存取指令(步骤S43)。由此，再次在控制寄存器22上周期地设定控制数据。
如上，除第一译码器50还要设置第二译码器90。并且，与第一译码器50比较，通过减少第二译码器90能译码的控制指令的种类，即使周期地进行从EEPROM 300读出控制指令的控制时，LCD控制器310也能设定控制指令，进行新的控制。
另外，对数据驱动器200的EEPROM 300的读出控制并不限定于图7～图10说明的情况。
3.适用于液晶系统的实施例下面，就图5给出的数据驱动器200适用的液晶系统进行说明。
图14给出了本实施例的液晶系统的构成概要。但与图5同一部分附加同一符号，并省略其说明。
液晶装置可以应用在移动电话、便携式信息设备(PDA等)、数码相机、投影仪、便携式音频播放器、大容量存储设备、录像机、电子记事本、或者GPS(全球定位系统Global Positioning System)等各种电子设备上。
在图14中，液晶装置610包括LCD面板(广义指显示面板，更广义为电光学装置)620，显示驱动器(列驱动电路)200，扫描驱动器(栅极驱动器或行驱动器)640，LCD控制器310和电源电路660。
此外，液晶装置610不需要包含全部这些电路模块，也可以省略其中的部分电路模块。
LCD面板620具有多条扫描线(栅极线)，各扫描线(栅极线)被设置在各行；多条数据线(源极线)，其与多条扫描线交叉且在各列设置各数据线；以及多个象素，各象素由多条扫描线的任意一条扫描线及多条数据线的任意一条数据线来特定。各象素包括薄膜晶体管(Thin Fiml Transistor以下，以下简称TFT)和象素电极。TFT与数据线连接，象素电极与该TFT连接。
更具体地，LCD面板620例如可形成在玻璃基板构成的面板基板上。在面板基板上配置有沿图14的Y方向排列多条、且分别沿X方向延伸的扫描线GL1至GLM(M为大于等于2的整数。M优选大于等于3)，以及沿X方向排列多条、且分别沿Y方向延伸的数据线DL1至DLN(N为大于等于2的整数)。在与扫描线GLm(1≤m≤M，m为整数)和数据线DLn(1≤n≤N，n为整数)的交叉点相对应的位置设置象素PEmn。象素PEmn具备TFTmn和象素电极。
TFTmn的栅电极连接扫描线GLm。TFTmn的源极电极连接数据线DLn。TFTmn的漏极电极连接象素电极。象素电极隔着液晶元件(广义为电光学装置)与该象素电极对向的对置电极COM(共用电极)之间形成液晶电容CLmn。另外，可以与液晶电容CLmn并联形成保持电容。根据象素电极和对置电极COM之间的电压，改变象素的透射率。由电源电路660生成提供给对置电极COM的电压VCOM。
数据驱动器200基于在每一水平扫描期间供给的相当于一个水平扫描期间的显示数据驱动LCD面板320的数据线DL1至DLN。更具体讲，数据驱动器200能基于显示数据，驱动数据线DL1至DLN中的至少一条。
扫描驱动器640扫描LCD面板620的扫描线GL1至GLM。更具体地说，扫描驱动器640在一垂直期间内，依次选择扫描线GL1至GLM，并驱动被选择的扫描线。
LCD控制器310按照无图示的CPU等主机设定的内容，对数据驱动器200、扫描驱动器640及电源电路660输出控制信号。更具体而言，例如，LCD控制器310对数据驱动器200及扫描驱动器640提供诸如工作模式的设置内容和在内部生成水平同步信号或垂直同步信号。水平同步信号规定水平扫描期间。垂直同步信号规定垂直扫描期间。另外，LCD控制器310对电源电路660利用极性反转信号POL、进行对置电极COM的电压VCOM的极性反转计时控制。
电源电路660基于外部供给的基准电压，生成应用在LCD面板620上的各种电压和用在对置电极COM上的电压VCOM。
另外，在图14，液晶系统610具有LCD控制器310，但也可以把LCD控制器310设置在液晶系统610的外部。或可以把LCD控制器310和主机(没有图示)内置在液晶系统610内。
另外，可以把扫描驱动器640、LCD控制器310及电源电路660中的至少1个可内置于数据驱动器200中。
另外，可以在LCD面板620上形成数据驱动器200、扫描驱动器640、LCD控制器310及电源电路660的部分或全部。例如在图15中，在LCD面板620上形成数据驱动器200及扫描驱动器640。这样，LCD面板620具备多条数据线、多条扫描线、各象素由多条数据线的任意一条和多条扫描线的任意一条特定的多个象素、驱动多条数据线的显示驱动器。在LCD面板620的象素形成区域680形成多个象素。
可是，通过低温多晶硅(Low Temperature Poly-Silicon以下简称为LTPS)工艺，能够在LCD面板620上设置开关电路。按照LTPS工艺，能够在具备开关元件(如TFT)等的象素形成的面板基板(如玻璃基板)上直接形成驱动电路等。因此，能削减部件数，使显示面板的小型轻量化成为可能。另外，在LTPS，应用现有的硅工艺技术，在维持开口率的基础上，能够使象素细微化。而且，LTPS与非晶体硅(am orphous silicona-Si)比较，电荷的迁移率大，且寄生电容小。所以，即使画面尺寸扩大引起相当于1个象素的象素选择期间变短时，也能确保在该基板上形成的象素的充电期间，提高图象质量。
在图16，模式地给出了利用LTPS工艺形成的LCD面板620的数据线DLn。
数据线DLn借助三个开关元件SWRn、SWGn、SWBn，连接在R成分用数据线Rn、G成分用数据线Gn及B成分用数据线Bn的任何一个上。即，基于各开关元件的开关控制信号，开关元件SWRn、SWGn、SWBn互斥地为被控制为导通状态。其他的数据线也同样。
在图17，给出了各成分用数据线、各开关元件的开关控制信号的时序的一例。
与R成分用的显示数据相对应的驱动电压、与G成分用的显示数据相对应的驱动电压、以及与B成分用的显示数据相对应的驱动电压被时分输出到数据线DLn。
并且，配合数据线DLn的时分时序，基于开关控制信号Rse1、Gse1、Bse1，使三个开关元件SWRn、SWGn、SWBn导通，由此驱动电压被提供给各成分用数据线。
在本实施例的数据驱动器200，为了使开关控制信号Rse1、Gse1、Bse1导通的时序不同，而在EEPROM 300存储器空间的分区内存储控制指令。并且，按照来自用户的操作信息，读出该区的控制指令。
在图18，给出了利用控制指令变更各开关元件的开关控制信号的时序的示例。
此时，能够使G成分用数据线Gn和B成分用数据线Bn的驱动电压与图17不同。所以，能容易地变更在LCD面板620显示的图像的色调。
这样，在EEPROM 300使控制指令群存储在各模块，通过变更最佳读出区，而不需要增加LCD控制器310的负担，就能容易地实现各种显示控制。
此外，以上所述仅为本发明的优选实施例而已，并不用于限制本发明，对于本领域的技术人员来说，本发明可以有各种更改和变变形。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的权利要求范围之内。
此外，在本发明的从属权利要求涉及的发明中，可以省略一部分被从属权利要求的构成要件。而且，本发明的独立权利要求1所涉及的发明要部也可从属于其它独立权利要求。
权利要求
1.一种半导体装置，由与外部设定的控制数据相对应的控制信号控制，其特征在于，包括控制寄存器，用于设定所述控制数据；定序器，用于对存储了第一控制指令的非易失性存储器进行所述第一控制指令的读出控制；第一指令总线，用于输出从所述非易失性存储器读出的所述第一控制指令；以及，第一译码器，用于对所述第一指令总线上的所述第一控制指令进行译码，其中，所述定序器，周期性地对存储了非易失性存储器进行所述第一控制指令的读出控制，所述第一译码器每次对输出到所述第一指令总线上的所述第一控制指令译码时，对所述控制寄存器设定与所述第一控制指令相对应的所述控制数据。
2.根据权利要求1所述的半导体装置，其特征在于包括设定第一状态或第二状态的外部设定用端子；所述定序器，在所述外部设定用端子为第一状态时，针对所述非易失性存储器的所述第一控制指令进行读出控制。
3.根据权利要求1所述的半导体装置，其特征在于，包括控制标志寄存器，用于设定控制标志；第二指令总线，用于输出第二控制指令；第二译码器，译码所述第二指令总线上的所述第二控制指令；以及，转换电路，将所述第一及第二指令总线中的某个连接在所述第一译码器上；其中，所述转换电路基于所述控制标志，向所述第一及第二译码器输出所述第一及第二指令总线的某个控制指令，所述定序器基于所述第二译码器的译码结果，在所述控制标志寄存器设定所述控制标志的同时，基于所述第一译码器的译码结果，在所述控制寄存器设定与所述第一及第二指令总线的某一个的控制指令相对应的控制数据。
4.根据权利要求3所述的半导体装置，其特征在于所述转换电路基于所述第二译码器的译码结果，以设置或复位所述控制标志为条件，将所述第一指令总线与第一译码器连接的状态转换成所述第二指令总线与第一译码器连接的状态。
5.根据权利要求3所述的半导体装置，其特征在于所述转换电路，当所述第二译码器检测出了在第二指令总线上输出了所述第二控制指令时，将所述第二指令总线连接到所述第一译码器上。
6.根据权利要求1所述的半导体装置，其特征在于所述第一指令总线与所述非易失性存储器形成电连接。
7.根据权利要求1所述的半导体装置，其特征在于所述第二指令总线与输出所述第二控制指令的控制器连接。
8.根据权利要求1所述的半导体装置，其特征在于所述非易失性存储器，是电可擦除只读存储器(EEPROMElectrically Erasable Programmable Read OnlyMemory)。
9.根据权利要求1所述的半导体装置，其特征在于，包括显示数据寄存器，用于寄存显示数据；数据线驱动电路，其基于所述显示数据寄存器寄存的所述显示数据，驱动显示部分的数据线；在所述非易失性存储器中存储用于显示设定的控制指令，所述第二指令总线连接在输出所述第二控制指令的显示控制器上。
10.一种电子设备，其特征在于包括由控制信号控制的半导体装置，所述控制信号与外部设定的控制数据相对应；所述半导体装置具有控制寄存器，用于设定所述控制数据；定序器，用于对存储了第一控制指令的非易失性存储器进行所述第一控制指令的读出控制；第一指令总线，输出从所述非易失性存储器读出的所述第一控制指令；第一译码器，用于译码所述第一指令总线上的所述第一控制指令；所述定序器对所述非易失性存储器，周期性地进行所述第一控制指令的读出控制，所述第一译码器每次对输出到所述第一指令总线上的所述第一控制指令进行译码时，在所述控制寄存器设定与所述第一控制指令相对应的所述控制数据。
11.一种控制半导体装置的方法，是基于与从外部设定的控制数据相对应的控制信号控制半导体装置的方法，其特征在于周期性地对存储了第一控制指令的非易失性存储器进行所述第一控制指令的读出控制，在每次对从所述非易失性存储器读出的所述第一控制指令进行译码时，在控制寄存器设定与所述第一控制指令相对应的控制数据，以及，根据所述控制寄存器的内容生成所述控制信号。
12.根据权利要求11所述的半导体装置的控制方法，其特征在于在用于外部设定的端子为第一状态时，控制所述非易失性存储器的所述第一控制指令的读出。
13.根据权利要求11所述的控制半导体装置的方法，其特征在于译码第二控制指令，与基于所述第二控制指令的译码结果设定的控制标志相对应，对输出了所述第一及第二控制指令的第一及第二指令总线的任何一个控制指令进行译码，以及在所述控制寄存器设定与所述第一及第二指令总线的任何一个控制指令相对应的控制数据。
全文摘要
本发明披露了一种半导体装置，所述半导体装置根据与控制数据对应的控制信号而被控制，包括控制寄存器(24)，用于设定控制数据；定序器(30)，其对存储了第一控制指令的非易失性存储器，进行第一控制指令的读出控制；第一指令总线(60)，用于输入从非易失性存储器读出的第一控制指令；第一译码器(50)，第一指令总线(60)上的第一控制指令。定序器(30)对非易失性存储器周期性地进行第一控制指令的读出控制，第一译码器(50)每次对被输出到第一指令总线上的第一控制指令进行译码时，在控制寄存器(24)中设定与第一控制指令对应的控制数据。
文档编号G09G5/36GK1577479SQ200410069
公开日2005年2月9日 申请日期2004年7月19日 优先权日2003年7月18日
发明者森田晶 申请人:精工爱普生株式会社