专利名称：有机el像素电路的制作方法
技术领域：
本发明涉及一种对应数据信号以控制供给至有机EL组件的驱动电流的有机EL像素电路。
背景技术：
将属于自发光组件的电致发光(Electroluminescence；以下称EL)组件作为发光组件使用在各像素的EL显示装置除具有自发光型的优点外，还具有较薄且消耗电力较小等优点，故正作为一种取代液晶显示装置(LCD)及CRT等显示装置的显示装置而受到瞩目。
而在将个别控制EL组件的薄膜晶体管(TFT)等开关组件设置在各像素，且依每像素控制EL组件的有源矩阵型(active matrix type)EL显示装置中，尤能进行高精细的显示。
在此有源矩阵型EL显示装置中，在基板上向行(row，水平)方向延伸有多条栅极线，并向列(column，垂直)方向延伸有多条数据线及电源线，而各像素具备有机EL组件、选择TFT、驱动用TFT及保持电容。通过选择栅极线以使选择TFT导通(ON)，并将数据线上的数据电压(电压视频(video)信号)充电至保持电容，且以该电压使驱动TFT导通以使来自电源线的电力流通于有机EL组件。
然而，在此种像素电路中，当配置成矩阵状的像素电路的驱动TFT的阈值电压(threshold voltage)不均时，辉度即变成不均，而有显示品质降低的问题。再者，就构成整体显示面板的像素电路的TFT而言，难以使其特性相同，而难以防止其导通截止(ON OFF)的阈值不均的情形。
于是，希望防止在驱动TFT中阈值的不均对于显示造成的影响。
在此，在有关用于防止对于TFT的阈值电压的变动的影响的电路方面，以往已有各种的提案(例如日本特表2002-514320号公报)。
然而，在此提案中，必须要有用于补偿阈值变动的电路。因此，使用此种电路时，即会有像素电路的组件数增加的问题，也有开口率变小的问题。而且，在追加供补偿之用的电路时，也会有必须变更用于驱动像素电路的周边电路的问题。
发明内容
本发明提供一种能够有效补偿驱动晶体管的阈值电压的变动的像素电路。
依据本发明，在使选择晶体管导通的状态下，通过使短路晶体管导通，即可将驱动晶体管的控制端电压设定成与数据电压及驱动晶体管的阈值电压对应的电压。因此，不须驱动晶体管的阈值电压的变动，即可将与数据电压对应的驱动电流供给至有机EL组件。
并且，电位控制晶体管的一端连接在发光设定线。由于发光设定线被设定来自预定电源的电压，因此该电压基本上不会受到流动于有机EL组件的电流等的影响而呈稳定。于是，即可正确地设定驱动晶体管的控制端电压。
并且，由于将驱动晶体管设定成n沟道晶体管，因此晶体管的特性优异，而晶体管的有源层也可通过非晶硅予以形成。再者，即使将电容器插入选择晶体管与驱动晶体管的控制端之间，仍可利用与将传统的选择晶体管直接连接在p沟道驱动晶体管的控制端时相同极性的数据信号。
图1为表示实施例的像素电路的构成图；图2为说明动作的条形图；图3为说明放电(discharge)步骤的图；图4为说明复位(reset)步骤的图；图5为说明电位固定步骤的图；图6为说明发光步骤的图；图7为说明从复位起在电位固定步骤中的电位变化的状态图；图8为表示面板的整体构成图；图9为表示数据设定的时序例图；图10为表示数据设置的另一时序例图；图11为说明变形例1的构成图；
图12为表示变形例1的驱动状态图；图13为说明变形例2的构成图；图14为表示变形例2的驱动状态图；图15为表示变形例2的另一构成图；图16为表示变形例2的又一构成图；图17为表示变形例2的再一构成图；图18为表示实施例3的构成图；图19为表示变形例3的驱动状态图；图20为表示变形例4的构成图；图21为表示变形例4的驱动状态图；图22为表示实施例5的像素电路的构成图；图23为说明变形例5的放电步骤图；图24为说明变形例5的复位步骤图；图25为说明变形例5的电位固定步骤图；图26为说明变形例5的发光步骤图；第27图为说明变形例6的构成图；图28为表示变形例7的像素电路的构成图；图29为说明变形例7的动作条图；图30为表示变形例8的像素电路的构成图；图31为说明变形例8的动作条图；图32为说明变形例8的数据的写入图；图33为说明变形例8在发光时的图；图34为表示变形例8的数据设定的时序例图；图35为表示变形例9的像素电路的构成图。
主要组件符号说明Cp 寄生电容 Cs电容器CS 控制线、电容设定线CV 阴极电源(负电源)DL 数据线EL有机EL组件ENB 使能(enable)信号
ES 发光设定线GL栅极线Gl 栅极长度 Gw栅极宽度HSR 水平开关电路PVdd 电源线(正电源)、电源电压、电源电位RST 复位线T1选择晶体管T2 电位控制晶体管T3短路晶体管T4 驱动晶体管T5驱动控制晶体管TFT 薄膜晶体管Ve阈值电压Vg 栅极电压、栅极电位Vgs 栅极源极间电压Vn 选择晶体管T1侧的电压VSR 垂直开关电路 Vs源极电位Vsig 数据电压 Vtn 阈值电压Vtp 阈值电压 μ载流子迁移率，ε 介电常数具体实施方式
以下根据图式说明本发明的实施例。
图1为表示实施例的像素电路的构成。数据线DL向垂直方向延伸，且将有关像素的显示辉度的数据信号(数据电压Vsig)供给至像素电路。数据线D1相对于1列的像素设置1条，且依序将该像素的数据电压Vsig供给至垂直方向的像素。
在此，数据线DL连接有n沟道的选择晶体管T1的漏极，而该选择晶体管T1的源极则连接在电容器Cs的一端。选择晶体管T1的栅极连接在向水平方向延伸的栅极线GL。而在此栅极线GL则连接有水平方向的各像素电路的选择晶体管T1的栅极。
在此，栅极线GL连接有p沟道的电位控制晶体管T2的栅极。因此，在选择晶体管T1为导通(ON)时，电位控制晶体管T2即截止(OFF)，而选择晶体管T1为截止时，电位控制晶体管T2即导通。电位控制晶体管T2的源极连接在电源线(正电源)PVdd，而漏极则连接在电容器Cs与选择晶体管T1的源极。另外，电源线PVdd也向垂直方向延伸，将电源电压PVdd供给至垂直方向的各像素。
电容器Cs的另一端连接在p沟道的驱动晶体管T4的栅极。而驱动晶体管T4的源极则连接在电源线PVdd，漏极则连接在n沟道的驱动控制晶体管T5的漏极。驱动控制晶体管T5的源极连接在有机EL组件EL的阳极，而栅极则连接在向水平方向延伸的发光设定线ES。而且，有机EL组件EL的阴极连接在低电压的阴极电源(负电源)CV。
此外，在驱动晶体管T4的栅极连接有n沟道的短路晶体管T3的漏极，而该短路晶体管T3的源极连接在驱动晶体管T4，而栅极则连接在栅极线GL。
如此，在本实施例中，向垂直方向配置有数据线DL、电源线PVdd，且向水平方向配置有栅极线GL、发光设定线ES。
其次，说明此像素电路的动作。
如图2所示，此像素电路与栅极线GL、发光设定线ES的状态(高(H)电位、低(L)电位)对应，具有(i)放电(discharge)(GL＝H电位，ES＝H电位)、(ii)复位(reset)(GL＝H电位，ES＝L电位)、(iii)电位固定(GL＝L电位，ES＝L电位)、(iv)发光(GL＝L电位，ES＝H电位)等4个状态，且重复此4个状态。换言之，在使数据线DL的数据有效的状态下，(i)进行放电，之后，(ii)通过复位(reset)，决定电容器Cs的充电电压，在(iii)将栅极电压Vg固定，(iv)并以与被固定的栅极电压对应的驱动电流使有机EL组件EL发光。
并且，数据线DL的数据如图所示，在(i)放电步骤之前为有效，在(iii)固定步骤之后为无效。因此，从(i)放电步骤起至(iii)固定步骤为止在数据线设定有效的数据。
以下说明个别的状态。另外，在图3至图6中以虚线表示截止(OFF)的晶体管。
(i)放电(GL＝H电位，ES＝H电位)首先，在对于数据线DL供给数据电压Vsig的状态下，将栅极线GL、发光设定线ES两方设为H电位(高电位)。藉此，选择晶体管T1、驱动控制晶体管T5、短路晶体管T3即导通，而电位控制晶体管T2即截止。因此，如图3所示，在电容器Cs的选择晶体管T1侧的电压Vn＝Vsig的状态下，来自电源线PVdd的电流即经由驱动晶体管T4、驱动控制晶体管T5、有机EL组件EL流通于阴极电源CV，且由此使保持在驱动晶体管T4的栅极的电荷被汲出。藉此，驱动晶体管T4的栅极电压Vg即成为预定的低电压。
(ii)复位(GL＝H电位，ES＝L电位)从上述放电的状态，将发光设定线ES变更为L电位(低电位)。藉此，如图4所示，驱动控制晶体管T5即截止，被复位为驱动晶体管T4的栅极电压Vg＝Vg0＝PVdd-|Vtp|。在此，该Vtp为驱动晶体管T4的阈值电压。即，驱动晶体管T4在源极连接于电源PVdd的状态下，通过短路晶体管T3，使栅极漏极间短路，因此该驱动晶体管T4的栅极电压被复位为比电源PVdd仅低驱动晶体管T4的阈值电压|Vtp|的电压后被截止。此时电容器Cs的选择晶体管T1侧的电位Vn＝Vsig，至于电容器Cs则对其充电至|Vsig-(PVdd-|Vtp|)|的电压。
(iii)电位固定(栅极线GL＝L电位，ES＝L电位)然后，将栅极线GL设为L电位，使选择晶体管T1、短路晶体管T3截止(off)，且使电位控制晶体管T2导通(on)。藉此，如图5所示，驱动晶体管T4的栅极即从漏极被切离。然后，由于电位控制晶体管T2导通，而成为Vn＝PVdd。因此，驱动晶体管T4的栅极电位Vg，与Vn的变化对应而位移。另外，在驱动晶体管T4的栅极与源极之间，由于存在有寄生电容Cp，因此栅极电位Vg会受到该寄生电容Cp的影响。
(iv)发光(GL＝L电位，ES＝H电位)接着，如图6所示，通过将发光设定线ES设为H电位，使驱动控制晶体管T5导通，且由此使来自驱动晶体管T4的驱动电流流通于有机EL组件EL。此时的驱动电流虽会成为由驱动晶体管T4的栅极电压所决定的驱动晶体管T4的漏极电流，然而此漏极电流与驱动晶体管T4的阈值电压Vtp将变成无关，因而可抑制随阈值电压的变动所产生发光量的变动。
现根据图7说明此情况。
如上所述，(ii)复位后，如图中○所示，Vn(＝Vsig)为Vsig(max)至Vsig(min)之间的值，Vg是从PVdd仅减去驱动晶体管T4的阈值电压Vtp的电压Vg0。即，Vg＝Vg0＝PVdd+Vtp(Vtp＜0)、Vn＝Vsig。
再者，进入(iii)的电位固定时，Vn从Vsig变化至PVdd，因此该变化量△Vg考虑Cs、Cp的电容，而表示成△Vg＝PVdd+Cs(PVdd-Vsig)/(Cs+Cp)。
因此，Vn、Vg如图中●所示，为Vn＝PVdd，Vg＝Vtp+△Vg＝PVdd+Vtp+Cs(PVdd-Vsig)/(Cs+Cp)。
在此，由于Vgs＝Vg-PVdd，因此Vgs＝Vtp+Cs(PVdd-Vsig)/(Cs+Cp)。
另一方面，漏极电流I表示成I＝(1/2)β(Vgs-Vtp)2，将上式代入，漏极电流I即以下式表示。
I＝(1/2)β{Vtp+Cs(PVdd-Vsig)/(Cs+Cp)-Vtp}2＝(1/2)β{Cs(PVdd-Vsig)/(Cs+Cp)}2＝(1/2)βα(Vsig-PVdd)2在此，α＝{Cs/(Cs+Cp)}2，β为驱动晶体管T4放大率，且β＝μεGw/G1，μ为载流子的迁移率，ε为介电常数，Gw为栅极宽度，G1为栅极长度。
如此，在漏极电流I的式中，不包括Vtp，而与Vsig-PVdd的2次乘方成比例。因此，可排除驱动晶体管T4的阈值电压的不均的影响，而达成与数据电压Vsig对应的发光。
在上述说明中，仅说明关于1个像素的动作。实际上，显示面板将像素配置成矩阵状，且供给数据电压Vsig以使各有机EL组件发光，其中该数据电压Vsig与关于这些各像素对应的辉度信号对应。即，如图8所示，显示面板设有水平开关电路HSR与垂直开关电路VSR，通过这些电路的输出以控制数据线DL、栅极线GL、其它发光设定线ES等状态。尤其对于水平方向的各像素，使1条栅极线GL与其对应，而该栅极线GL通过垂直开关电路VSR而一个一个地依序被激活。接着，在1条栅极线GL被激活的1水平期间，通过水平开关电路HSR而将数据电压依照点顺序供给至所有的数据线DL，且此为将数据写入1水平线内的像素电路。然后，在各像素电路中即会有与写入到1垂直期间后的数据电压对应的发光。
其次，根据图9说明对于1水平线内的各像素写入数据的顺序。
首先，在用于表示1水平期间的开始的使能(enable)信号ENB的L电位之后，依照点顺序将数据电压Vsig写入所有的数据线DL。即，数据线DL连接有电容等，通过设定电压信号，使该数据电压Vsig保持在数据线DL。于是，通过将关于各行像素的数据电压Vsig设定在依序对应的数据线DL，而将数据电压Vsig设定在所有的数据线DL。
然后，在该数据的设定结束的阶段，将Hout设为H电位，并将栅极线GL设为H电位而使之被激活，且针对上述1水平方向的各像素进行动作，以进行各像素的数据写入、发光。
如此，即可依序将通常的视频信号(数据电压Vsig)写入数据线DL，且将该信号设定在像素电路而使其发光。
接着，根据图10说明另一方式。在此例中，在使能线ENB为L电位的期间，将发光设定线ES设为L电位，且在使能线ENB升起至H电位时将栅极线GL设为H电位(被激活)。在此状态下，依序将数据电压Vsig设定在数据线DL。然后，在将数据电压Vsig设定在所有的数据线DL时，将发光设定线ES设为高电位，以进行上述的放电，且在之后将发光设定线ES恢复成L电位。栅极线GL与使能线ENB的下降同步恢复成L电位，而在使能线ENB为L电位时则将使能线ENB恢复为H电位。藉此，进行与上述示例同样的动作。
接着说明各种变形例。
(A)变形例1图11为表示变形例1的构成。在此变形例1中将选择晶体管T1、短路晶体管T3设为p沟道，且将电位控制晶体管T2设为n沟道。在此种构成中，通过将栅极线GL的H电位、L电位设成与上述实施例相反，而能够使其与实施例同样的动作。
在此变形例1中的栅极线GL、与发光设定线ES的控制对应的选择晶体管T1、驱动控制晶体管T5的导通与截止(on，off)，如图12所示，与上述的图2所示的相同。
(B)变形例2图13为表示变形例2的构成。在此变形例2中，相较于实施例的像素电路，设有专用的控制线CS作为控制电位控制晶体管T2之用。因此，可通过控制线CS而独立控制电位控制晶体管T2。于是，如图14所示，可通过控制线CS，在选择晶体管T1导通之前，使电位控制晶体管T2截止，且在选择晶体管T1截止之后，与驱动控制晶体管T5一同使电位控制晶体管T2导通。
依据此种构成，水平方向的线虽将增加，然而可在最适当的时序使电位控制晶体管T2导通截止。即，可确实消除短路晶体管T3与电位控制晶体管T2的同时导通的期间，且可予以正确的固定栅极电位，而使修正精确度提升。
另外，图15是相对于图13将电位控制晶体管T2设为n沟道的例子，图16是将选择晶体管T1、短路晶体管T3设为p沟道，将电位控制晶体管T2设为n沟道的例子，图17是将选择晶体管T1、短路晶体管T3、电位控制晶体管T2均设为p沟道的例子。
(C)变形例3图18为另一变形示例，将选择晶体管T1、电位控制晶体管T2连接于栅极线GL，且设置专用的设定线RST，并将此设定线RST连接于短路晶体管T3。在此构成中，如图19所示，可通过设定线RST，在选择晶体管T1的截止及驱动控制晶体管T5的导通之前，先使短路晶体管T3截止。
因此，可与变形例2同样，消除电位控制晶体管T2、短路晶体管T3的同时导通期间。通过此种构成，配置在栅极线GL附近的晶体管，只要选择晶体管T1、电位控制晶体管T2两个即可，而晶体管在像素电路中的布局(layout)即变得容易。然而，此时选择晶体管T1、短路晶体管T3的截止时序将偏移，而有可能于此时在Vg产生噪声。
(D)变形例4图20为又一变形示例。在此例中，将选择晶体管T1、电位控制晶体管T2连接在栅极线GL，且将短路晶体管T3、驱动控制晶体管T5连接在发光设定线ES。在此例中，如图21所示，从发光状态起，栅极线GL成为H电位，电位控制晶体管T2成为截止，选择晶体管T1成为导通，而将数据电压Vsig供给至电容器Cs的一端。此时短路晶体管T3即截止，而驱动控制晶体管T5成呈导通。接下来，发光设定线ES成为L电位，短路晶体管T3成为导通，驱动控制晶体管T5成为截止。直到之前瞬间电流均流动于有机EL组件EL，而驱动晶体管T4的漏极成为较低的电压，通过短路晶体管T3导通，而进行在Vg设定成PVdd+Vtp的值的复位。之后，发光设定线ES即成为H电位，而在短路晶体管T3截止，驱动控制晶体管T5导通的阶段，栅极线GL即成为H电位，进行电位的固定及发光。
依据此变形例4，通过在栅极线GL的附近配置选择晶体管T1、电位控制晶体管T2，且于发光设定线ES的附近配置短路晶体管T3、驱动控制晶体管T5，配线的布线即变得非常容易。因此，像素电路的布局即变得容易。然而，由于选择晶体管T1与短路晶体管T3的时序偏移，因此也有噪声容易随之产生的缺点。再者，由于无法设置如其它构成例的放电步骤，因此也会有无法充分进行关于驱动晶体管T4的栅极的电荷的释放。
(E)变形例5图22为又一变形例。在此例中，将电位控制晶体管T2连接在发光设定线ES而非电源PVdd。即，在上述实施例中，虽通过电位控制晶体管T2将电容Cs的选择晶体管T1侧与电源PVdd作连接，然而在此例中则是将电容Cs的选择晶体管T1侧连接在发光设定线ES。此发光设定线ES在L电位时设定为VVBB，且在H电位时设定为PVdd。于是，在此电路中，也可获得与上述电路同样的动作。另外，为了达成上述的动作，由电位控制晶体管T2所连接的电容Cs的选择晶体管T1侧的对象，并不以电源PVdd为限。即，针对驱动晶体管T4，只要可获得适当的位移量，也可为其它电压的电源。
以下说明此变形例5的各状态。
(i)放电(GL＝H，ES＝H)首先，在对于数据线DL供给数据电压Vsig的状态下，将栅极线GL、发光设定线ES两方设为H电位(高电位)。藉此，选择晶体管T1、驱动控制晶体管T5、短路晶体管T3即导通，而电位控制晶体管T2即截止。因此，如图23所示，在电容器Cs的选择晶体管T1侧的电压Vn＝Vsig的状态下，来自电源线PVdd的电流即经由驱动晶体管T4、驱动控制晶体管T5、有机EL组件EL流通至阴极电源CV，且由此使保持在驱动晶体管T4的栅极的电荷被汲出。藉此，驱动晶体管T4的栅极电压Vg即成为预定的低电压。
(ii)复位(reset)(GL＝H，ES＝L)从上述放电的状态，将发光设定线ES变更为L电位(低电位)。藉此，如图24所示，驱动控制晶体管T5即截止，被复位为驱动晶体管T4的栅极电压Vg＝Vg0＝PVdd-|Vtp|。在此，该Vtp为驱动晶体管T4的阈值电压。即，驱动晶体管T4在源极连接在电源PVdd的状态下，通过短路晶体管T3，使栅极漏极间短路，因此该驱动晶体管T4的栅极电压被复位为比电源PVdd仅低驱动晶体管T4的阈值电压|Vtp|的电压后被截止。此时电容器Cs的选择晶体管T1侧的电位Vn＝Vsig，至于电容器Cs则对其充电至|Vsig-(PVdd-|Vtp|)|的电压。
(iii)电位固定(GL＝L，ES＝L)其次，将栅极线GL设为L电位，使选择晶体管T1、短路晶体管T3截止(不导通)，且使电位控制晶体管T2导通。此时，发光设定线ES的电压为L电位，被设定成与栅极线GL的L电位的电压VVBB相同的电压。因此，Vsig＞Vn＞VVBB，如果选择晶体管T1未成为截止(不导通)，则电位控制晶体管T2不会导通。如此，在选择晶体管T1截止至后，由于电位控制晶体管T2导通，因此充电至电容器Cs的电压即被维持，而数据电压不会被破坏。
然后，通过选择晶体管T1截止，电位控制晶体管T2导通，如图25所示，驱动晶体管T4的栅极即从漏极被切离，且通过一方电位控制晶体管T2导通，Vn即成为发光设定线ES＝VVBB+|VtpT2|。
(iv)发光(GL＝L，ES＝H)其次，如图26所示，通过将发光设定线ES设为H电位，使驱动控制晶体管T5导通。而且，通过将发光设定线ES的电位设定为PVdd，驱动晶体管T4的栅极电位即仅位移PVdd-VVBB+|VtpT2|。另外，此时的电压位移量会受到驱动晶体管T4的栅极电容Cp的影响。
如此，电压即位移，且由于驱动控制晶体管T5导通而使来自驱动晶体管T4的驱动电流流动于有机EL组件EL。此时的驱动电流虽会成为由驱动晶体管T4的栅极电压所决定的驱动晶体管T4的漏极电流，然而此漏极电流与驱动晶体管T4的阈值电压Vtp将变成无关，而可抑制随阈值电压的变动所产生发光量的变动。
并且，电位控制晶体管T2的漏极连接在发光设定线ES。此发光设定线ES虽在H电位时设定为电源电压PVdd，然而此发光设定线ES与用于将电流供给至有机EL组件EL的电源供给线PVdd各自独立地接收电源电压PVdd的供给。因此，由于各像素的有机EL组件EL的驱动电流，而使发光设定线ES的电压几乎不会变动。因此，可防止经由电位控制晶体管T2供给至电容器Cs一端的位移用的电压变动而使显示被扰乱的情况。
例如，电压位移量△Vg如后述所示，表示成△Vg＝CS(Vsig-PVdd)/(Cs+Cp)，包括有PVdd。因此，当PVdd变动时，△Vg虽变化，然而在本实施例中会使该变化受到抑制。尤其在像素数增加时，该PVdd的变化，虽会成为串扰(crosstalk)或辉度斜率产生的原因，然而依据本实施例，可抑制对于这些显示所造成的影响。
(F)变形例6图27为表示变形例6的构成。此例基本上虽与变形例5相同，然而是将选择晶体管T1、短路晶体管T3设为p沟道，且将电位控制晶体管T2设为n沟道。在此种构成中，通过将栅极线GL的H、L设成与上述变形例5相反，而能够使其与实施例同样的动作。
(G)变形例7图28为表示变形例7的构成。在此变形例7中，将电容设定线CS连接在电位控制晶体管T2的栅极。此外，在此例中，将电位控制晶体管T2设为n沟道晶体管。如此，具有作为导通截止电位控制晶体管T2之用的专用线的电容设定线CS。然后，如图29所示，将该电容设定线CS设为H电位＝VVDD、L电位＝VVBB。可防止电压Vn电位的一度下降。即在图22等的实施例中，由于栅极线GL与电容设定线CS为共享，发光线ES非以L电位的时序闭合(close)栅极线GL不可，而电压Vn则依Vsig→VVBB+|VtpT2|→PVDD的方式变化。
在变形例7中，由于可将栅极线GL与电容设定线CS与发光线ES的时序个别设定，如图29所示，若在发光线ES成为H电位后使电容设定线CS导通，电压Vn不会一度下降而直接变化成PVDD，可进行更稳定的动作。
另外，在上述实施例中，各种的电压最好设定成如下所示。即可将电源线PVdd设定为PVdd，发光设定线ES设定为H电位＝PVdd，L电位＝VVBB，栅极线GL设定为H电位＝VVDD，L电位＝VVBB，电容设定线Cs设定为H电位＝VVDD，L电位＝VVBB，阴极电源CV＝CV，PVdd＝8V，VVDD＝10V，VVBB＝-2V、CV＝-2V程度。
(H)变形例8在此变形例8中，如图30所示，采用n沟道晶体管作为驱动晶体管T4。再者，此驱动晶体管T4的源极连接在有机EL组件EL的阳极，而漏极则连接在n沟道的驱动控制晶体管T5的源极，该驱动控制晶体管T5的漏极连接在电源PVdd。
并且，与栅极线GL同样设有向水平方向延伸的电容设定线CS，而在该电容设定线CS连接有n沟道的电位控制晶体管T2。
另外，其它构成基本上与图1的电路相同。
其次说明该像素电路的动作。
如图31所示，此像素电路(包括数据线DL)，在1水平期间，与栅极线GL、发光设定线ES、电容设定线CS的状态(H、L)对应，具有(i)数据设定(GL＝H，ES＝L，CS＝L)、(ii)预充电(GL＝H，ES＝H，CS＝L)、(iii)复位(GL＝H，ES＝L，CS＝L)、(iv)电位固定(GL＝L，ES＝L，CS＝L)、(v)发光(GL＝L，ES＝H，CS＝H)等5个状态，且重复此5个状态。
并且，在数据线DL的数据如图所示，在选择写入对象的线的阶段中依序将数据设定在该水平线的各行的数据线DL。即，依照每一像素的点顺序而将数据对数据线DL作输出。再者，在将数据设定在所有的数据线DL之后，即将该数据(数据电压)取入各像素电路。
以下说明写入的动作。
(i)数据设定(GL＝H，ES＝L，CS＝L)首先，设定发光设定线ES＝L电位，将来自电源线PVdd的电流遮断，同时设定电容设定线CS＝L电位，以降低选择晶体管T1与电容CS的连接点的电压。然后，在此状态下将栅极线GL设为H电位，依序将与数据线DL对应的各像素的数据电压予以设定。因此，将数据线DL设定数据的电压施加在电容CS。另外，对于数据线DL虽依照点顺序将数据电压对于数据线DL作设定，然而各数据线DL连接有电容，而使暂时被施加的数据电压被保持。
(ii)预充电(GL＝H，ES＝H，CS＝L)在结束对于各数据线DL的数据设定之后，将发光设定线ES设为H电位。藉此，由于驱动晶体管T4的漏极连接在电源线PVdd，且短路晶体管T3成为导通，因此驱动晶体管T4的栅极即被充电到电源电位PVdd。
(iii)复位(GL＝H，ES＝L，CS＝L)之后，将发光设定线ES恢复为L电位，且将驱动晶体管T4从电源PVdd予以切离。藉此，驱动晶体管T4的栅极电位即从该源极电位下降到仅施加有阈值电压Vtn的补偿(offset)的电位。另一方面，由于成为有机EL组件EL的阈值电压Ve，因此成为驱动晶体管T4的栅极电压Vg＝Ve+Vtn。而且，此时的电容器Cs的数据线DL侧即成为数据线DL的数据电压Vsig。
(iv)电位固定(GL＝L，ES＝L，CS＝L)接着，将栅极线GL设定为L电位，且使选择晶体管T1、短路晶体管T3截止。藉此，如图32所示，即固定为驱动晶体管T4的栅极电压Vg＝Ve+Vtn。此时，电容器Cs的相反侧的电压为Vsig，至于电容器CS，则对其充电至Vsig-Vg＝Vsig-(Ve+Vtn)的电压。
(v)发光(GL＝L，ES＝H，CS＝H)在电位被固定之后，将发光设定线ES及电容设定线CS设为H电位。藉此，如图30所示，电容器Cs的选择晶体管T1侧的电压即成为PVdd，因此驱动晶体管T4的栅极电压Vg＝PVdd-Vsig+Ve+Vtn。然后，由于驱动控制晶体管T5也成为导通，因此驱动晶体管T4即使与该栅极源极间电压Vgs对应的电流流通，也将该电流供给至有机EL组件EL。在此，驱动晶体管T4的源极电位Vs＝Ve+IR。在此，I是流动于有机EL组件EL的电流值，R是有机EL组件EL的导通电阻。因此，驱动晶体管T4的栅极源极间电压Vgs＝Vg-Vs＝PVdd-Vsig+Vtn-IR。
有机EL组件EL的导通电阻R可通过将有机EL组件的面积增大，且将有机EL组件的有机层变薄，而使其变得极小。再者，由于驱动晶体管T4的漏极电流I由I＝(1/2)β(Vgs-Vtn)2所决定，因此不须驱动晶体管T4的阈值电压，即可将与数据电压Vsig对应的电流流通至驱动晶体管T4。另外，β为驱动晶体管T4放大率，表示成β＝μεGw/G，μ是载流子的迁移率，而ε是介电常数，Gw是栅极宽度，Gl是栅极长度。
尤其驱动晶体管T4的栅极源极间电压Vgs由根据将数据电压Vsig从PVdd减算的电压而决定。因此，数据电压Vsig可利用与直接供给至p沟道的驱动晶体管的栅极的数据电压Vsig相同的电压。因此，可将用于驱动数据线DL的电路作成与传统相同的构成。
接着，根据图34说明对于1水平线内的各像素写入数据的顺序。
首先，在用于表示1水平期间的开始的使能信号ENB的L之后，依照点顺序将数据电压Vsig写入所有的数据线DL。即，数据线DL连接有电容等，通过设定电压信号，以使该数据电压Vsig保持在数据线DL。于是，通过将关于各行像素的数据电压Vsig设定在依序对应的数据线DL，而将数据电压Vsig设定在所有的数据线DL。
然后，在结束该数据的设定的阶段，将发光设定线ES设为H电位进行预充电，且在之后将发光设定线ES恢复为L电位以进行复位。然后，通过将栅极线GL恢复为L电位，固定像素电路内的电容器Cs的充电电压，并在之后通过将电容设定线CS设为H电位而使驱动晶体管T4的栅极位移，以在该水平线的所有像素中进行发光。
如此，即可依序将通常的视频信号(数据电压Vsig)写入数据线DL，且将该信号设定在像素电路而使其发光。
尤其如图30所示，最好将使用在像素电路的晶体管(薄膜晶体管TFT)全部设为n沟道晶体管。n沟道晶体管的特性比p沟道晶体管优异。因此，即使将晶体管的有源层设为非晶硅，也可充分动作。于是，关于有源层方面，即可不须予以多晶硅化的处理而改善良率。
并且，即使在选择晶体管T1与驱动晶体管T4的栅极之间插入电容器Cs，也可利用与将传统的选择晶体管直接连接在p沟道的驱动晶体管的控制端时相同极性的数据信号。
(I)变形例9图35为表示变形例9的像素电路的构成，在此例中，电位控制晶体管T2的一端(漏极)连接在发光设定线ES而非电源线PVdd。依据此构成，也可获得与图1的例子相同的作用。而且，以电源而言虽连接在相同的PVdd，然而发光设定线ES与电源线PVdd为个别的线，其相较于对于有机EL组件EL驱动供给的电源线PVdd，不会有电压变动，而可获得稳定的动作。即，在设定通过电位控制晶体管T2的电压Vn时，不会有受到电源线PVdd的电压降的影响的情况。
权利要求
1.一种用于有机EL面板的像素电路，具有将与控制端的电位对应的驱动电流供给至有机EL组件的驱动晶体管；插入配置于预定的电源与前述有机EL组件之间，且使前述驱动电流导通或截止(on-off)的驱动控制晶体管；用于控制是否使前述驱动晶体管为二极管连接的短路晶体管；用于控制是否将来自数据线的数据信号供给至前述驱动晶体管的控制端的选择晶体管；插入配置于该选择晶体管与前述驱动晶体管的控制端之间的电容；以及使该电容的前述选择晶体管侧与前述预定的电源之间的连接予以导通或截止(on-off)的电位控制晶体管。
2.如权利要求1所述的用于有机EL面板的像素电路，其中，前述驱动晶体管将2个被控制端的一端连接在正电源，而另一端则连接在前述驱动控制晶体管。
3.如权利要求2所述的用于有机EL面板的像素电路，其中，前述电位控制晶体管使前述电容的前述选择晶体管侧与前述正电源之间的连接予以导通或截止。
4.如权利要求2所述的用于有机EL面板的像素电路，其中，前述驱动晶体管为p沟道晶体管。
5.如权利要求1的用于有机EL面板的像素电路，其中，前述驱动晶体管将2个被控制端的一端连接在前述驱动控制晶体管，而将另一端连接在前述有机EL组件。
6.如权利要求5所述的有机EL面板的像素电路，其中，前述电位控制晶体管使前述电容的前述选择晶体管侧与前述正电源之间的连接予以导通或截止。
7.如权利要求5所述的用于有机EL面板的像素电路，其中，前述驱动晶体管为n沟道晶体管。
8.如权利要求1所述的用于有机EL面板的像素电路，其中，具有连接在前述选择晶体管的控制端，且用于控制前述选择晶体管的导通截止的控制线，该控制线也连接有前述短路晶体管的控制端，并且前述选择晶体管与前述短路晶体管同时导通或截止。
9.如权利要求1所述的用于有机EL面板的像素电路，其中，具有连接在前述选择晶体管的控制端，且用于控制前述选择晶体管的导通或截止的控制线，该控制线也连接有前述电位控制晶体管的控制端，并且前述选择晶体管与前述电位控制晶体管在一方导通时另一方即截止。
10.如权利要求1所述的用于有机EL面板的像素电路，其中，具有连接在前述选择晶体管的控制端，且用于控制前述选择晶体管的导通或截止的控制线，该控制线也连接有前述短路晶体管及前述电位控制晶体管的控制端，以及前述选择晶体管与前述短路晶体管同时导通截止，而前述选择晶体管与前述电位控制晶体管在一方导通时另一方即截止。
11.一种有机EL面板的像素电路的驱动方法，其中前述像素电路包括将与控制端的电位对应的驱动电流供给至有机EL组件的驱动晶体管；插入配置在预定的电源与前述有机EL组件之间，且使前述驱动电流导通截止的驱动控制晶体管；用于控制是否使前述驱动晶体管为二极管连接的短路晶体管；用于控制是否将来自数据线的数据信号供给至前述驱动晶体管的控制端的选择晶体管；插入配置在该选择晶体管与前述驱动晶体管的控制端之间的电容；以及使该电容的前述选择晶体管侧与前述预定的电源之间的连接导通截止的电位控制晶体管，前述驱动方法具有使选择晶体管及短路晶体管导通，并使电位控制晶体管截止，同时在将前述电容的选择晶体管侧的电压设为数据信号的电压的状态下，相对于驱动晶体管的被控制端一方的电压，将驱动晶体管的控制端电压设定成差异有相当于驱动晶体管的阈值电压的电压的复位步骤；以及使选择晶体管、短路晶体管截止，并使驱动控制晶体管导通，以将驱动晶体管的控制端电压设定成数据信号的电压以及与驱动晶体管的阈值电压对应的电压，且使驱动控制晶体管导通，以使来自驱动晶体管的驱动电流流通于有机EL组件的发光步骤。
12.如权利要求11所述的有机EL面板的像素电路的驱动方法，其中，作为前述复位步骤之前的步骤，是将前述选择晶体管及短路晶体管设为导通，电位控制晶体管设为截止，前述驱动晶体管设为导通，以使前述驱动晶体管的控制端的电荷释出的放电步骤。
13.如权利要求1所述的用于有机EL面板的像素电路，其中，前述驱动控制晶体管通过发光设定线控制导通截止，前述电位控制晶体管使前述电容的前述选择晶体管侧与前述发光设定线之间的连接导通或截止。
14.如权利要求13所述的用于有机EL面板的像素电路，其中具有连接在前述选择晶体管的控制端，且用于控制前述选择晶体管的导通截止的控制线，此控制线也连接有前述电位控制晶体管的控制端，并且前述选择晶体管与前述电位控制晶体管互补式地导通或截止。
15.如权利要求14所述的用于有机EL面板的像素电路，其中，前述控制线也连接有前述短路晶体管的控制端，并且前述选择晶体管与前述短路晶体管同时导通截止。
16.如权利要求13所述的用于有机EL面板的像素电路，其中具有连接在前述选择晶体管的控制端，且用于控制前述选择晶体管的导通截止的控制线，前述发光设定线在通过前述控制线使选择晶体管导通之后，设定成使发光控制晶体管截止的电压，并在通过前述控制线使选择晶体管截止之后，设定成使驱动控制晶体管导通的电压。
全文摘要
本发明是通过控制驱动晶体管的控制端的电位以使与该晶体管的控制端的电位对应的驱动电流供给至有机EL组件。又在驱动晶体管与前述有机EL组件之间插入配置驱动控制晶体管，以使前述驱动电流导通或截止(on－off)。并且，设置短路晶体管，且通过该短路晶体管以控制是否将驱动晶体管予以二极管连接。再者，通过选择晶体管，控制是否将来自数据线的数据信号供给至前述驱动晶体管的控制端。再者，在该选择晶体管与前述驱动晶体管的控制端之间配置电容，同时通过电位控制晶体管使该电容的前述选择晶体管与预定的电源之间的连接予以导通或截止。
文档编号G09G3/32GK1684558SQ2005100
公开日2005年10月19日 申请日期2005年4月12日 优先权日2004年4月12日
发明者池田恭二 申请人:三洋电机株式会社