数据驱动器、光电装置、电子设备及驱动方法

专利名称：数据驱动器、光电装置、电子设备及驱动方法
技术领域：
本发明涉及数据驱动器、光电装置、电子设备及驱动方法。
背景技术：
以低功耗化为目的，在便携式电话机等便携式电子设备的显示部多采用以液晶显示面板为代表的光电装置。通过在驱动该光电装置的驱动器上内置存储器可以实现进一步的低功耗化，其中，该存储器存储有与显示图像对应的显示数据。另一方面，由于内置有存储器，所以驱动器的芯片尺寸变大，制造成本增加。因此，在驱动器中内置与光电装置的画面尺寸对应的最小容量的存储器，可以在实现低功耗化的同时，将制造成本的增加控制在最小限度。
此外，不仅要根据光电装置的画面尺寸还要根据显示图像的颜色数量来决定驱动器所内置的存储器的容量。当希望缩小存储器的容量时，则需要减少每一点的显示数据的位数从而减少灰阶数(颜色数量)。
但是，近来对于光电装置还要求彩色缤纷的灰阶显示，因此，优选驱动光电装置的驱动器在将内置的存储器的容量控制在最小限度的同时，还可以实现多彩的灰阶显示。
例如特开2002-251173号公报所公开的内容，作为这样的驱动器可以考虑设置误差扩散处理控制器，通过该误差扩散处理控制器对原图像的显示数据进行减色处理，并将减色处理后的显示数据保持在驱动器所内置的存储器中。通过进行减色处理，可以从空间上分散灰阶，与单纯地切掉显示数据的低位的情况相比，可以显示出轮廓线不明显的图像。但是，由于减色处理后的显示数据的容量比原图像的显示数据的容量少，所以，不会使画质发生太大程度的劣化，可以实现驱动器的低功耗化和低成本化。
但是，在现有技术的驱动器中，存在如果将原图像和基于减色处理后的显示数据的显示图像进行比较，还是无法避免画质劣化的问题。特别是如果光电装置的画面尺寸变大，画质劣化的倾向就更加明显，所以，最好能够尽量避免画质劣化。
此外，近年来，实现低功耗化的电子设备越来越多样化。因此，随着电子设备的不同，作为显示部安装的光电装置的画面尺寸也是多种多样。例如，以液晶显示面板为例，就有QVGA(Quarter VideoGraphics Array四分之一视频保护带)尺寸、HVGA(HalfVGA二分之一视频保护带)尺寸和VGA尺寸等。
但是，因为在现有技术的驱动器中，光电装置的画面尺寸和驱动器所内置的存储器的容量1对1对应，所以，一个驱动器无法驱动具有两种以上(大于等于两种)不同画面尺寸的光电装置。而且，即使是如上所述通过减色处理抑制存储器的容量，并使存储器保持更大的画面尺寸的显示数据，也无法抑制画质的劣化。

发明内容
鉴于上述技术缺陷，本发明的目的在于提供不会使画质劣化、可以驱动具有两种以上不同画面尺寸的光电装置的数据驱动器、光电装置、电子设备和驱动方法。
为解决上述技术问题，本发明涉及一种数据驱动器，用于根据(i+j)(i、j是自然数)位的显示数据驱动光电装置的多条数据线的各条数据线，包括存储器，将每一点的所述显示数据中j位的数据作为预先保持数据进行保持；驱动部，根据所述显示数据驱动所述数据线。其中，所述驱动部根据(i+j)位的显示数据驱动所述数据线，该(i+j)位的显示数据是由提供给所述数据驱动器的每一点i位的输入数据和从所述存储器中读出的所述保持数据生成的。
在本发明中，对保持数据进行保持的存储器的容量是每一点j位。然后，通过对应每点位组合(ビツト结合)该保持数据和提供给数据驱动器的i位的输入数据，从而生成(i+j)位的显示数据。
因此，根据本发明，即使是数据驱动器所内置的存储器每一点只能保持j位，也可以根据(i+j)位的显示数据驱动各数据线。所以，可以无需减少灰阶数，驱动光电装置，该光电装置的画面尺寸的容量需要比内置的存储器的容量更大。
而且，和传输一个画面的显示数据的情况相比，可以使存储器保持该显示数据的一部分，所以，不仅可以减少数据传数量，实现低功耗化，而且，还可以缩小存储器的容量，降低数据驱动器的制造成本。
此外，本发明涉及的数据驱动器还包括保持数据位数设置寄存器，所述保持数据位数设置寄存器用于指定所述保持数据的位数。并且，可以根据所述保持数据位数设置寄存器的设置值，位组合所述输入数据和所述保持数据，从而生成每一点(i+j)位的所述显示数据。
根据本发明，可以由一个数据驱动器驱动更多种画面尺寸的光电装置。
此外，本发明涉及的数据驱动器还包括线地址生成电路，至少以两个水平扫描期间为周期一边更新一边生成线地址，其中，该线地址用于从所述存储器中读出所述保持数据。所述数据驱动器根据所述线地址从所述存储器中读出至少2点的所述保持数据，并可以基于所述保持数据位数设置寄存器的设置值，通过位组合该2点的所述保持数据的一部分和所述输入数据，从而生成(i+j)位的所述显示数据。
此外，在本发明涉及的数据驱动器中可以是所述保持数据是所述显示数据的(i+j)位中包括最低位在内的低j位的数据；所述输入数据是所述显示数据的(i+j)位中包括最高位在内的高i位的数据。
根据本发明，与使显示数据的高位的数据变化较小自然图像显示的情况相比，可以进一步减少伴随着数据传输产生的功耗，从而实现更进一步的低功耗化。
此外，在本发明涉及的数据驱动器中可以是所述保持数据是所述显示数据的(i+j)位中包括最高位在内的高j位的数据；所述输入数据是所述显示数据的(i+j)位中包括最低位在内的低i位的数据。
根据本发明，可以具有通过减少数据传输量减少功耗的效果。
此外，在本发明涉及的数据驱动器中，在显示静态图像时，所述驱动部根据显示数据驱动所述数据线，其中，所述显示数据是通过所述输入数据和所述保持数据生成的；在显示动态图像时，与所述保持数据无关，接受(i+j)位的输入数据，并将该输入数据作为所述显示数据，所述驱动部可以根据该显示数据驱动所述数据线。
根据本发明，可以提供一种如上所述以低功耗显示静态图像的同时，也可以进行动态图像显示的数据驱动器。
此外，本发明涉及的数据驱动器还包括基准电压发生电路，发生2(i+j)种的基准电压；以及电压选择电路，根据由所述输入数据和所述保持数据生成的(i+j)位的显示数据，从所述2(i+j)种的基准电压中选择一个基准电压作为数据电压。其中，所述驱动部可以根据所述数据电压驱动所述数据线。
此外，本发明涉及一种光电装置，包括多条扫描线；多条数据线；像素电极，由所述多条扫描线中的一条和所述多条数据线中的一条指定；扫描驱动器，驱动所述多条扫描线；根据上述任一项所述的数据驱动器，驱动所述多条数据线的各条数据线。
此外，本发明涉及一种光电装置，包括多条扫描线；多条数据线；像素电极，由所述多条扫描线中的一条和所述多条数据线中的一条确定；扫描驱动器，驱动所述多条扫描线；根据上述任一项所述的数据驱动器，驱动所述多条数据线的各条数据线；处理部，向所述数据驱动器提供显示数据。其中，所述处理部将每一点(i+j)位的显示数据中的j位设置于所述数据驱动器的存储器中之后，将所述(i+j)位的显示数据中i位的数据提供给所述数据驱动器。
根据本发明可以提供一种光电装置，该光电装置包括不会导致画质的劣化，可以驱动两种以上不同画面尺寸的光电装置的数据驱动器。
此外，本发明涉及一种电子设备，其包括上述任一项所述的数据驱动器。
根据本发明，可以提供一种电子设备，该电子设备包括不会导致画质的劣化、可驱动两种以上不同画面尺寸的光电装置的数据驱动器。
此外，本发明涉及一种驱动方法，用于根据(i+j)(i、j是自然数)位的显示数据驱动光电装置的多条数据线的各条数据线，其包括以下步骤将所述显示数据中j位的数据作为预先保持数据设置于存储器中；接受i位的输入数据；由所述输入数据和所述保持数据生成(i+j)位的显示数据；以及基于所述显示数据驱动所述数据线。
此外，在本发明涉及的驱动方法中，还包括以下步骤可以至少以两个水平扫描期间为周期，从所述存储器中读出至少2点的所述保持数据；以及通过对该2点的所述保持数据的一部分和所述输入数据进行位组合，从而生成每一点(i+j)位的所述显示数据。
此外，在本发明涉及的驱动方法中，优选所述保持数据是所述显示数据的(i+j)位中包括最低位在内的低j位的数据；所述输入数据是所述显示数据的(i+j)位中包括最高位在内的高i位的数据。
此外，在本发明涉及的驱动方法中，优选所述保持数据是所述显示数据的(i+j)位中包括最高位在内的高j位的数据；所述输入数据是所述显示数据的(i+j)位中包括最低位在内的低i位的数据。
此外，在本发明涉及的驱动方法中，可以在显示静态图像时，基于由所述输入数据和所述保持数据生成的显示数据驱动所述数据线；在显示动态图像时，与所述保持数据无关，接受(i+j)位的所述输入数据，并且将该输入数据作为所述显示数据，根据该显示数据驱动数据线。


图1是本实施例的有源矩阵型液晶显示装置的结构概要示意图。
图2是本实施例的其他液晶显示装置的结构概要示意图。
图3是图1的扫描驱动器的结构例的框图。
图4是图1的数据驱动器的结构例的框图。
图5是图4的模式设置寄存器的结构例的概要示意图。
图6是QVGA尺寸、HVGA尺寸和VGA尺寸的说明图。
图7是本实施例的数据驱动器驱动QVGA尺寸的液晶显示面板时的动作说明图。
图8是本实施例的数据驱动器驱动HVGA尺寸的液晶显示面板时的第一动作说明图。
图9是本实施例的数据驱动器驱动HVGA尺寸的液晶显示面板时的第二动作说明图。
图10是本实施例的数据驱动器驱动VGA尺寸的液晶显示面板时的第一动作说明图。
图11是本实施例的数据驱动器驱动VGA尺寸的液晶显示面板时的第二动作说明图。
图12是通过本实施例的数据驱动器使静态图像显示时的动作说明图。
图13是通过本实施例的数据驱动器使动态图像显示时的动作说明图。
图14是图4的线缓冲器、线锁存器和数据更换电路的结构例的电路图的框图。
图15是图4的存储器和数据补充电路的结构例的电路图的框图。
图16是图14的电路模块LB1的结构例的电路图的框图。
图17是图16的电路模块ML1的结构例的电路图。
图18是图16的电路模块MSEL1的结构例的电路图。
图19是图18的电路模块MSEL的动作例的说明图。
图20是图15的电路模块ADDG的结构例的电路图。
图21是图20的电路模块ADDG的动作例的时序图。
图22是图15的电路模块MEM的结构例的电路图的框图。
图23是图22的电路模块ADEC的动作例的说明图。
图24是图15的电路模块DC1的结构例的电路图的框图。
图25是图24的电路模块DR的结构例的电路图。
图26是图25的电路图DR的动作例的时序图。
图27是图24的电路模块DSEL的结构例的电路图。
图28是图27的电路模块DSEL的动作例的时序图。
图29是图4的基准电压发生电路、DAC和驱动部的结构例的电路图。
图30是本实施例的电子设备的结构例的框图。
具体实施例方式
下面，使用附图对本发明的实施例进行详细说明。以下说明的实施例并不用于限定权利要求所记载的本发明的内容。并且，以下说明的构成的全部未必都是本发明所必须的构成必要条件。
1.光电装置图1示出本实施例中的有源矩阵型液晶显示装置的结构概要。此外，在图1中，对采用了有源矩阵型液晶显示面板的液晶显示装置作为光电装置进行了说明，但是，也可以是采用了无源矩阵型液晶显示面板的液晶显示装置。此外，本发明涉及的光电装置并不仅限于液晶显示面板。
液晶显示装置10包括液晶显示面板(广义上的显示面板，更广义上的光电装置)20。液晶显示面板20例如形成于玻璃衬底上。在该玻璃衬底上配置有多条扫描线(栅极线)GL1～GLM(M是大于等于2的整数)，各条扫描线在Y方向上排列，且分别在X方向上延伸；多条数据线(源极线)DL1～DLN(N是大于等于2的整数)，各条数据线在X方向上排列，且分别在Y方向上延伸。此外，与扫描线GLm(1≤m≤M，m是整数，以下相同)和数据线DLn(1≤n≤N，n是整数，以下相同)的交叉位置对应，设置像素区域(像素)，在该像素区域配置薄膜晶体管(Thin Film Transistor以下称为TFT)22mn。
TFT22mn的栅极与扫描线GLn连接。TFT22mn的源极与数据线DLn连接。TFT22mn的漏极与像素电极26mn连接。在像素电极26mn和与其对置的对置电极28mn之间密封入液晶(广义上的光电物质)，形成液晶电容(广义上的液晶元件)24mn。像素的透射率根据像素电极26mn和对置电极28mn之间的外加电压而变化。在对置电极28mn上提供对置电极电压Vcom。
这样的液晶显示面板20是如下形成的例如将形成有像素电极和TFT的第一衬底和形成有对置电极的第二衬底粘在一起，在两衬底之间密封入作为光电物质的液晶。
液晶显示装置10包括数据驱动器30。数据驱动器30基于显示数据(灰阶数据)驱动液晶显示面板20的数据线DL1～DLN。
液晶显示装置10可以包括扫描驱动器(狭义上的栅极驱动器)32。扫描驱动器32在一垂直扫描期间内依次驱动(扫描)液晶显示面板20的扫描线GL1～GLM。
液晶显示装置10包括电源电路100。电源电路100生成驱动数据线所需要的电压，并将其提供给数据驱动器30。电源电路100生成例如驱动数据驱动器30的数据线所需要的电源电压VDDH、VSSH或数据驱动器30的逻辑部的电压。此外，电源电路100生成扫描扫描线所需要的电压，并将其提供给扫描驱动器32。
而且，电源电路100还包括对置电极电压提供电路，该对置电极电压提供电路生成对置电极电压Vcom。即、电源电路100与数据驱动器30生成的极性反转信号POL的时间(timing)相应，将对置电极电压Vcom向液晶显示面板20的对置电极输出，该对置电极电压Vcom是周期性地反复高电位侧电压VCOMH和低电位侧电压VCOML的电压。
液晶显示装置10可以包括显示控制器38。显示控制器38按照没有图示的中央运算处理装置(Central Processing Unit以下称为CPU)等主机设置的内容，控制数据驱动器30、扫描驱动器32、电源电路100。例如，显示控制器38对数据驱动器30和扫描驱动器32进行动作模式的设置、极性反转驱动的设置、极性反转定时的设置、以及提供在内部生成的垂直同步信号或水平同步信号。显示控制器38或主机可以称为广义上的处理部。
此外，在图1中，可以是液晶显示装置10中包括电源电路100或显示控制器38的结构，但是，也可以是其中至少一个设置于液晶显示装置10外部的结构。或者，还可以是液晶显示装置10中包括主机的结构。
此外，扫描驱动器32和电源电路100中的至少一个可以内置于数据驱动器30中。
而且，还可以数据驱动器30、扫描驱动器32、显示控制器38以及电源电路100的一部分或全部形成于液晶显示面板20上。例如，在图2中，在液晶显示面板20上形成有数据驱动器30和扫描驱动器32。这样，液晶显示面板20的结构可以包括多条扫描线；多条数据线；由多条扫描线中的一条和多条数据线中的一条所确定的像素(像素电极)；扫描多条扫描线的扫描驱动器；以及驱动多条数据线的数据驱动器。在液晶显示面板20的像素形成区域80上形成有多个像素。
2.扫描驱动器图3示出图1的扫描驱动器32的结构例。
扫描驱动器32包括移位寄存器40、电平移位器42、输出缓冲器44。
移位寄存器40包括与各扫描线对应设置、依次连接的多个触发器。如果该移位寄存器40与时钟信号CPV同步将启动脉冲信号STV保持在触发器中，则依次与时钟信号CPV同步将启动脉冲信号STV移位至邻接的触发器。这里，输入的时钟信号CPV是水平同步信号，启动脉冲信号STV是垂直同步信号。
电平移位器42将来自移位寄存器40的电压电平移位为与液晶显示面板20的液晶元件和TFT的晶体管能力对应的电压电平。作为该电压电平，需要例如20V至50V的高电压电平。
输出缓冲器44将由电平移位器42移位的扫描电压经缓冲后输出给栅极线，从而驱动栅极线。
3.数据驱动器图4示出图1的数据驱动器30的结构例的框图。
该数据驱动器30包括存储器200和驱动部210，根据(i+j)(i、j是自然数)位的显示数据驱动各条数据线DL1～DLN。存储器200将(i+j)位的显示数据中的j位的数据作为预先保持数据进行保持。然后，由例如从外部提供给数据驱动器30的i位的输入数据和从存储器200中读出的保持数据生成(i+j)位的显示数据，驱动部210根据该(i+j)位的显示数据驱动各数据线。
一般情况下，数据驱动器所内置的存储器可以保持作为驱动对象的液晶显示面板的一个画面(程度)的显示数据。因此，如果将扫描线数(扫描线的条数)设为M、将数据线的条数设为N、每一点的显示数据的位数设为(i+j)，则数据驱动器所内置的存储器需要(i+j)×N×M的容量。针对于此，在图4所示的数据驱动器30中，不仅是存储器200只要j×N×M的容量就足够了，而且，可以使在每一点灰阶数相同。即、可以提供在防止画质劣化的同时，可以实现低功耗以及低成本的数据驱动器30。
数据驱动器30还包括保持数据位数设置寄存器，可以指定保持在存储器200中的保持数据的位数。而且，依照保持数据位数设置寄存器的设置值，通过对输入数据和保持数据进行位组合，从而每一点都生成(i+j)位的显示数据。这样，即使固定了存储器200的容量，也可以根据液晶显示面板20的画面尺寸，只将(i+j)位的显示数据的一部分作为保持数据保持在存储器200中。
考虑例如存储器200可以保持显示数据的情况，该显示数据用于显示QVGA尺寸的液晶显示面板20的一个画面。在这种情况下，通过使存储器200只将每一点的显示数据的一部分保持在存储器200中，从而，无须减少灰阶数，就可以驱动HVGA或VGA尺寸的液晶显示面板20。
优选如下的数据驱动器30在显示静态画面时，驱动部210基于由输入数据和保持数据生成的显示数据驱动数据线，在显示动态画面时，与保持数据无关，驱动部210接受(i+j)位的输入数据，并且将该输入数据作为显示数据，根据该显示数据驱动数据线。
在静态图像的情况下，因为可以固定地利用扫描一个画面的显示数据，所以，只将一点的显示数据中j位的数据作为保持数据预先保持在存储器200中。因此，显示控制器38可以只将i位的显示数据提供给数据驱动器30。
另一方面，在动态图像的情况下，与静态图像不同，需要以规定的周期变更显示数据，因此，无需使用存储器200保持的保持数据，可以直接使用显示控制器38提供的显示数据。
这样，在静态图像的情况下，可以减少显示控制器38应该提供的显示数据的传输量，并且，减少与之相应的功耗。另一方面，可以提供一种数据驱动器，该数据驱动器无需变更与显示控制器38连接的信号线，可以直接显示动态图像。而且，不管是静态图像的情况还是动态图像的情况，因为无需减少灰阶数，所以，不会导致画质劣化。
此外，优选保持数据是显示数据的(i+j)位中包括最低位在内的低j位的数据；输入数据是显示数据的(i+j)位中包括最高位在内的高i位的数据。特别是显示静态图像时，因为显示控制器38提供的显示数据的高i位的数据与低j位相比数据变化的频率低，所以，可以减少伴随着每当应该提供的数据发生变化时驱动数据所消耗的功耗。
此外，保持数据也可以是显示数据的(i+j)位中包括最高位在内的高j位的数据；输入数据也可以是显示数据的(i+j)位中包括最低位在内的低i位的数据。在这种情况下，也可以如上所述，减少显示控制器38应该提供的数据的传输量，因此，可以有助于减少功耗。
下面，对图4所示的数据驱动器30的结构例进行说明。
在图4中，数据驱动器30除了存储器200和驱动部210之外，还包括线缓冲器220、线锁存器230。
将由显示控制器38提供的数据暂时存储在线缓冲器220中。该数据是用于显示静态图像的i位的显示数据、用于写入存储器200的j位的显示数据、或者用于显示动态图像的(i+j)位的显示数据。例如，预先将保持数据保持在存储器200中并显示静态图像时，显示控制器38将(i+j)位的显示数据原封不动地(不做任何修改地)输出给数据驱动器30，数据驱动器30不接受来自于显示控制器38的(i+j)位的显示数据中j位的显示数据。这样，即使不在显示控制器38设置附加功能，也可以使用具有现有功能的显示控制器。
以像素为单位(或以一点为单位)将显示数据串行输入数据驱动器30。该显示数据是与点时钟信号DCLK同步输入的。线缓冲器220获得至少一水平扫描所需要的显示数据。
线锁存器230在水平同步信号HSYNC的变化时锁存线被缓冲器220摄取的显示数据。
而且，数据驱动器30包括模式设置寄存器240。该模式设置寄存器240的设置值是通过显示控制器38或没有图示的主机设置的。
图5示出了图4的模式设置寄存器240的结构例的概要。
模式设置寄存器240包括作为保持数据位数设置寄存器的面板尺寸设置寄存器242；高位/低位设置寄存器244；以及使能寄存器246。
面板尺寸设置寄存器242中设置用于指定液晶显示面板20的画面尺寸的设置值，其中，该液晶显示面板20是数据驱动器30的驱动对象。根据该设置值，变更存储器200的每一点的保持数据的位数j。
本实施例中的数据驱动器30的存储器200具有可以保持图6所示的QVGA尺寸的一个画面的显示数据的容量。而且，在本实施例中，可以在面板尺寸设置寄存器242中指定QVGA尺寸、HVGA尺寸、VGA尺寸中的任何一个。
当由面板尺寸设置寄存器242指定了QVGA尺寸时，将QVGA_MODE作为H电平、HVGA_MODE和VGA_MODE作为L电平进行输出。当由面板尺寸设置寄存器242指定了HVGA尺寸时，将HVGA_MODE作为H电平、QVGA_MODE和VGA_MODE作为L电平进行输出。当由面板尺寸设置寄存器242指定了VGA尺寸时，将VGA_MODE作为H电平、QVGA_MODE和HVGA_MODE作为L电平进行输出。
此外，在高位/低位设置寄存器244中，设置设置值，其中，该设置值用于指定每一点的(i+j)位的显示数据中保持于存储器200的位数j是在包括最高位在内的高位一侧还是在包括最低位在内的低位一侧。当使存储器200中所保持的显示数据的高位一侧保持时，UPPER为H电平，LOWER为L电平。当使存储器200中所保持的显示数据的低位一侧保持时，UPPER为L电平，LOWER为H电平。
在使能寄存器246中设置设置值，其中，该设置值用于指定将i位的输入数据和j位的保持数据进行位组合并作为每一点的(i+j)位的显示数据，还是将每一点的(i+j)位的输入数据作为显示数据。在使用保持数据时，SDEN为H电平，在忽视保持数据时，SDEN为L电平。
但是，如图6所示，相对于QVGA尺寸是320像素×240扫描线，HVGA尺寸是320像素×480扫描线，VGA尺寸是640像素×480扫描线。即、HVGA尺寸是QVGA尺寸的两倍，VGA尺寸是QVGA尺寸的四倍。
因此，当具有QVGA尺寸的容量的存储器200保持用于使HVGA尺寸画面显示的显示数据时，可以保持的位数是每一点为QVGA尺寸情况时的二分之一。此外，当该存储器200保持用于使VGA尺寸画面显示的显示数据时，可以保持的位数是每一点为QVGA尺寸情况时的四分之一。
因此，如图4所示，在数据驱动器30中包括数据更换电路250。为了根据面板尺寸设置寄存器242的设置值，将来自线锁存器230的数据保持在存储器200中，数据更换电路250进行更换数据的处理。更具体地说，数据更换电路250可以根据面板尺寸设置寄存器242和高位/低位设置寄存器244的设置值进行更换数据的处理。
例如，每一点的显示数据的位数(i+j)是8，i、j分别是4。当QVGA_MODE是H电平时，进行如下处理将线锁存器230锁存的每一点的显示数据原封不动地以每一点8位输出到存储器200。当HVGA_MODE是H电平时，进行如下处理将线锁存器230锁存的、在扫描方向(水平扫描方向)上相邻的两点的显示数据的高4位(或低4位)进行位组合，作为8位的数据输出到存储器200。当VGA_MODE是H电平时，进行如下处理将线锁存器230锁存的、在扫描方向(水平扫描方向)上相邻的四点的显示数据的高2位(或低2位)进行位组合，作为8位的数据输出到存储器200。
此外，数据驱动器30包括存储器控制电路260。存储器控制电路260指定将数据更换电路250输出的数据作为保持数据写入的地址。
该存储器控制电路260包括线地址生成电路262。线地址生成电路262生成线地址，该线地址用于指定从存储器200中读出的保持数据。更具体地说，线地址生成电路262将与面板尺寸设置寄存器242的设置值对应的水平扫描期间数量的期间作为周期，一边更新线地址一边生成该线地址。更具体地说，线地址生成电路262可以将与面板尺寸设置寄存器242和高位/低位设置寄存器244的设置值对应的水平扫描期间数量的期间作为周期，一边更新线地址一边生成该线地址。
在图4中，存储器200与QVGA尺寸对应，因此，每次指定一个线地址时，读出每一点8位的显示数据。所以，当QVGA_MODE是H电平时，可以原封不动地使用所读出的8位的显示数据。此外，当HVGA_MODE是H电平时，所读出的8位的显示数据是相邻的两点的显示数据。而且，当VGA_MODE是H电平时，所读出的8位的显示数据是相邻的四点的显示数据。因此，在更新线地址时，如果HVGA_MODE是H电平则每两个水平扫描周期更新一次，如果是VGA_MODE是H电平则每四个水平扫描周期更新一次，将在各水平扫描期间读出的各点的数据作为显示数据的一部分使用。
这样，将每指定一个线地址时读出的保持数据的一部分取出来，与输入数据进行位组合，从而，可以作为8位的显示数据用于驱动数据线。
因此，数据驱动器30还包括数据补充电路270。数据补充电路270将来自线锁存器230的4(＝i)位的数据作为输入数据，并将该输入数据和如上所述从存储器200中读出的保持数据的一部分进行位组合。该输入数据旁路数据更换电路250和存储器200，并且提供给数据补充电路270。这样，从存储器200中读出与来自线锁存器230的4位的输入数据对应的4位的保持数据，生成作为原图像的8位的显示数据。
这样，数据补充电路270根据面板尺寸设置寄存器242的设置值，将输入数据和保持数据进行位组合，从而生成8位的显示数据。更具体地说，数据补充电路270可以根据面板尺寸设置寄存器242和高位/低位设置寄存器244的设置值，将输入数据和保持数据进行位组合，从而生成8位的显示数据。
如上所述，当QVGA_MODE是H电平时，线地址生成电路262以一水平扫描期间为周期，更新用于读出来自存储器200的保持数据的线地址。另一方面，当HVGA_MODE或VGA_MODE是H电平时，以两个水平扫描期间或四个水平扫描期间为周期更新该线地址。
即、线地址生成电路262可以至少以两个水平扫描期间为周期一边更新一边生成。这时，可以基于该线地址，从存储器200中至少读出两点的保持数据，根据面板尺寸设置寄存器242(保持数据位数设置寄存器)的设置值，将该两点的保持数据的一部分和输入数据进行位组合，从而，生成(i+j)位的该显示数据。
而且，数据驱动器30还包括基准电压发生电路280、DAC(Digital/Analog Converter)(广义上的电压选择电路)290。
基准电压发生电路280生成多个基准电压，各基准电压与8位的各显示数据相对应。更具体地说，基准电压发生电路280基于高电位侧电源电压VDDH和低电位侧电源电压VSSH生成多个基准电压V0～V255，各基准电压与8位的各显示数据相对应。
DAC290对应各输出线生成与数据补充电路270生成的8位的显示数据相对应的数据电压。更具体地说，DAC290从由基准电压发生电路280生成的多个基准电压V0～V255中选择与数据补充电路270输出的一输出线的显示数据相对应的基准电压，将所选择的基准电压作为数据电压进行输出。即、DAC290从2(i+j)种的基准电压中选择与各显示数据相对应的基准电压，作为数据电压进行输出。
驱动部210驱动多条输出线，各输出线与液晶显示面板20的各数据线连接。更具体地说，驱动部210基于由DAC290对应各输出线生成的数据电压驱动各输出线。即、驱动部210将基于显示数据而选择的基准电压作为数据电压，并根据该数据电压驱动数据线。驱动部210包括对应各输出线设置的作为电压跟随器连接的运算放大器，该运算放大器基于来自DAC290的数据电压驱动各输出线。
3.1适应面板尺寸的动作图7是本实施例的数据驱动器30驱动QVGA尺寸的液晶显示面板时的动作说明图。
当通过面板尺寸设置寄存器242将QVGA_MODE设置为H电平时，从显示控制器38依次将每一点8位的显示数据DQVGA摄取到线缓冲器220。然后，将摄取到线锁存器230的8位的显示数据DQVGA原封不动地写入存储器200的规定写入区域(WI1)。然后，基于按照显示用的时间指定的线地址，读出该显示数据DQVGA(RO1)、生成与该显示数据DQVGA相对应的数据电压。
图8是本实施例的数据驱动器30驱动HVGA尺寸的液晶显示面板时的第一动作的说明图。在图8中示出了UPPER是H电平时的动作。
当通过面板尺寸设置寄存器242将HVGA_MODE设置为H电平时，从显示控制器38依次将每一点8位的显示数据DHVGA11、DHVGA12摄取到线缓冲器220。然后，将摄取到线锁存器230的显示数据DHVGA11、DHVGA12的各自的高4位的数据写入存储器200的规定写入区域(WI11、WI12)。即、将显示数据DHVGA11的高4位的数据DH11和显示数据DHVGA12的高4位的数据DH12写入图7的显示数据DQVGA的写入区域。换言之，在QVGA_MODE是H电平时保持有一点的显示数据的区域上保持有当HVGA_MODE是H电平时两点的显示数据的各自的一部分。
然后，基于按照显示用的时间每两个水平扫描周期进行(一次)更新的线地址，读出8位的数据DH11、DH12。
之后，由显示控制器38提供显示数据DHVGA11的低4位的数据DL11作为输入数据，将数据DH11和数据DL11进行位组合生成显示数据DHVGA11。然后，生成与显示数据DHVGA11对应的数据电压。此外，由显示控制器38提供显示数据DHVGA12的低4位的数据DL12作为输入数据，将数据DH12和数据DL12进行位组合生成显示数据DHVGA12。然后，生成与显示数据DHVGA12对应的数据电压。
图9是本实施例的数据驱动器30驱动HVGA尺寸的液晶显示面板时的第二动作的说明图。图9示出LOWER是H电平时的动作。
当由面板尺寸设置寄存器242将HVGA_MODE设置为H电平时，从显示控制器38依次将每一点8位的显示数据DHVGA21、DHVGA22摄取到线缓冲器220。然后，将摄取到线锁存器230的显示数据DHVGA21、DHVGA22各自的低4位的数据写入存储器200的规定的写入区域(WI21、WI22)。即、将显示数据DHVGA21的低4位的数据DL21和显示数据DHVGA22的低4位的数据DL22写入图7的显示数据DQVGA的写入区域。
然后，基于按照显示用的时间每两个水平扫描周期进行(一次)更新的线地址，读出8位的数据DL21、DL22(RO21、RO22)。
之后，由显示控制器38提供显示数据DHVGA21的高4位的数据DH21作为输入数据，对数据DH21和数据DL21进行位组合生成显示数据DHVGA21。然后，生成与显示数据DHVGA21对应的数据电压。此外，由显示控制器38提供显示数据DHVGA22的高4位的数据DH22作为输入数据，对数据DH22和数据DL22进行位组合生成显示数据DHVGA22。然后，生成与显示数据DHVGA22对应的数据电压。
图10是本实施例的数据驱动器30驱动VGA尺寸的液晶显示面板时的第一动作的说明图。图10示出了UPPER是H电平时的动作。
当由面板尺寸设置寄存器242将VGA_MODE设置为H电平时，从显示控制器38依次将每一点8位的显示数据DVGA31、DVGA32、DVGA33、DVGA34摄取到线缓冲器220。然后，将摄取到线锁存器230的显示数据DVGA31、DVGA32、DVGA33、DVGA34各自的高2位的数据写入存储器200的规定的写入区域(WI31、WI32、WI33、WI34)。即、将显示数据DVGA31的高2位的数据DH31、显示数据DVGA32的高2位的数据DH32、显示数据DVGA33的高2位的数据DH33以及显示数据DVGA34的高2位的数据DH34写入图7的显示数据DQVGA的写入区域。换言之，在QVGA_MODE是H电平时保持有一点的显示数据的区域中保持有当VGA_MODE是H电平时四点的显示数据的各自的一部分。
然后，基于按照显示用的时间每四个水平扫描周期进行(一次)更新的线地址，读出8位的数据DH31、DH32、DH33、DH34(RO31、RO32、RO33、RO34)。
之后，由显示控制器38提供显示数据DVGA31的低6位的数据DL31作为输入数据，对数据DH31和数据DL31进行位组合生成显示数据DVGA31。然后，生成与显示数据DVGA31对应的数据电压。
此外，由显示控制器38提供显示数据DVGA32的低6位的数据DL32作为输入数据，对数据DH32和数据DL32进行位组合生成显示数据DVGA32。然后，生成与显示数据DVGA32对应的数据电压。
此外，由显示控制器38提供显示数据DVGA33的低6位的数据DL33作为输入数据，对数据DH33和数据DL33进行位组合生成显示数据DVGA33。然后，生成与显示数据DVGA33对应的数据电压。
此外，由显示控制器38提供显示数据DVGA34的低6位的数据DL34作为输入数据，对数据DH34和数据DL34进行位组合生成显示数据DVGA34。然后，生成与显示数据DVGA34对应的数据电压。
图11是本实施例的数据驱动器30驱动VGA尺寸的液晶显示面板时的第二动作说明图。图11示出了LOWER是H电平时的动作。
当由面板尺寸设置寄存器242将VGA_MODE设置为H电平时，从显示控制器38依次将每一点8位的显示数据DVGA41、DVGA42、DVGA43、DVGA44摄取到线缓冲器220。然后，将摄取到线锁存器230的显示数据DVGA41、DVGA42、DVGA43、DVGA44各自的低2位的数据写入存储器200的规定的写入区域(WI41、WI42、WI43、WI44)。即、将显示数据DVGA41的低2位的数据DL41、显示数据DVGA42的低2位的数据DL42、显示数据DVGA43的低2位的数据DL43以及显示数据DVGA44的低2位的数据DL44写入图7的显示数据DQVGA的写入区域。
然后，基于按照显示用的时间每四个水平扫描周期进行(一次)更新的线地址，读出8位的数据DL41、DL42、DL43、DL44(RO41、RO42、RO43、RO44)。
之后，由显示控制器38提供显示数据DVGA41的高6位的数据DH41作为输入数据，对数据DH41和数据DL41进行位组合生成显示数据DVGA41。然后，生成与显示数据DVGA41对应的数据电压。
此外，由显示控制器38提供显示数据DVGA42的高6位的数据DH42作为输入数据，对数据DH42和数据DL42进行位组合生成显示数据DVGA42。然后，生成与显示数据DVGA42对应的数据电压。
此外，由显示控制器38提供显示数据DVGA43的高6位的数据DL43作为输入数据，对数据DH43和数据DL43进行位组合生成显示数据DVGA43。然后，生成与显示数据DVGA43对应的数据电压。
而且，由显示控制器38提供显示数据DVGA44的高6位的数据DL44作为输入数据，对数据DH44和数据DL44进行位组合生成显示数据DVGA44。然后，生成与显示数据DVGA44对应的数据电压。
图12是利用本实施例的数据驱动器显示静态图像时的动作说明图。
在图12中，由使能寄存器246将SDEN设置为H电平。显示静态图像时，预先将各点的显示数据的高4(＝j)位(或者低4(＝j)位)保持在存储器200中。然后，通过显示控制器38提供各点的显示数据的低4(＝i)位(或者高4(＝i)位)，数据驱动器30生成8位的显示数据，驱动部210驱动数据线。
这样，因为显示控制器38提供的显示数据的位数是i位就足够了，所以，可以减少伴随着数据传输产生的功耗。此外，驱动部210基于8位的显示数据驱动数据线，因此，无需减少灰阶数，可以不仅驱动QVGA尺寸，还可以驱动HVGA或VGA尺寸。特别是自然图像的静态图像的情况，由于显示控制器38提供的显示数据的高4位的数据变化较小，所以，显示控制器38提供的高4位的数据变化的频率较低，可以进一步减少功耗。
图13是利用本实施例的数据驱动器显示动态图像时的动作说明图。
在图13中，由使能寄存器246将SDEN设置为L电平。在显示动态图像时，忽视存储器200所保持的保持数据，从显示控制器38接受每一点8位的输入数据，将该输入数据作为每一点的显示数据。然后，驱动部210基于该显示数据驱动数据线。
这样，即使是如上所述显示静态图像的数据驱动器30也可以进行动态图像的显示。
3.2具体的结构例接着，对图4的数据驱动器30的具体电路结构例进行说明。以下，为了方便说明，设定一个像素包括三点R、G、B成分，各成分由8位的显示数据表现，但是，并不是限定构成一个像素的点数或每一点的位数。此外，为了使说明更加简洁，设定数据驱动器30是驱动在水平扫描方向上排列的两个像素(6点)的驱动器。
图14是图4的线缓冲器、线锁存器和数据更换电路的结构例的电路图的框图。
在图14中设置有电路模块LB1～LB6，各电路模块以点为单位进行处理。即、电路模块LB1～LB6的各电路模块对于一点的显示数据具有图4的线缓冲器、线锁存器和数据更换电路的功能。
向DIAR<0:7>、DIAG<0:7>、DIAB<0:7>、DIBR<0:7>、DIBG<0:7>、DIBB<0:7>、DICR<0:7>、DICG<0:7>、DICB<0:7>、DIDR<0:7>、DIDG<0:7>以及DIDB<0:7>提供用于使存储器200保持保持数据的数据。可以根据面板尺寸设置寄存器242的设置值，将用于从显示控制器38或主机写入到存储器200的数据作为DIAR<0:7>、DIAG<0:7>、DIAB<0:7>、DIBR<0:7>、DIBG<0:7>、DIBB<0:7>、DICR<0:7>、DICG<0:7>、DICB<0:7>、DIDR<0:7>、DIDG<0:7>以及DIDB<0:7>输入。
当QVGA_MODE是H电平时，将R成分用的8位的显示数据提供给DIAR<0:7>，将G成分用的8位的显示数据提供给DIAG<0:7>，将B成分用的8位的显示数据提供给DIBR<0:7>。
当HVGA_MODE是H电平时，将R成分用的8位的显示数据提供给DIAR<0:7>和DIBR<0:7>，将G成分用的8位的显示数据提供给DIAG<0:7>和DIBG<0:7>，将B成分用的8位的显示数据提供给DIAB<0:7>和DIBB<0:7>。
当VGA_MODE是H电平时，将R成分用的8位的显示数据提供给DIAR<0:7>、DIBR<0:7>、DICR<0:7>和DIDR<0:7>，将G成分用的8位的显示数据提供给DIAG<0:7>、DIBG<0:7>、DICG<0:7>和DIDG<0:7>，将B成分用的8位的显示数据提供给DIAB<0:7>、DIBB<0:7>、DICB<0:7>和DIDB<0:7>。
通过DCLK移位作为数据的写入使能的ENB，与该移位输出同步，对应构成一个像素的3点，电路模块LB1～LB6摄取数据，进行用于将数据写入存储器200的更换处理。电路模块LB1～LB6的各电路模块的结构是相同的。
将RI1<0:7>、GI1<0:7>、BI1<0:7>、RI2<0:7>、GI2<0:7>以及BI2<0:7>作为用于写入存储器200的数据进行输出。将OR1<0:7>、OG1<0:7>、OB1<0:7>、OR2<0:7>、OG2<0:7>以及OB2<0:7>作为旁路存储器200的输入数据进行输出。
图15是图4的存储器和数据补充电路的结构例的电路图的框图。
存储器200的功能通过电路模块MEM实现。线地址生成电路262的功能通过电路模块ADDG实现。
在电路模块MEM中，将RI1<0:7>、GI1<0:7>、BI1<0:7>、RI2<0:7>、GI2<0:7>和BI2<0:7>的数据写入由电路模块ADDG中的ROW<0:2>指定的线地址的存储单元。此外，在电路模块MEM中，从线地址的存储单元读出保持数据，作为R1<0:7>、G1<0:7>、B1<0:7>、R2<0:7>、G2<0:7>和B2<0:7>输出，其中，该线地址的存储单元由电路模块ADDG中的ROW<0:2>指定。
数据补充电路270的功能通过电路模块DC1～DC6实现。电路模块DC1～DC6的各电路模块进行输入数据和保持数据的位组合，生成一点的位数的显示数据。电路模块DC1～DC6的各电路模块的结构是相同的。电路模块DC1～DC6将DR1<0:7>、DG1<0:7>、DB1<0:7>、DR2<0:7>、DG2<0:7>和DB2<0:7>作为补充后的数据输出。
图16是图14的电路模块LB1的结构例的电路图的框图。
图14的电路模块LB2～LB6也和图16所示相同。
线缓冲器220和线锁存器230的功能通过电路模块ML1～ML4实现。如图17所示，电路模块ML1～ML4的各电路模块基于XWR摄取8位的数据，通过LP进行锁存。将在电路模块ML1～ML4的各电路锁存的数据作为用于写入存储器200的DOM<0:7>进行输出，而且，也作为旁路存储器200的输入数据DO<0:7>进行输出。电路模块ML1～ML4的各电路模块的结构是相同的。
在图16中，数据更换电路250的功能通过电路模块MSEL实现。电路模块MSEL进行如下处理依照面板尺寸设置寄存器242和高位/低位设置寄存器244的设置值，更换DIA<0:7>、DIB<0:7>、DIC<0:7>和DID<0:7>，并作为DOM<0:7>进行输出。
图18是图16的电路模块MSEL的结构例的电路图。
图19是图18的电路模块MSEL的动作例的说明图。
这样，当QVGA_MODE是H电平时，电路模块MSEL将DIA<0:7>原封不动地作为DOM<0:7>输出。此外，当HVGA_MODE是H电平、且UPPER是H电平时，电路模块MSEL将DIB<4:7>作为DOM<0:3>、将DIA<4:7>作为DOM<4:7>输出。此外，当HVGA_MODE是H电平、且LOWER是H电平时，电路模块MSEL将DIB<0:3>作为DOM<0:3>、将DIA<0:3>作为DOM<4:7>输出。
而且，当VGA_MODE是H电平、且UPPER是H电平时，电路模块MSEL将DID<6:7>作为DOM<0:1>、DIC<6:7>作为DOM<2:3>、DIB<6:7>作为DOM<4:5>、DIA<6:7>作为DOM<6:7>输出。此外，当VGA_MODE是H电平、且LOWER是H电平时，电路模块MSEL将DID<0:1>作为DOM<0:1>、DIC<0:1>作为DOM<2:3>、DIB<0:1>作为DOM<4:5>、DIA<0:1>作为DOM<6:7>输出。
即、电路模块MSEL进行更换处理，用于使存储器200(将数据)作为保持数据进行保持。
图20是图15的电路模块ADDG的结构例的电路图。
图21是图20的电路模块ADDG的动作例的时序图。
图20所示电路实现线地址生成电路262的功能。电路模块ADDG根据面板尺寸设置寄存器242的设置值输出OUT<0:2>，该OUT<0:2>表示每一个水平扫描期间、两个水平扫描期间或四个水平扫描期间进行更新的线地址。
更具体地说，电路模块ADDG包括与水平同步信号LP同步计数完了(计数UP)的纹波计数器。在电路模块ADDG中，根据面板尺寸设置寄存器242的设置值选择构成该纹波计数器的触发器的输出。
即、如图21所示，电路模块ADDG当QVGA_MODE是H电平时，输出每一个水平扫描期间进行更新的OUT<0:2>；当HVGA_MODE是H电平时，输出每两个水平扫描期间进行更新的OUT<0:2>；当VGA_MODE是H电平时，输出每四个水平扫描期间进行更新的OUT<0:2>。
此外，电路模块ADDG将与LP同步计数完了的2位的计数值作为MCOUNT<0:1>输出。MCOUNT<0:1>在实现数据补充电路的功能的电路模块中使用。
图22是图15的电路模块MEM的结构例的电路图的框图。
电路模块MEM包括电路模块ADEC，进行选择存储单元的地址解码；多个存储单元MC00～MC77，各存储单元保持8位的数据。因为各存储单元是由例如现有技术中的触发器构成，所以，省略对各存储单元结构的详细说明。
图23是图22的电路模块ADEC的动作例的说明图。
将电路模块ADDG中的ROW<0:2>输入电路模块ADEC。如图23所示，电路模块ADEC基于ROW<0:2>选择XL<0:7>的任何一个。在图23中，与ROW<0:2>相对应，XL<0:7>的任何一个为L电平。
在图22中，XL<0>与存储单元MC00、MC10、...、MC70连接。XL<1>与存储单元MC01、MC11、...、MC71连接。同样地，XL<6>与存储单元MC06、MC16、...、MC76连接。同样地，XL<7>与存储单元MC07、MC17、...、MC77连接。
写入存储单元MC00～MC07的数据是RI1<0:7>，从存储单元MC00～MC07读出的数据是R1<0:7>。写入存储单元MC10～MC17的数据是GI1<0:7>，从存储单元MC10～MC17读出的数据是G1<0:7>。
在这样的电路模块MEM中，与XWR同步将8×8位的数据作为保持数据写入由XL<0:7>指定的线地址的存储单元。另一方面，与XWR同步将8×8位的数据作为保持数据从由XL<0:7>指定的线地址的存储单元中读出。
图24是图15的电路模块DC1的结构例的电路图的框图。
电路模块DC1包括电路模块DR和电路模块DSEL。在电路模块DR中进行如下处理为了对从电路模块MEM读出的保持数据和输入数据进行位组合，移位该保持数据的位位置。在电路模块DSEL中，位组合D_LATCH<0:7>和作为保持数据的DMO<0:7>，并作为D<0:7>输出，其中，D_LATCH<0:7>作为输入数据旁路电路模块MEM等。
图25是图24的电路模块DR的结构例的电路图。
图26是图25的电路模块DR的动作例的时序图。
如图26所示，在电路模块DR中，因为当QVGA_MODE是H电平时，从电路模块MEM中读出的DMEM<0:7>被原封不动地使用，所以，将DMEM<0:7>原封不动地作为DMO<0:7>输出。
此外，在电路模块DR中，当HVGA_MODE是H电平时，根据MCOUNT<0>的值输出DMEM<4:7>或DMEM<0:3>。即、当MCOUNT<0>是0时，将DMEM<4:7>输出给DMO<0:3>、DMO<4:7>。当MCOUNT<1>是1时，将DMEM<0:3>输出给DMO<0:3>、DMO<4:7>。当HVGA_MODE是H电平时，由于从电路模块MEM中读出的DMEM<0:7>是2位的保持数据，所以，根据MCOUNT<0>的值，将高4位或低4位作为DMO<0:7>输出。
而且，在电路模块DR中，当VGA_MODE是H电平时，依照MCOUNT<0>的值输出DMEM<0:1>、DMEM<2:3>、DMEM<4:5>或DMEM<6:7>。即、当MCOUNT<0:1>是0时，将DMEM<6:7>输出到DMO<0:1>、DMO<6:7>。当MCOUNT<0:1>是1时，将DMEM<4:5>输出到DMO<0:1>、DMO<6:7>。当MCOUNT<0:1>是2时，将DMEM<2:3>输出到DMO<0:1>、DMO<6:7>。当MCOUNT<0:1>是3时，将DMEM<0:1>输出到DMO<0:1>、DMO<6:7>。当VGA_MODE是H电平时，由于从电路模块MEM中读出的DMEM<0:7>是4点的保持数据，所以，依照MCOUNT<0:1>的值将各2位作为DMO<0:7>输出。
图27是图24的电路模块DSEL的结构例的电路图。
图28是图27的电路模块DSEL的动作例的时序图。
当由使能寄存器246将SDEN设置为H电平时，在电路模块DSEL中进行输入数据和保持数据的位组合处理。
当由使能寄存器246将SDEN设置为L电平时，在电路模块DSEL中不进行输入数据和保持数据的位组合处理。因此，摄取到线缓冲器220和线锁存器230的输入数据原封不动地作为显示数据进行使用。因此，可以进行无需使存储器200保持数据的动态图像显示。
另一方面，当进行静态图像显示时，电路模块DSEL进行如图28所示的动作。
即、当QVGA_MODE是H电平时，将电路模块DR中的DMO<0:7>原封不动地作为D<0:7>输出。这是因为当QVGA_MODE是H电平时，不需要位组合输入数据和保持数据。
当HVGA_MODE是H电平、UPPER是H电平时，将DLATCH<0:3>作为D<0:3>、DMO<4:7>作为D<4:7>输出，其中，D_LATCH<0:3>是输入数据的低4位；DMO<4:7>是保持数据的高4位。此外，当LOWER是H电平时，将DMO<0:3>作为D<0:3>、D_LATCH<4:7>作为D<4:7>输出，其中，DMO<0:3>是保持数据的低4位；D_LATCH<4:7>是输入数据的高4位。
当VGA_MODE是H电平、UPPER是H电平时，将D_LATCH<0:5>作为D<0:5>、DMO<6:7>作为D<6:7>输出，其中，D_LATCH<0:5>是输入数据的低6位；DMO<6:7>是保持数据的高2位。此外，当LOWER是H电平时，将DMO<0:1>作为D<0:1>、D_LATCH<2:7>作为D<2:7>输出，其中，DMO<0:1>是保持数据的低2位；D_LATCH<2:7>是输入数据的高6位。
然后，将电路模块DSEL输出的D<0:7>作为一点的显示数据提供给DAC290。
如上所述，可以通过图14～图28所说明的结构实现图7～图11说明的动作。
图29是图4的基准电压发生电路、DAC和驱动部的结构例的电路图。
在图29中，虽然只示出了与数据线DL1连接的驱动部210的输出线OL-1的结构，但是，其他输出线也是相同的结构。
基准电压发生电路280中，在高电位侧电源电压VDDH和低电位侧电源电压VSSH之间连接有电阻电路。而且，基准电压发生电路280生成作为基准电压V0～V255的多个分压，该多个分压是由电阻电路分割高电位侧电源电压VDDH和低电位侧电源电压VSSH之间的电压形成的。此外，在极性反转驱动时，实际上在极性为正和极性为负时电压并不对称，所以，生成正极性用的基准电压和负极性用的基准电压。在图29中示出了其中一种情况。
DAC290-1可以通过ROM解码电路实现。DAC290-1基于图15的电路模块DC1中的8位的显示数据，选择基准电压V0～V255中的任何一个作为选择电压Vsel输出到驱动部210-1。
DAC290-1包括反转电路292-1。反转电路292-1基于极性反转信号POL反转显示数据。然后，将8位的显示数据DR10～DR17和8位的反转显示数据XDR10～XDR17输入给DAC290-1。反转显示数据XDR10～XDR17是分别位反转显示数据DR10～DR17形成的。然后，在DAC290-1中，基于显示数据选择由基准电压发生电路280生成的多个基准电压V0～V255中的任何一个。
例如、极性反转信号POL是H电平时，对应于8位的显示数据DR10～DR17“00000010”(＝2)，选择基准电压V2。此外，例如、极性反转信号POL是L电平时，利用反转显示数据DR10～DR17形成的反转显示数据XDR10～XDR17选择基准电压。即、反转显示数据XDR10～XDR17为“11111101”(＝253)，则选择基准电压V253。
这样，将通过DAC290-1选择的选择电压Vsel提供给驱动部210-1。
驱动部210-1包括作为电压跟随器连接的运算放大器DRV-1。该运算放大器DRV-1基于选择电压Vsel驱动输出线OL-1。此外，如上所述，电源电路100与极性反转信号POL同步使对置电极的电压发生变化。这样，使外加于液晶的电压反转并驱动数据线。
4.电子设备图30是本实施例中的电子设备的结构例的框图。这里，示出作为电子设备的便携式电话机的结构例框图。在图30中，和图1或图2相同的部分标注了相同的符号，并适当省略其说明。
便携式电话机900包括照相机模块910。照相机模块910包括CCD照相机，并且，以YUV格式将CCD照相机成像的图像数据提供给显示控制器38。
便携式电话机900包括液晶显示面板20。由数据驱动器30和扫描驱动器32驱动液晶显示面板20。液晶显示面板20包括多条栅极线、多条源极线以及多个像素。
显示控制器38与数据驱动器30和扫描驱动器32连接，向数据驱动器30提供RGB格式的显示数据。
电源电路100与数据驱动器30和扫描驱动器32连接，并向各驱动器提供用于驱动的电源电压。此外，向液晶显示面板20的对置电极提供对置电极电压Vcom。
主机940与显示控制器38连接。主机940控制显示控制器38。此外，主机940将通过天线960接收的显示数据经调制解调部950解调后提供给显示控制器38。显示控制器38基于该显示数据，通过数据驱动器30和扫描驱动器32使其显示在液晶显示面板20上。
主机940可以指示将通过照相机模块910生成的显示数据经调制解调部950解调之后，通过天线960向其他通信装置发送。
主机940基于来自操作输入部970的操作信息，进行显示数据的发送接收处理、照相机模块910的摄像以及液晶显示面板20的显示处理。
此外，本发明并不仅限于上述实施例，在本发明的宗旨范围内可以进行各种变化。例如本发明并不仅限于适用于驱动上述液晶显示面板，也可以适用于驱动场致发光、等离子显示装置。
而且，本发明中，对于涉及从属权利要求所涉及的发明，可以作为省略从属权利要求的一部分构成要件的构成。而且，本发明独立权利要求1所涉及的发明要部也可以从属于其他独立权利要求。
附图标记说明10液晶显示装置 20液晶显示面板22mn TFT 24mn液晶电容26mn像素电极 28mn对置电极30数据驱动器 32扫描驱动器38显示控制器 100电源电路200存储器210驱动部220线缓冲器 230线锁存器240模式设置寄存器250数据更换电路260存储器控制电路262线地址生成电路270数据补充电路 280基准电压发生电路290DAC(电压选择电路)
权利要求
1.一种数据驱动器，用于根据(i+j)位的显示数据驱动光电装置的多条数据线的各条数据线，其中，i、j是自然数，其特征在于，包括存储器，将每一点所述显示数据中j位的数据作为预先保持数据进行保持；以及驱动部，根据所述显示数据驱动所述数据线，其中，所述驱动部根据(i+j)位的显示数据驱动所述数据线，所述(i+j)位的显示数据是由提供给所述数据驱动器的每一点i位的输入数据和从所述存储器中读出的所述保持数据生成的。
2.根据权利要求1所述的数据驱动器，其特征在于还包括保持数据位数设置寄存器，所述保持数据位数设置寄存器用于指定所述保持数据的位数，根据所述保持数据位数设置寄存器的设置值，通过对所述输入数据和所述保持数据进行位组合，从而生成每一点(i+j)位的所述显示数据。
3.根据权利要求2所述的数据驱动器，其特征在于还包括线地址生成电路，所述线地址生成电路至少以两个水平扫描期间为周期在更新的同时生成线地址，其中，所述线地址用于从所述存储器中读出所述保持数据，根据所述线地址从所述存储器中读出至少2点的所述保持数据，基于所述保持数据位数设置寄存器的设置值，通过对所述2点的所述保持数据的一部分和所述输入数据进行位组合，从而生成(i+j)位的所述显示数据。
4.根据权利要求1至3中任一项所述的数据驱动器，其特征在于所述保持数据是所述显示数据的(i+j)位中包括最低位在内的低j位的数据；所述输入数据是所述显示数据的(i+j)位中包括最高位在内的高i位的数据。
5.根据权利要求1至3中任一项所述的数据驱动器，其特征在于所述保持数据是所述显示数据的(i+j)位中包括最高位在内的高j位的数据；所述输入数据是所述显示数据的(i+j)位中包括最低位在内的低i位的数据。
6.根据权利要求1至5中任一项所述的数据驱动器，其特征在于在显示静态图像时，所述驱动部根据显示数据驱动所述数据线，其中，所述显示数据是由所述输入数据和所述保持数据生成的；在显示动态图像时，与所述保持数据无关，接受(i+j)位的输入数据，并将所述输入数据作为所述显示数据，所述驱动部根据所述显示数据驱动所述数据线。
7.根据权利要求1至6中任一项所述的数据驱动器，其特征在于，还包括基准电压发生电路，产生2(i+j)种的基准电压；以及电压选择电路，基于由所述输入数据和所述保持数据生成的(i+j)位的显示数据，从所述2(i+j)种的基准电压中选择一个基准电压作为数据电压，其中，所述驱动部根据所述数据电压驱动所述数据线。
8.一种光电装置，其特征在于，包括多条扫描线；多条数据线；像素电极，由所述多条扫描线中的一条和所述多条数据线中的一条确定；扫描驱动器，用于驱动所述多条扫描线；以及根据权利要求1至7中任一项所述的数据驱动器，用于驱动所述多条数据线的各条数据线。
9.一种光电装置，其特征在于，包括多条扫描线；多条数据线；像素电极，由所述多条扫描线中的一条和所述多条数据线中的一条确定；扫描驱动器，用于驱动所述多条扫描线；根据权利要求1至7中任一项所述的数据驱动器，用于驱动所述多条数据线的各条数据线；以及处理部，用于向所述数据驱动器提供显示数据，其中，所述处理部将每一点(i+j)位的显示数据中的j位设置于所述数据驱动器的存储器中之后，将所述(i+j)位的显示数据中的i位数据提供给所述数据驱动器。
10.一种电子设备，其特征在于包括根据权利要求1至7中任一项所述的数据驱动器。
11.一种电子设备，其特征在于包括根据权利要求8或9所述的光电装置。
12.一种驱动方法，用于根据(i+j)位的显示数据驱动光电装置的多条数据线的各条数据线，其中，i、j是自然数，其特征在于，包括以下步骤将每一点所述显示数据中j位的数据作为预先保持数据设置于存储器中；接受每一点i位的输入数据；由所述输入数据和所述保持数据生成(i+j)位的显示数据；以及基于所述显示数据驱动一条数据线。
13.根据权利要求12所述的驱动方法，其特征在于，还包括以下步骤至少以两个水平扫描期间为周期，从所述存储器中读出至少2点的所述保持数据；以及通过对所述2点的所述保持数据的一部分和所述输入数据进行位组合，从而生成每一点(i+j)位的所述显示数据。
14.根据权利要求12或13所述的驱动方法，其特征在于所述保持数据是所述显示数据的(i+j)位中包括最低位在内的低j位的数据；所述输入数据是所述显示数据的(i+j)位中包括最高位在内的高i位的数据。
15.根据权利要求12或13所述的驱动方法，其特征在于所述保持数据是所述显示数据的(i+j)位中包括最高位在内的高j位的数据；所述输入数据是所述显示数据的(i+j)位中包括最低位在内的低i位的数据。
16.根据权利要求12至15中任一项所述的驱动方法，其特征在于在显示静态图像时，基于由所述输入数据和所述保持数据生成的显示数据驱动所述数据线；在显示动态图像时，与所述保持数据无关，接受(i+j)位的所述输入数据，并且将所述输入数据作为所述显示数据，根据所述显示数据驱动数据线。
全文摘要
本发明提供了不会导致画质劣化而可驱动两种以上不同画面尺寸的光电装置的数据驱动器、光电装置、电子设备和驱动方法，其中，数据驱动器(30)，用于根据(i+j)(i、j是自然数)位的显示数据驱动光电装置的多条数据线的各条数据线，包括存储器(200)，将每一点的显示数据中j位的数据作为预先保持数据进行保持；以及驱动部(210)，根据显示数据驱动数据线。驱动部(210)根据(i+j)位的显示数据驱动数据线，该(i+j)位的显示数据是由提供给数据驱动器(30)的每一点i位的输入数据和从存储器(200)中读出的保持数据生成的。
文档编号G09G3/20GK1766982SQ20051011720
公开日2006年5月3日 申请日期2005年10月28日 优先权日2004年10月29日
发明者森田晶 申请人:精工爱普生株式会社