专利名称：图像处理设备和方法、显示设备和方法、以及电子设备的制作方法
技术领域：
本发明涉及图像处理设备和方法、显示设备和方法以及电子设备，即，本发明涉及可适当控制显示元件的驱动的图像处理设备和方法、显示设备和方法以及电子设备。
背景技术：
图1示出到目前为止可得到的数码摄像机1的构造实例。
由成像器11成像得到的视频信号输入到视频处理器12中，其中，成像器11由透镜、CCD等实施。视频处理器12执行预定的摄像机信号处理，把输入的视频信号转换为数字信号，并且，向图像处理器13提供数字信号。
图像处理器13在视频存储器14中储存输入的数字视频信号，并且，根据需要而读取数字视频信号和执行预定的信号处理，由此产生具有水平和垂直消隐周期的视频信号。图像处理器13向显示控制器15输出转换的视频信号。消隐周期用于防止在回扫周期显示图像，并且，在所述周期中包括消隐信号。
进而，图像处理器13压缩输入的数字视频信号，并且，例如在记录介质19上记录经过压缩的数字视频信号，其中，记录介质19可从数码摄像机1拆卸。
显示控制器15是用于显示器16的驱动设备。显示控制器15通过串行通信而从控制器17接收驱动器控制信号，并且，基于由驱动器控制信号表示的面板设定数据，而在显示器16上显示与从图像处理器13输入的视频信号相对应的图像(基于面板设定数据而把输入的图像信号转换为其格式与显示器16的显示元件兼容的信号)。
例如，基于由从控制器17输入的驱动器控制信号表示的面板设定数据，显示控制器15设定和更新面板设定参数的设定值(如，RGB、AMP、液晶的公共电极的电位信号的振幅、液晶的公共电极的电位信号的DC分量、对比度、图象反转、白平衡、以及背光的ON/OFF)，并且，基于设定值而控制显示器16上的图像显示。
显示器16例如由液晶板实现。通过显示控制器15驱动显示器16，从而显示某个图像。
控制器17控制图像处理器13、输入控制器18和显示控制器15。更具体地，控制器17通过串行通信向显示控制器15输出面板设定数据，作为驱动器控制信号，其中，面板设定数据用于设定与未示出的各种拨盘、按钮等的操作一致的面板设定参数。
输入控制器18向控制器17通知未示出的各种拨盘、按钮等的操作。
驱动器控制信号包括时钟SCK、数据SI(面板设定数据)以及时钟CS。因而，在控制器17和显示控制器15之间，总共设置用于串行通信的三条线路。在时钟SCK的每次上升时读取数据SI。从时钟CS的每次下降时开始读取操作。
控制器17和显示控制器15通常由单独的装置实现，并且，设置在较远的位置上。因而，当在它们之间设置用于串行通信的线路时，禁止减小设备的尺寸，并且，因为线路之间的干涉而发生不正确的操作。因而，如专利文献1中描述的，已经提出减少它们自己串行通信线路的数量。
未经审查的日本专利申请公开号2001-6958
发明内容然而，即使在试图减少它们自己串行通信线路的数量时，也需要它们自己的驱动器控制信号，从而，在控制器17和显示控制器15之间需要串行通信线路。因而未解决上述问题。
本发明已经考虑到上述情形，并且，允许通过图像处理器13来控制显示控制器15。
根据本发明的图像处理设备包括叠加装置，所述叠加装置在图像信号的预定段上叠加用于控制驱动装置的控制数据；以及输出装置，所述输出装置向驱动装置输出其上叠加控制数据的图像信号。
预定段可以是其中包括图像信号的垂直消隐数据的段。
在预定段中可叠加控制数据，从而，向受驱动装置控制的显示设备的每个参数提供控制数据，并且，重复多次地提供用于每个参数的控制数据。
根据本发明的图像处理方法包括叠加步骤，所述叠加步骤在输入到显示设备的驱动装置中的图像信号的预定段上叠加用于控制驱动装置的控制数据；以及发送步骤，所述发送步骤向驱动装置发送其上叠加控制数据的图像信号。
在根据本发明的图像处理设备和方法中，在输入到显示设备的驱动装置的图像信号的预定段上叠加用于控制驱动装置的控制数据，并且，向驱动装置发送其上叠加控制信号的图像信号。
根据本发明的显示设备包括配置为显示图像的显示器；用于驱动显示器的驱动装置；以及用于提取控制显示器的控制数据的提取装置，所述控制数据叠加在输入图像信号的预定段上；其中，驱动装置基于提取装置提取的控制数据而驱动显示器，从而，显示与图像信号相应的图像。
预定段可以是其中包括图像信号的垂直消隐数据的段。
在预定段中叠加控制数据，从而，向受驱动装置控制的显示器的每个参数提供控制数据，并且，重复多次地提供用于每个参数的控制数据。
提取装置可对用于每个参数的控制数据进行累加，并且使用与累加结果一致的数据作为控制数据，其中，重复多次地提供控制数据。
根据本发明的显示方法包括提取步骤，所述提取步骤提取用于控制显示设备的驱动装置的控制数据，其中，所述显示设备配置为显示图像，控制数据叠加在发送给驱动装置的图像信号的预定段上；以及驱动步骤，所述驱动步骤基于提取步骤中的处理所提取的控制数据而驱动显示设备。
在根据本发明的显示设备和方法中，提取叠加在发送给驱动装置的图像信号的预定段上的控制数据，其中，所述控制数据用于控制配置为显示图像的显示设备的驱动装置，并且，基于提取的控制数据而驱动显示设备。
根据本发明的电子设备包括图像处理器，所述图像处理器配置为对输入信号执行预定的信号处理，并输出图像信号；配置为接收图像信号输入的显示控制器；以及显示器，所述显示器由从显示控制器输出的驱动信号输入而驱动；其中，图像处理器在包括图像信号垂直消隐数据的段上叠加用于控制显示控制器的控制数据，以及其中，显示控制器提取叠加在图像信号上的控制数据，并且，基于提取的控制数据而输出用于驱动显示器的驱动信号。
在根据本发明的电子设备中，包括配置为对输入信号执行预定信号处理并输出图像信号的图像处理器；配置为接收图像信号输入的显示控制器；以及由从显示控制器输出的驱动信号输入来驱动的显示器，图像处理器在包括图像信号垂直消隐数据的段上叠加用于控制显示控制器的控制数据，而且，显示控制器提取叠加在图像信号上的控制数据，并且，基于提取的控制数据而输出用于驱动显示器的驱动信号。
根据本发明，面板设定数据可叠加在视频信号的预定段上。例如，可克服与用于发送驱动器控制信号的串行通信线路有关的问题。
图1为示出到目前为止可得到的摄像机的构造实例的框图。
图2为示出根据本发明的摄像机的构造实例的框图。
图3为示出图2所示图像处理器的构造实例的框图。
图4为用于解释图2所示图像处理器的操作的时间图。
图5为示出图4中F的细节的视图。
图6为示出图2所示显示控制器的构造实例的框图。
图7为用于解释图2所示显示控制器的操作的时间图。
图8为示出图2所示显示控制器的另一构造实例的框图。
图9为用于解释图8所示显示控制器的操作的时间图。
图10A为用于解释图8所示显示控制器的操作的视图。
图10B为用于解释图8所示显示控制器的操作的视图。
图11为示出根据本发明的摄像机的另一构造实例的框图。
标号11成像器；12视频信号处理器；14存储器；16显示器；18输入控制器；19记录介质；61图像处理器；62显示控制器；63控制器；71输入单元；72解码器；73寄存器组；74选择器；75时钟发生器；76定时信号发生器；77计数器；78选择器；79开关；80D-FF；81寄存器；91解码器；92驱动器；101闩锁-脉冲发生器；102串行/并行转换器；161闩锁-脉冲发生器；162累加/闩锁单元；163比较器；202调整夹具具体实施方式
现在描述本发明的实施例。例如，在本说明书中描述的发明与实施例之间的对应关系如下所示。此描述想保证在本说明书中描述支持本说明书所描述发明的实施例。因而，即使在本发明的实施例中描述的实施例未描述成与一个发明相关，但这不一定就意味着此实施例与该发明无关。相反，即使将实施例在此描述为与一个发明相关，但这不一定就意味着此实施例与其它发明无关。
进而，此描述不应被解释为覆盖在本说明书中描述的全部发明。也就是说，此描述不否定在本说明书中描述但在此专利申请中不作为权利要求的发明的存在，即，不否定将来由分案申请要求的或通过修改而追加出现的发明的存在。
根据本发明的图像形成设备包括叠加装置(如，图3中的寄存器组73-开关79)以及输出装置(如，图3中的D-FF 80)，其中，所述叠加装置在图像信号的预定段上叠加用于控制驱动装置的控制数据(图4中的数据W0-W7)，所述输出装置向驱动装置输出其上叠加控制数据的图像信号。
预定段可以是包括图像信号的垂直消隐数据的段(如，与图4中消隐周期相对应的段)。
在预定段中，可以叠加控制数据，从而为受驱动装置控制的显示设备的每个参数提供控制数据，并且重复多次地提供用于每个参数的控制数据(如图5所示)。
根据本发明的显示设备包括配置为显示图像的显示器(如，图2所示的显示器16)；用于驱动显示器的驱动装置(如，图6所示的驱动器92)；以及提取用于控制显示器的控制数据的提取装置(如，图6所示的解码器91)，其中，所述控制数据叠加在输入图像信号的预定段上；其中，驱动装置基于提取装置提取的控制数据而驱动显示器，从而，显示与图像信号相应的图像。
提取装置(如，图8所示的解码器151)可对用于每个参数的控制数据进行累加，并且，使用与累加结果一致的数据作为控制数据，其中，重复多次地提供控制数据。
根据本发明的电子设备包括图像处理器(在图2中示出的图像处理器61)，所述图像处理器配置为对输入信号执行预定信号处理并且输出图像信号；显示控制器(如，在图2中示出的显示控制器62)，所述显示控制器配置为接收图像信号的输入；以及显示器(如，显示器16)，通过输入从显示控制器输出的驱动信号而驱动所述显示器；其中，图像处理器在包括图像信号垂直消隐数据的段上叠加用于控制显示控制器的控制数据，并且，其中，显示控制器提取叠加在图像信号上的控制数据，并且基于提取的控制数据而输出用于驱动显示器的驱动信号。
图2示出根据本发明的数码摄像机51的构造实例。数码摄像机51包括图像处理器61、显示控制器62、以及控制器63，而不是图1所示的图像处理器13、显示控制器15、以及控制器17。其它部件与图1中的相同，从而，省略其描述。
控制器63是包括称作CPU、ROM和RAM的微型计算机。控制器63控制输入控制器18和图像处理器61，并且，它通过串行通信而向图像处理器61提供驱动器控制信号(时钟SCK、数据SI和时钟CS)。
图像处理器61在视频存储器14中储存从视频信号处理器12输入的数字视频信号，并且，根据需要，它在读取数字视频信号的同时执行预定的信号处理，由此产生包括水平和垂直消隐周期的视频信号。
此时，图像处理器61在所产生的视频信号的预定段上叠加与控制器63的驱动器控制信号一致的面板设定数据。例如，面板设定数据放在包括垂直消隐数据的段中。
其上叠加面板设定数据的视频信号提供给显示控制器62。
更具体地，在数码摄像机51中，不是在控制器63和显示控制器62之间，而是在控制器63和图像处理器61之间设置三条串行通信线路。控制器63和图像处理器61通常在单个装置内实现，并且，它们之间的距离比控制器63和显示控制器62之间的距离更短。因而，与在控制器63和显示控制器62之间设置串行通信线路的情形相比，可以缩短串行通信线路。这用于减小设备尺寸，并且克服因干涉引起的问题。
图像处理器61在驱动器控制信号的时钟SCK的每次上升时捕捉数据SI的各个面板设定数据。在时钟CS下降时开始读取操作。
显示控制器62提取叠加在从图像处理器61提供的视频信号上的面板设定数据，并且，基于与面板设定数据相应的面板设定参数的设定值而在显示器16上显示与视频信号相应的图像。
图3示出与本发明相关的图像处理器61的部件的构造实例。
输入单元71把从视频信号处理器12提供的视频信号(8位)输入到图像处理器61中，并且，向开关79输出视频信号。
解码器72接收从控制器63输入的驱动器控制信号(时钟SCK、时钟CK以及数据SI)。解码器72根据需要对数据SI进行解码，并且，根据结果而重写储存在寄存器组73的寄存器81中的面板设定数据。
在寄存器组73的9个寄存器81-1至81-9中，在寄存器81-1中储存00h，在其它8个寄存器81-2至81-9中设定面板设定参数的面板设定数据(8位)。
选择器74在选择器控制器78的控制下顺序地选择寄存器组73的寄存器81，并且，向开关79提供00h或储存在所选寄存器81中的面板设定数据。
时钟发生器产生操作时钟，并且，向定时信号发生器76、计数器77、D触发器(以下称作D-FF)80和显示控制器62提供操作时钟。
定时信号发生器76使用时钟发生器75的时钟而产生如图4的部分A所示的水平同步信号以及如图4的部分B所示的垂直同步信号，并且，向显示控制器62输出水平同步信号和垂直同步信号。
进而，定时信号发生器76在垂直同步信号(图4的部分B)下降时(即，垂直消隐周期的开始时)向计数器77输出重置信号，如图4的部分C所示；并且，把开关79的开关信号拉到H，如图4的部分D所示。
接着，计数器77重置其计数值，并开始计数，而且，选择器74的输出由开关79选择。
进而，在从垂直同步信号的下降过去预定时间之后，在垂直消隐周期结束时，定时信号发生器76把开关79的开关信号拉到L。接着，开关79把输入切换到输入单元71的输出上。
计数器77根据定时信号发生器76的重置信号而重置其计数值，计算时钟发生器75的时钟，并且，把得到的计数值提供给选择器控制器78。
选择器控制器78控制选择器74，从而，每当计数器77计算8个时钟时，选择器74都顺序地选择寄存器组73的寄存器81-1至81-9，并且，选择器在选择寄存器81-9之后再次选择寄存器81-1并且维持此选择。
在此实例中，计数器77的计数值是8位。由于选择器控制器78要求用于8个时钟的计数值(00001000)，因此，8位中的低三位b0-b2被忽视，并且，只检查第四位b3。
开关79根据定时信号发生器76的开关信号而把其输入切换到输入单元71的输出或选择器74的输出。
D-FF 80与时钟发生器75的时钟同步地，把数据从开关79提供给显示控制器62。
图像处理器61如上所述地配置。也就是说，定时信号发生器76在垂直消隐周期中把为H的开关信号提供给开关79。因而，在垂直消隐周期中，如图4的部分E所示，选择器74的输出(面板设定数据CD和消隐数据BD)通过D-FF 80提供给显示控制器62。进而，在垂直消隐周期中，选择器78以每组8个时钟地顺序选择寄存器81-1至81-9，并且，在选择寄存器81-9之后再次选择寄存器81-1并且维持此选择。因而，如图4的部分F所示，在与垂直消隐周期的最初72个时钟相应的周期中放置00h和数据w0-w7。
在每个时钟时，从寄存器81读取数据(面板设定数据)，并且，选择器74在8个时钟的周期中，从相同的寄存器81选择数据。因而，选择器74重复8次输出相同的数据，如图5所示。
图5详细示出图4的部分F所示的00h和数据w0-w7，并且，它示出每个时钟的数据(图5中的上半部)。在图5中，小的左向箭头表示该值与箭头所指的值相同(一个时钟之前的值)。即，每个数据W由8个相同数据的数列组成(8-位数据)。
在垂直消隐周期结束之后，定时信号发生器76向开关79发送为L的开关信号。因而，如图4的部分E所示，从那时起直到下一场的垂直消隐周期开始，输入单元71的输出(有效视频信号VD)通过D-FF 80提供给显示控制器62。
以此方式，驱动器控制信号叠加在视频信号上。
下面，结合图6描述显示控制器62的构造。
解码器91向驱动器92提供从图像处理器61输入的视频信号。进而，解码器91提取叠加在视频信号上的面板设定数据，并且，向驱动器92提供面板设定数据。在此实例中，在每个垂直消隐周期中包括面板设定数据，从而，逐个场地向驱动器92提供面板设定数据。
基于从解码器91提供的面板设定数据，驱动器92设定并更新存储器92A中相关面板设定参数的设定值。基于在存储器92A中设定的面板设定参数的设定值，驱动器92在显示器16上显示与视频信号相应的图像。
解码器91的闩锁-脉冲发生器101接收从图像处理器61提供的垂直同步信号和时钟。
如图7所示，结合由闩锁-脉冲发生器101和串行/并行转换器102输入和输出的信号的时间图而描述闩锁-脉冲发生器和串行/并行转换器102-1至102-8(以下在不需单独区分的情形中简称为串行/并行转换器102，这也应用于其它情形)。
在垂直同步信号(图7的部分A)下降时(在垂直消隐周期的开始时)，闩锁-脉冲发生器101重置内部计数器。进而，如图7的部分D所示，闩锁-脉冲发生器101在计算8个时钟直至16个时钟的周期中的特定时刻，产生闩锁脉冲L1，并且，向串行/并行转换器102-1输出闩锁脉冲L1。接着，闩锁-脉冲发生器101以8个时钟的间隔产生闩锁脉冲L2(图7的部分F)-L8，并且，向串行/并行转换器102-2至102-8输出闩锁脉冲L2-L8。
串行/并行转换器102-1至102-8从闩锁-脉冲发生器101接收闩锁脉冲L的输入以及从图像处理器61提供的视频信号(8位)。
在从闩锁-脉冲发生器101输入闩锁脉冲L时，串行/并行转换器102在此时对从图像处理器61输入的数据(8位)进行闩锁。接着，串行/并行转换器102对数据执行串行/并行转换，并且，向驱动器92提供得到的1个字节的特定位。
例如，如图7的部分D所示，串行/并行转换器102-1在输入面板设定数据w0的时刻(图7中的部分B)接收闩锁脉冲L1的输入。因而，串行/并行转换器102-1通过串行/并行转换而获得面板设定数据w0，并且，向驱动器92提供面板设定数据w0。在此实例中，此8位数据代表对比度的值。
进而，如图7的部分F所示，串行/并行转换器102-2在输入面板设定数据w1的时刻(图7中的部分B)接收闩锁脉冲L2的输入。因而，串行/并行转换器102-2通过串行/并行转换而获得面板设定数据w1，并且，向驱动器92提供数据w1中的4位。在此实例中，4位中的第一位代表图像是否垂直颠倒。下一位代表图像是否水平颠倒。再下一位代表白平衡存在与否。再下一位代表是否开启背光。
下面描述驱动器92。如图7的部分E和图7的部分G所示，驱动器92基于从解码器91提供的基于场的面板设定数据而设定和更新面板设定参数。
图7的部分E示出当面板设定参数C1(对比度)的设定值n被更新为面板设定参数C1的设定值n+1时的时刻，其中，设定值n从第n个场获得，设定值n+1从第n+1个场获得。图7的部分G示出当面板设定参数C2-C5的设定值n被更新为面板设定参数C2-C5的设定值n+1时的时刻，其中，设定值n从第n个场获得，设定值n+1从第n+1个场获得。
如上所述，面板设定数据通过图像处理器61提供给显示控制器62，从而，显示控制器62可适当地提取面板设定数据。因而，可在控制器63和图像处理器61之间设置串行通信线路。相应地，与在控制器63和显示控制器62之间设置串行通信线路的情形相比，可减小设备的尺寸，并且，可防止线路之间的干涉。
图8示出显示控制器62的另一构造实例。如图5所示，对于每组8个时钟，叠加在从图像处理器61提供的视频信号上的面板设定数据包括8个相同的数据。因而，基于包括多个相同面板设定数据的事实，图8所示的显示控制器62设计成提高对噪声的易感性。
解码器151向驱动器92提供从图像处理器61输入的视频信号。进而，解码器151提取叠加在视频信号上的面板设定数据，并且，向驱动器92提供面板设定数据。同样在此实例中，在每个垂直消隐周期中包括面板设定数据，从而，逐个场地向驱动器92提供面板设定数据。
基于从解码器151提供的面板设定数据，驱动器92根据需要而设定并更新存储器92A中相关面板设定参数的设定值，并且，基于面板设定值而显示与视频信号相应的图像。
解码器151的闩锁-脉冲发生器161接收从图像处理器61提供的垂直同步信号和时钟。
如图9所示，结合由闩锁-脉冲发生器161和累加/闩锁单元162输入和输出的信号的时间图而描述闩锁-脉冲发生器161和累加/闩锁单元162-1至162-8(未示出累加/闩锁单元162-3至162-8)。
在垂直同步信号(图9的部分A)下降时(在垂直消隐周期开始时)，闩锁-脉冲发生器161重置内部计数器。进而，如图9的部分D所示，闩锁-脉冲发生器161在从那时起计算16个时钟的时刻产生闩锁脉冲L1，并且，向累加/闩锁单元162-1输出闩锁脉冲L1。接着，闩锁-脉冲发生器161以8个时钟的间隔产生闩锁脉冲L2(图9的部分F)-L8，并且，向累加/闩锁单元162-2至162-8输出闩锁脉冲L2-L8。
累加/闩锁单元162接收来自闩锁-脉冲发生器161的闩锁脉冲L(终端闩锁)、从图像处理器61提供的信号(8位)(终端IN)、以及时钟(终端CK)。累加/闩锁单元162-2至162-8还分别接收前面累加/闩锁单元162-1至162-7的闩锁脉冲L的输入(终端CLR)。
例如，在垂直同步信号(图9的部分A)下降时(在垂直消隐周期开始时)，累加/闩锁单元162-1清除内部累加器，并且，逐个时钟地(图9的部分C)开始读取从图像处理器61提供的数据(00h和数据w0)(8位)(图9的部分B)，并且，逐位地计算1的数量。接着，在从闩锁-脉冲发生器161输入闩锁脉冲L1时，累加/闩锁单元162-1在此时向比较器163-1提供各个位的计数值。
在向累加/闩锁单元162-1输入闩锁脉冲L1(图9的部分D)时，累加/闩锁单元162-2清除内部累加器，逐个时钟地(图9的部分C)开始读取从图像处理器61提供的数据(数据w1)(图9的部分B)，并且，逐位地计算1的数量。接着，在从闩锁-脉冲发生器161输入闩锁脉冲L2时，累加/闩锁单元162-2在此时向比较器163-2提供各个位的计数值。
在向前面的累加/闩锁单元162-2至162-7输入闩锁脉冲L2(图9的部分F)-L7时，未示出的累加/闩锁单元162-3至162-8清除内部累加器，逐个时钟地(图9的部分C)开始读取从图像处理器61提供的数据w(图9的部分B)，并且，逐位地计算1的数量。接着，在从闩锁-脉冲发生器161输入闩锁脉冲L3-L8时，累加/闩锁单元162-3至162-8在此时向相关的比较器163(未示出)输出各个位的计数值。
比较器163对来自累加/闩锁单元162的各个位的计数值和预定的阈值进行比较，并且，当计数值大于或等于阈值时，输出1，而当计数值小于阈值时，输出0。
例如，比较器163-1比较来自累加/闩锁单元162-1的各个8位的计数值和阈值(如4)，根据比较结果而产生由位组成的数据(8位)，并且，向驱动器92输出该数据，作为面板设定数据。
如上所述，对多个面板设定数据累加，并且，与累加结果一致的数据用作面板设定数据。因而，例如，当图10A所示的面板设定数据叠加在视频信号上时，即使面板设定数据因为噪声而实际转换为由图10B中虚线框所示的值，也可获得准确的面板设定数据(与图10A所示相同的数据)，如图10B中的箭头所指示的值。
例如，假设第二位(DATA[2])为1(图10A)。然而，即使它如图10B中虚线框所指示地转换为0，也通过比较累加结果而把第二位设定为1(因为1的数量大于或等于4)。
假设第六位(DATA[6])为0(图10A)。然而，即使它如图10B中虚线框所指示地转换为1，也通过比较累加结果而把第六位设定为0(因为1的数量小于4)。
如图11所示，可在制造时，使用连接到摄像机51的控制器63的调节夹具201来进行显示器16的初始设定。
尽管在数码摄像机的上下文中以上描述作为实例给出，但是，本发明可应用于能显示图像的电子设备(如蜂窝电话和电视接收机)。
权利要求
1.一种图像处理设备，所述图像处理设备对输入信号执行预定信号处理并向显示设备的驱动装置输出所产生的图像信号，所述图像处理设备包括叠加装置，所述叠加装置在图像信号的预定段上叠加用于控制驱动装置的控制数据；以及输出装置，所述输出装置向驱动装置输出其上叠加控制数据的图像信号。
2.如权利要求1所述的图像处理设备，其中，预定段是其中包括图像信号的垂直消隐数据的段。
3.如权利要求2所述的图像处理设备，其中，在预定段中叠加控制数据，从而，为受驱动装置控制的显示设备的每个参数提供控制数据，并且，重复多次地提供用于每个参数的控制数据。
4.一种图像处理方法，包括叠加步骤，所述叠加步骤在输入到显示设备的驱动装置中的图像信号的预定段上叠加用于控制驱动装置的控制数据；以及发送步骤，所述发送步骤向驱动装置发送其上叠加控制数据的图像信号。
5.一种显示设备，包括配置为显示图像的显示器；用于驱动显示器的驱动装置；以及用于提取控制显示器的控制数据的提取装置，所述控制数据叠加在输入图像信号的预定段上；其中，驱动装置基于提取装置提取的控制数据而驱动显示器，从而，显示与图像信号相应的图像。
6.如权利要求5所述的显示设备，其中，预定段是其中包括图像信号的垂直消隐数据的段。
7.如权利要求6所述的显示设备，其中，在预定段中叠加控制数据，从而，为受驱动装置控制的显示器的每个参数提供控制数据，并且，重复多次地提供用于每个参数的控制数据。
8.如权利要求7所述的显示设备，其中，提取装置对用于每个参数的控制数据进行累加，并且使用与累加结果一致的数据作为控制数据，其中，重复多次地提供控制数据。
9.一种显示方法，包括提取步骤，所述提取步骤提取用于控制显示设备的驱动装置的控制数据，其中，所述显示设备配置为显示图像，控制数据叠加在发送给驱动装置的图像信号的预定段上；以及驱动步骤，所述驱动步骤基于提取步骤中的处理所提取的控制数据而驱动显示设备。
10.一种电子设备，包括图像处理器，所述图像处理器配置为对输入信号执行预定的信号处理，并输出图像信号；配置为接收图像信号输入的显示控制器；以及显示器，所述显示器由从显示控制器输出的驱动信号的输入来驱动；其中，图像处理器在包括图像信号垂直消隐数据的段上叠加用于控制显示控制器的控制数据，以及其中，显示控制器提取叠加在图像信号上的控制数据，并且，基于提取的控制数据而输出用于驱动显示器的驱动信号。
全文摘要
提供能通过在图像信号上叠加面板设定数据而控制驱动器的图像处理设备和方法、显示设备和方法、以及电子设备。例如，控制单元(63)通过串行通信向图像处理单元(61)提供驱动器控制信号。图像处理单元(61)使视频存储器(14)储存从视频信号处理单元(12)输入的数字信号，并且执行预定的信号处理，同时读取该信号，从而，该信号转换为具有水平和垂直消隐周期的视频信号。这里，图像处理单元(61)把基于来自控制单元(63)的驱动器控制信号的面板设定数据叠加在被转换视频信号的垂直消隐周期上。
文档编号G09G5/00GK1771531SQ2005800002
公开日2006年5月10日 申请日期2005年2月1日 优先权日2004年3月12日
发明者白井常夫, 森田真太郎, 下田哲也 申请人:索尼株式会社