专利名称：用sopc技术实现实时波形平滑滚动及多层信息叠加显示的方法
技术领域：
本发明涉及一种信号处理显示技术，它可以应用在需要对来 自多通道的串行数字信号流进行实时波形平滑滚动显示，并要求波 形的相关参数同屏叠加显示的连续实时监测领域。例如多参数低 频(小于500HZ)生物、物理电信号的实时监测应用领域等。
二背景技术：
目前，公知的多通道串行数字信号流实时波形平滑滚动显示方法 是以专利号03113847为代表的方法，即在带有LCD显示功能的嵌 入式片上系统(SOC)中，加入一片具有显示转换功能的FPGA芯片 和一片SRAM芯片。嵌入式SOC系统对来自用户端口的串行数字信号 流进行预处理后，发往FPGA芯片。由该FPGA内的转换逻辑与高速 SRAM和显示驱动电路共同完成数字信号流波形的绘制、平滑滚动和 叠加信息的处理，然后输出到显示屏显示。(见附图l)。
这种方法的弊端是
1、 集成度低。由于需要在PCB板上额外增加芯片和电路，导 致产品的集成度低，因此可靠性和稳定性较差。
2、 兼容性差。LCD显示屏的相关参数，如显屏尺寸、分辨率、 行场同步参数等，只能依赖SOC芯片固有参数选项。导致产品不能适应多规格多品种显屏的要求。
3、增加生产成本。由于至少需要额外增加一片FPGA芯片和一 片高速SRAM芯片，因此增加了生产成本。
发明内容
( 一 )解决的技术问题。为了提高应用该技术相关产品的集成度、 兼容性，降低其生产成本和技术更新成本，本发明采用了目前国际 上先进的片上可编程系统(简称S0PC)技术，实现了多通道串行数
字信号流实时波形平滑滚动与多层信息叠加显示。该方法不但可以 大大提高相关产品的集成度和多项技术指标，还可以降低其产品的 生产成本和技术更新成本。
(二)技术实施方案。本发明所采用的SOPC技术方案是将应 用系统的数字控制部分全部嵌入进一片FPGA芯片内。即S0PC系统 中的FPGA芯片对来自用户端口的串行数字信号流进行处理并完成数
字信号流波形的绘制、平滑滚动和叠加信息的处理，然后输出到显 示屏实显示。(见附图2)。
FPGA芯片内的数字控制部分包括微处理器软核、 一个画线软 核、 一个LCD多层显示驱动软核以及S0PC应用系统所需的其它各种 IP软核。(见附图3)。由FPGA中的微处理器根据需要依次完成以下 工作1、片内LCD多层显示驱动软核的参数设置；2、在叠加信息 显示缓冲区内写入相关显示信息；3、根据滚屏的不同速度要求，对 来自用户端口的串行数字信号流进行线性拟合和不同压缩比的压缩 处理；4、通过软件指令控制片内画线软核，在波形滚屏显示缓冲区绘制信号波形曲线；5、通过软件指令控制片内LCD多层显示驱动软 核，实现多道实时波形平滑滚动显示与多层信息叠加显示。(见附图4)。
可达到的技术指标如下
1、 在60HZ场频和长x宽显屏像素小于、等于786432点 (1024x768 )条件下，视频时钟可调；显示屏长、宽尺寸软件可调。
2、 三个带有可变窗口的独立显示层。可分别用于波形的平滑滚 动显示和相关信息叠加显示。显示层窗口大小、位置软件可调。
3、 具有TFT和VGA两种输出端口。行场同步参数软件可调。
4、 在12通道数字信号流同时显示时，最大波形平滑滚动速度 可达每秒500点。
四、有益效果
1、 集成度高。由于多层LCD显示驱动软核嵌在S0PC系统的 FPGA芯片内，使采用该技术的相关产品集成度大大提高，其可靠性 和稳定性也大为提高。
2、 更新换代成本低、周期短。由于功能的实现完全由FPGA片 内的软核和软件来完成，且FPGA芯片是一种内容可以多次重新改写 的器件，因此只要通过改写FPGA片内的软核或软件程序，就能实现 产品的更新换代，无须对PCB板作任何改动。使釆用该技术的相关 产品，减少了更新换代的成本，缩短了新产品更新换代的周期。
3、 易实现。由于是通过在FPGA芯片内嵌入画线软核和LCD专 用软核，并由片上微处理器在片内系统中通过软件来实现滚屏与多层信息叠加功能。因此只要FPGA芯片容量和速度等级满足要求，便
可以使采用该技术的相关产品快速实现所要求的功能。
4、 智能化。由于显屏参数、信息处理和信息显示控制均在片
上微处理器的控制之下，因此上述参数的变更和处理均可通过软件 调节，使采用该技术的相关产品，智能化程度得以提高。
5、 生产成本低。由于功能的实现完全依赖于FPGA片内的软核 和应用软件，不需要另外增加器件，因此使釆用该技术的相关产品 可实现低成本生产。
附
图1说明
S0C:片上系统芯片，例如ARM芯片。
SRAM:高速静态存储器。
FPGA:担负显示转换逻辑任务的FPGA芯片。
DISPLAY DIVER:显示驱动电路。
外存储器FLASH和SDRAM芯片。
用户端口 UART、 A/D、 I2C、 SPI等串行数字接口。 附图2说明
外存储器FLASH和SDRAM芯片。 用户端口 UART、 A/D、 12C、 SPI等串行数字接口。 附图3说明
微处理器软核片上CPU软核。
用户接口驱动模块驱动用户接口的软核。FLASH驱动模块片外FLASH芯片驱动软核。
片内低速总线联系CPU总线与片内低速设备驱动软核之间的总线。
低速总线桥接驱动片内低速总线与片外低速设备FLASH存储器 之间的转接驱动桥。
片内高速总线联系CPU总线与片内高速设备驱动软核之间的总线。
SDRAM驱动接口 片内高速总线与片外高速SDRAM存储器之间的
驱动接口。
CPU总线片内CPU总线。
用户软核应用系统用户应用软核。
LCD多层显示驱动软核本发明所述LCD多层显示驱动软核和与 外显示屏的接口。
画线软核本发明所述用于高速绘制曲线的软核。
权利要求
1、实时波形平滑滚动及多层信息叠加显示的方法，其现有技术是在带有LCD显示功能的嵌入式片上系统(SOC)中，加入一片具有显示转换功能的FPGA芯片和一片SRAM芯片。嵌入式SOC系统对来自用户端口的串行数字信号流进行预处理后，发往FPGA芯片，由该FPGA内的转换逻辑、SRAM存储器和显示驱动电路共同实现数字信号流波形的绘制、平滑滚动和信息叠加显示。本发明的技术特征在于将应用系统的数字控制部分全部嵌入在一片FPGA芯片内，组成一个SOPC应用系统。这里的数字控制部分包括微处理器软核、一个画线软核、一个LCD多层显示驱动软核以及SOPC应用系统所需的其它各种I P软核。该SOPC应用系统通过执行相应的软件程序，来实现实时波形平滑滚动显示和信号参数的多层背景叠加显示。
2、根据权利要求1所述，其特征技术是由SOPC应用系统中的 FPGA片内微处理器软核，在画线软核和LCD多层显示驱动软核的协同 下，通过执行相应的软件程序，来实现实时波形平滑滚动显示和信号 参数的多层背景叠加显示。
全文摘要
实时波形平滑滚动及多层信息叠加显示方法属于信号处理和显示技术领域。其原理是将串行数字信号流转换为实时平滑滚动显示的信号波形，并实现信号参数的多层背景叠加显示。本专利所述的解决方法是在片上可编程逻辑系统(简称SOPC)中的FPGA芯片中，加入用硬件描述语言编写的一个画线软核和一个LCD多层显示驱动软核，组成SOPC应用系统。由该SOPC应用系统中的FPGA片内微处理器软核，根据需要依次完成LCD多层显示驱动软核参数的设置；多层叠加信息的写入；对来自串行数字信号流进行预处理；通过软件指令控制片内画线软核绘制信号曲线；通过软件指令控制LCD多层显示驱动软核，来完成实时信号的波形平滑滚动显示和多层信息叠加显示。具有集成度高、技术更新成本低、周期短、易实现、智能化等优点。
文档编号G09G3/36GK101295473SQ20071010074
公开日2008年10月29日 申请日期2007年4月23日 优先权日2007年4月23日
发明者倩 郭, 郭新国 申请人:郭新国;郭 倩