专利名称：驱动装置及具有该驱动装置的显示器的制作方法
技术领域：
本发明涉及一种驱动装置以及具有该驱动装置的显示器，更具 体地说，涉及一种能够提高充电率并降低电磁干扰的驱动装置。
背景技术：
液晶显示器包括具有两个显示基板的液晶显示面板以及介于 这两个基板之间的液晶层。该液晶显示面板向液晶层施加电场并调 整该电场的强度，以控制穿过液晶层的光线的透射比，从而在液晶 显示面板上显示期望的图像。
该液晶显示面板i殳置有多条栅极线、多条凄t据线以及连接于栅^ 极线和数据线的多个像素。栅极线顺序地接收栅极电压，而数据线 接收像素电压。像素响应于栅极电压而成排地被接通，以向液晶层 施加像素电压。当共用电压为零时，相当于像素电压的电压被充入 液晶层中，从而使液晶层的液晶分子倾斜，并控制液晶层的光透射 比。
但是，用于液晶显示面板的像素的数量随着液晶显示面板尺寸 的按比例增大而增加。而且，当液晶显示器的分辨率提高时，每平 方英寸的^f象素凌t量也增加。
由于像素数量的增加，接通同一排中像素所需的时间减少，导 致对液晶层(与排列在同一排中的像素相对应)的充电时间减少。
因此，液晶层的充电率降低，从而导致亮度和亮度均匀性的下降。
发明内容
本发明的实施例提供了一种能够提高充电率并降低电磁干扰 的驱动装置，以及一种具有该驱动装置的显示器。
在本发明的示例性实施例中，驱动装置包括时序控制器、数据 驱动器和栅极驱动器。时序控制器接收来自外部装置的第 一 时钟和 第 一 图像数据信号，产生具有的频率低于第 一时钟频率的第二时钟 和第二图像数据信号，并输出数据控制信号和栅极控制信号。数据 驱动器与第二时钟同步地接收来自时序控制器的第二图像数据信 号，并将该第二图像数据信号转换成像素电压。栅极驱动器响应于 栅极控制信号而输出栅极电压。
在本发明的示例性实施例中，显示器包括时序控制器、数据驱 动器、栅极驱动器和显示部。时序控制器接收来自外部装置的第一 时钟和第 一 图像数据信号，产生具有的频率低于第 一 时钟频率的第 二时钟和第二图像数据信号，并输出数据控制信号和栅极控制信 号。数据驱动器与第二时钟同步地接收来自时序控制器的第二图像 数据信号，并将该第二图像数据信号转换成^^素电压。栅极驱动器
响应于栅极控制信号而输出栅极电压。显示部包括多条数据线、多 条4册4及线和多个^象素，以显示图^f象。根据本发明的示例性实施例，数据驱动器响应于其频率低于第 —时钟频率的第二时钟而输出像素电压。这样， 一个帧内的显示周 期增加，使得栅极电压的接通时间延长，从而提高了显示器的充电率。附图i兌明通过以下结合附图的详细描述，可以理解本发明的示例性实施例，附图中
图1是示出了根据本发明示例性实施例的驱动装置的框图；图2是示出了#4居本发明示例性实施例的具有图l所示驱动装 置的液晶显示器的框图；以及图3是示出了图2的各个信号的波长图。
具体实施方式
以下参照附图更全面地描述本发明的示例性实施例，附图中示 出了本发明的示例性实施例。然而，本发明可以以各种不同的形式 来实施，而不应该认为其局限于这里阐述的实施例。图1是示出了根据本发明示例性实施例的驱动装置的框图。参照图1，驱动装置100包括时序控制器IIO、存储器1加、 相位同步回路130、数据驱动器140和4册极驱动器1S0。 时序控制器IIO接收来自外部装置(未示出)的垂直同步信号 Vsync、第一水平同步4言号Hsyncl、第一时4中(clock,也称作时4中 信号)CK1和第一图像数据信号Datal。在一实施例中，时序控制 器110和外部装置利用低电压差动信号传输(LVDS)界面而彼此 通信。时序控制器110与第一时钟CK1同步地将第一图像数据信号 Datal存储在存储器120中。时序控制器110向相位同步回路130 施加来自外部装置的垂直同步信号Vsync。相位同步回i 各130利用来自时序控制器110的垂直同步信号 Vsync产生第二时钟CK2,该第二时钟具有比第一时钟CK1的频率 低的频率。从相位同步回路130产生的第二时钟CK2被施加给时序 控制器110。因此，时序控制器110响应于第二时钟CK2而从存储 器120中读取与一条线相对应的第二图像数据信号Data2。而且， 时序控制器110将从存储器120中读取的第二图像数据信号Data2 传送至数据驱动器140。在一实施例中，时序控制器110和数据驱 动器140利用小幅度摆动差动信号传输(RSDS )界面而彼此通信。响应于第二时钟CK2，时序控制器110将第一水平同步信号 Hsyncl转换成第二水平同步信号(未示出)，该第二水平同步信号 具有比第一水平同步信号Hsyncl的频率低的频率。此外，时序控 制器110分別根据垂直同步信号Vsync和第二水平同步信号产生数 据控制信号CT1和4册极控制信号CT2。数据驱动器140接收来自时序控制器110的第二图像数据信号 Data2，并响应于数据控制信号CT1而将第二图像数据信号Data2 转换成像素电压Pl至Pm。栅极驱动器150响应于来自时序控制器 110
当时序控制器110利用具有与第一时钟CK1的频率(该频率用 于时序控制器110与外部装置之间的通信)相同频率的时钟与数据 驱动器140通信时，电^f兹干扰(EMI)集中在用于时序控制器110 与外部装置之间的通信以及时序控制器110与数据驱动器140之间 的通信的特定频率上。然而，时序控制器110与数据驱动器140之 间的数据通信是利用具有的频率与第一时钟CK1的频率不同的第 二时钟CK2进行的(如图l所示)，从而分散EMI。图2是示出了根据本发明示例性实施例的具有图1所示驱动装 置的液晶显示器的框图。参照图2，液晶显示器300包括显示部200,用于显示图{象； 以及驱动装置100，用于驱动显示部200。显示部200包括第一至第(n+i)条栅极线GL1至GLn+i以及 与第一至第(n+i)条冲册极线GL1至GLn+i绝缘并与之交叉的第一 至第(m+j )条数据线DL1至DLm+j。显示部200可以被分为图像 显示于其上的显示区域DA以及与该显示区域DA邻4妄的空白区域 BA。第一至第n条栅极线GL1至GLn以及第一至第m条数据线 DL1至DLm形成在显示区域DA中，而第(n+l )至第(n+i)条 才册极线GLn+l至GLn+i以及第(m+l )至第(m+j )条凄t据线DLm+l 至DLm+j形成在空白区域BA中。在一实施例中，第一至第n条栅 极线GL1至GLn以及第一至第m条数据线DL1至DLm分别被定 义为有效栅极线和有效数据线。在显示区域DA中，有效像素区域由有效栅极线和有效数据线 限定在矩阵中，并且有效像素210形成在每个有效像素区域中。有 效像素210包括薄膜晶体管Tr和液晶电容器Clc。
在空白区域BA中，非有效像素区域由第(n+l)至第(n+i) 条栅极线GLn+l至GLn+i以及第(m+l)至第(m+j )条数据线 DLm+l至DLm+j限定，并且非有效^象素(未示出)形成在每个非 有效像素区域中。任何信号都不能施加至非有效像素。在一实施例中，当形成在显示部200上的棚4及线的总凄t量为 838条时，有效栅极线的数量为768条，相当于栅极线总数量的 91.6%。而且，当形成在显示部200上的数据线的总数量为1600条 时，有效数据线的数量为1366条，相当于数据线总数量的85.4%。 因此，显示区i或DA相当于显示部200的78.2%。驱动装置100包括时序控制器110、存储器120、相位同步 回路130、数据驱动器140和栅极驱动器150。相位同步回路130利用来自时序控制器110的垂直同步信号 Vsync产生具有的频率〗氐于第一时钟CK1频率的第二时钟CK2，并 将该第二时钟CK2施加给时序控制器110。时序控制器110与第二 时钟CK2同步地将第二图像数据信号Data2传送至数据驱动器140。在一实施例中，通过将垂直同步信号Vsync的频率乘以有效数 据线DL1至DLm的凄欠量，再乘以有效4册4及线GL1至GLn的凄t量， 而获得第二时钟CK2的频率。当垂直同步信号Vsync的频率为60 Hz、有效4册极线GL1至GLn的凄t量为768条、并且lt据线DL1至 DLm的数量为1366条时，第二时钟CK2具有约为62.98 MHz的频 率。数据驱动器140接收来自时序控制器110的第二图像数据信号 Data2,并响应于数据控制信号CT1而将第二图像数据信号Data2 转换成《象素电压Pl至Pm。从数据驱动器140输出的像素电压Pl至Pm分别^皮施加给有效凄t据线DL1至DLm。在一实施例中，凄t 据控制信号CT1才艮据垂直同步信号Vsync而产生。栅极驱动器150响应于来自时序控制器110的栅极控制信号 CT2而顺序地输出第一至第n栅极电压Gl至Gn。 AU册极驱动器 150输出的第一至第n棚-极电压Gl至Gn被顺序地施加给有效栅极 线GL1至GLn。时序控制器110将第一水平同步信号Hsyncl转换成第二水平 同步信号，该第二水平同步信号具有的频率低于第一水平同步信号 Hsyncl的频率。具体地说，通过将垂直同步信号Vsync的频率乘以 有效栅极线GL1至GLn的数量而获得第二水平同步信号的频率。 当垂直同步信号Vsync的频率为60 Hz并且有效冲册才及线GL1至GLn 的数量为768条时，第二水平同步信号具有约为46.08 KHz的频率。时序控制器110根据第二水平同步信号而输出栅极控制信号 CT2，并且栅极驱动器150才艮据栅极控制信号CT2而产生第一至第 n栅极电压Gl至Gn。因此，每个第一至第n栅极电压Gl至Gn 均具有通过用第二水平同步信号的频率除一 (1)而确定的4妄通时 间。即，由于第二水平同步信号具有的频率约为46.08 KHz,所以 每个第一至第n栅极电压Gl至Gn具有约为21.7毫秒的接通时间。通过将垂直同步信号Vsync的频率乘以栅4及线GL1至GLn+i 的数量而获得第一水平同步信号Hsyncl的频率。因此，当垂直同 步信号Vsync的频率为60 Hz并JU册才及线GL1至GLn+i的凄t量为 838条时，第一水平同步信号Hsyncl具有约为50.28 KHz的频率， 该频率高于第二水平同步信号的频率。当栅极驱动器150根据第一 水平同步信号Hsyncl而产生第一至第n栅极电压Gl至Gn时，每 个第一至第n4册才及电压Gl至Gn具有约为19.89毫秒的4妾通时间。 即，每个栅极电压的接通时间增加约1.8毫秒。
因此，当数据驱动器140与根据有效栅极线GL1至GLn以及 有效数据线DL1至Dim所产生的第二时钟CK2同步地接收第二图 ^f象^t据信号Data2时，显示部200在其中祐j妄通的显示周期在一个 帧内延长。此外，当栅极驱动器150响应于根据有效栅极线GL1 至GLn所产生的第二水平同步信号而输出第一至第n栅极电压Gl 至Gn时，从栅极驱动器150输出的第一至第n栅极电压Gl至Gn 的4妄通时间增加。因此，对一个^f象素充电所需的时间增加，/人而拔_ 高了显示器300的充电率。图3是示出了图2的各个信号的波长图。参照图3，第二时钟CK2具有的频率低于第一时钟CK1的频 率。因此，第二时钟CK2具有的周期T2比第一时钟CK1的周期 Tl长。在图3中，第一显示周期DP1由在帧1F内凄t据驱动器WO(如 图2所示)与第一时钟CKI同步地输出像素电压Pl至Pm (如图2 所示)所经历的周期来确定。第一空白周期BP1对应于ft据驱动器 140不输出像素电压P1至Pm的周期，并通过从帧1F中减去第一 显示周期DP1来确定。同时，第二显示周期DP2由在帧1F内数据驱动器"O与第二 时钟CK2同步地输出^f象素电压Pl至Pm所经历的周期来确定。第 二空白周期BP2对应于数据驱动器140不输出像素电压Pl至Pm 的周期，并通过从帧1F中减去第二显示周期DP2来确定。在一实施例中，由于第二时钟CK2具有的频率^氐于第一时钟 CK1的频率，所以第二显示周期DP2比第一显示周期DPI延长， 并且第二空白周期BP2比第一空白周期BP1缩短第一显示周期DP1 与第二显示周期DP2之间的长度差。
在第二显示周期DP2期间，棚-才及驱动器150 (如图2所示)顺 序地输出第一至第n栅极电压Gl至Gn。而且，由于第二显示周期 DP2被延长，所以第一至第n栅极电压Gl至Gn的接通时间增加。 因此，对-像素充电所需的时间增加，从而^是高了显示器300 (如图 2所示)的充电率。根据本发明的示例性实施例，施加于数据驱动器的第二时钟 CK2具有的频率低于第一时钟CK1的频率，从而帧1F内的显示周 期可以延长。因此，从栅极驱动器顺序输出的栅极电压的接通时间在帧内增 加，A^而才是高了显示器的充电率。此外，第二时钟用于时序控制器与数据驱动器之间的通信，从 而防止了 EMI集中在特定频率上并减弱了显示器的EMI。尽管已经参照附图描述了本发明的示例性实施例，但可以理 解，本发明不应该限于那些确切的实施例，并且在不背离本发明范 围或精神的前4是下，本领域普通4支术人员可以进行各种其它的更改 和变换。 发明范围内
权利要求
1.一种驱动装置，包括时序控制器，用于接收第一时钟和第一图像数据信号，产生具有的频率低于所述第一时钟频率的第二时钟和第二图像数据信号，并输出数据控制信号和栅极控制信号；数据驱动器，用于与所述第二时钟同步地接收来自所述时序控制器的所述第二图像数据信号，所述数据驱动器将所述第二图像数据信号转换成像素电压；以及栅极驱动器，响应于所述栅极控制信号而输出栅极电压。
2. 根据权利要求1所述的驱动装置，进一步包括相位同步回路， 所述相位同步回路产生所述第二时钟，所述第二时钟具有的频 率比所述第 一 时钟的频率低一预定值，所述相位同步回路将所 述第二时钟施加于所述时序控制器。
3. 根据权利要求2所述的驱动装置，其中，所述时序控制器接收 垂直同步信号和第一水平同步信号，将所述垂直同步信号施加 于所述相^立同步回^各，并响应于来自所述相4立同步回路的所述 第二时钟而产生第二水平同步信号，所述第二水平同步信号具 有的频率低于所述第一水平同步信号的频率。
4. 根据权利要求3所述的驱动装置，其中，所述时序控制器分别 响应于所述垂直同步信号和所述第二水平同步信号而产生所 述数据控制信号和所述栅极控制信号。
5. 根据权利要求1所述的驱动装置，进一步包括存储器，所述存 储器用于存储所述第一图像数据信号，其中，所述时序控制器 响应于所迷第一时钟而将所述第一图像数据信号存储在所述 存储器中，并响应于所述第二时钟而从所述存储器中读取所述 第 一 图像数据信号作为所述第二图像数据信号。
6. —种显示器，包括时序控制器，用于接收第一时钟和第一图像数据信号， 产生具有的频率低于所述第一时钟频率的第二时钟和第二图 像数据信号，并输出数据控制信号和栅极控制信号；数据驱动器，用于与所述第二时钟同步地接收来自所述 时序控制器的所述第二图像数据信号，所述数据驱动器将所述 第二图像数据信号转换成像素电压；以及栅极驱动器，响应所迷栅极控制信号而输出栅极电压；以及显示部，用于显示图像，所述显示部包括多条数据线、 多条4册极线和多个像素。
7. 根据权利要求6所述的显示器，进一步包括相位同步回^各，所 述相位同步回3各产生所述第二时钟，所述第二时钟具有的频率 比所述第一时钟的频率低一预定值，所述相位同步回路将所述 第二时钟施加于所述时序控制器。
8. 根据权利要求7所述的显示器，其中，所述时序控制器接收垂 直同步信号和第 一水平同步信号，将所述垂直同步信号施加于 所述相位同步回路，并响应于来自所述相位同步回路的所述第 二时钟而产生第二水平同步信号，所述第二水平同步信号具有 的频率低于所述第一水平同步信号的频率。
9. 根据权利要求8所述的显示器，其中，所述数据线包括被供以 所述像素电压的有效数据线和未净皮供以所述像素电压的非有效数据线，所述栅极线包括被顺序地供以所述4册极电压的有效 栅极线和未被供以所述栅极电压的非有效栅极线，并且所述像素和未^皮供以所述Y象素电压的非有效Y象素。
10. 才艮据4又利要求9所述的显示器，其中，通过将所述垂直同步信 号的频率乘以所述有效凄t据线的lt量再乘以所述有效4册才及线 的数量而获得所述第二时钟的频率。
11. 根据权利要求IO所述的显示器，其中，所述垂直同步信号的 频率为60Hz，并且通过将所述垂直同步j言号的频率乘以所述 有效栅极线的数量而获得所述第二水平同步信号的频率。
12. 根据权利要求8所述的显示器，其中，所述时序控制器分别响 应于所述垂直同步信号和所述第二水平同步信号而产生所述 数据控制信号和所述栅极控制信号。
13. 根据权利要求12所述的显示器，其中，通过用所述第二水平 同步4言号的频率除1而确定所述4册才及电压的4妾通时间。
14. 根据权利要求6所述的显示器，进一步包括存储器，所述存储 器用于将所述第一图像数据信号存储在其中，其中，所述时序 控制器响应于所述第一时钟而将所述第一图像数据信号存储 在所述存储器中，并响应于所述第二时钟而从所述存储器中读 取所述第 一 图像数据信号作为所述第二图像数据信号。
全文摘要
本发明公开了一种驱动装置，包括时序控制器、数据驱动器和栅极驱动器。时序控制器接收第一时钟和图像数据信号，并输出具有的频率低于第一时钟频率的第二时钟和图像数据信号。数据驱动器与第二时钟同步地接收图像数据信号，并响应于数据控制信号而将图像数据信号转换成像素电压。栅极驱动器响应于根据第二时钟所产生的栅极控制信号而输出栅极电压。
文档编号G09G3/20GK101114434SQ200710137620
公开日2008年1月30日 申请日期2007年7月27日 优先权日2006年7月28日
发明者李呼亨 申请人:三星电子株式会社