液晶驱动电路的制作方法

专利名称：液晶驱动电路的制作方法
技术领域：
本发明是有关一种产生用以使液晶显示区段(segment)点亮或熄灭的 区段信号及共享信号的液晶驱动电路。
背景技术：
一般而言，区段型的液晶显示装置是具有多个液晶显示区段(以下称 为LCD区段)，对各个LCD区段施加共享信号及区段信号以进行显示。共 享信号是重复显现一定波形模式的信号，以前述共享信号为基准，产生对 应显示数据的区段信号，进行LCD区段的点亮或熄灭。用以驱动此种液晶 显示装置的液晶驱动电路是已揭示于专利文献1。
然而，在前述液晶驱动电路中是具有1/4工作比(duty)驱动与1/3工 作比驱动这两种驱动状态。此种液晶驱动电路的状态设定是以下述方法进 行。
亦即，于含有显示数据的串行数据附加2位的识别数据(DD0，DD1)， 以各自的驱动状态区分成四阶(st印)与三阶的串行数据并予以输入。在 1/4工作比驱动中，输入以识别数据(DD0，DD1)二(0，0)、 (O，l)、 (1， 0)、 (1， l)所区别的四阶的串行数据，对应识别数据(DDO， DDI) 二 (0， 0)的第一 阶的串行数据所包含的控制位DT是设定成"0"。
另一方面，在1/3工作比驱动中，输入以识别数据(DDO， DDI) = (0， 0)、 (O，l)、 (l,O)所区别的三阶的串行数据，对应识别数据(DD0，DD1)二(0，0) 的第一阶的串行数据所包含的控制位DT是设定成"1"。
该液晶驱动电路是内建低功耗(power down)检测型重置(reset)电路， 在电源电压比动作电压还低的一定范围下输出重置信号，由此进行电路的 初始化。由此，防止电源启动后的无意义显示。该重置状态是在电源电压正常地达至动作电压后，亦会持续至设定工作比驱动状态为止。而且，当
正常地输入串行数据时，辨识该识别数据，当控制位DT为"0"时辨识到 输入有四个识别数据时、当控制位DT为"1"时辨识到输入有三个识别数 据时，解除重置状态。
专利文献l:日本特开平7-319418号公报

发明内容
发明所欲解决的课题
然而，在上述的状态设定方法中，由于显示驱动状态的位仅控制位DT， 因此当因为噪声等原因而于控制位DT产生错误时，驱动状态会改变。经 过变化的驱动状态到被正确地输入对应下一个识别数据(DD0， DDI) = (0， 0) 的第一阶的串行数据为止是不会改变。因此，于LCD区段的显示亦会产生 异常。例如，为了以1/4工作比驱动进行动作，而设定成输入四阶全部的 串行数据，并解除重置状态。之后，在进行输入对应识别数据(DD0，DD1) =(0， 0)的第一阶的串行数据之际，若因为噪声等使控制位DT被误设定成 "1"时，则驱动状态会改变，而输出对应1/3工作比驱动的非意图的信 号波形。
此外，以往的液晶驱动电路是构成为即使控制位DT未被错误重写， 只要格式正确亦会输入对应不同驱动状态的串行数据。例如，当液晶驱动 电路被设定成1/4工作比驱动时，若输入对应1/3工作比驱动的串行数据， 则会产生根据该串行数据而进行非意图的LCD区段的显示的不良情形。
解决课题的手段
本发明的液晶驱动电路是具备有串行数据接收电路，是接收串行数 据，该串行数据是包含有显示数据以及用以识别是对应1/n工作比驱动与 1/m工作比驱动中的哪一种工作比驱动的识别数据；液晶驱动信号产生电 路，是根据前述串行数据接收电路所接收的前述串行数据来产生用以使液 晶显示区段点亮或熄灭的区段信号及共享信号，且可切换1/n工作比驱动 与l/m工作比驱动；以及状态设定电路，当前述串行数据接收电路接收到 对应1/n工作比驱动的串行数据时，根据前述识别数据将前述液晶驱动信 号产生电路设定成l/n工作比驱动状态，之后，当前述串行数据接收电路接收到对应1/m工作比驱动的串行数据时，根据前述识别数据禁止前述串
行数据读入至前述液晶驱动信号产生电路，并禁止前述液晶驱动信号产生 电路的工作比驱动状态的变更。 发明的效果
依据本发明的液晶驱动电路，能防止变更成错误的工作比驱动状态。 此外，当设定成某种工作比驱动状态时，是读入对应其它工作比驱动状态 的串行数据，而能解决进行非意图的显示的不良情形。


以下配合附图列举以下较佳实施例，用以对本发明的结构及功效进行
详细说明，其中
图1是显示音响机器用的液晶显示装置的LCD区段的图。
图2是1/4工作比驱动时的共享信号及区段信号的波形图。
图3是显示本发明实施形态的液晶驱动电路的结构图。
图4是显示串行数据接收电路的结构图。
图5是显示CCB接口电路的结构图。
图6是显示闩锁时脉产生电路的结构图。
图7是显示下降检测电路的结构图。
图8是显示液晶驱动信号产生电路的结构图。
图9是用以说明本发明实施形态的液晶驱动电路设定成1/4工作比驱 动时的动作的时序图(图9A、 B为同一座标的时序图)。
图10是用以说明本发明实施形态的液晶驱动电路设定成1/3工作比 驱动时的动作的时序图(图IOA、 B为同一座标的时序图)。
具体实施例方式
以下参照

本发明实施形态的液晶驱动电路。首先，说明LCD 区段与工作比驱动状态(例如1/4工作比驱动)的关系。图1是显示音响机 器用的液晶显示装置的LCD区段的图。该液晶显示装置是具有四个LCD区 段，对这些区段分别施加共享信号C0M1至C0M4。此外，对四个LCD区段 共通施加区段信号SEG1。此外，区段信号SEG2是施加至未图标的其它LCD
7区段。
图2是共享信号C0M1至COM2与区段信号SEG1的波形图。在1/4工 作比驱动中，具有四个共享信号C0M1至COM4。共享信号C0M1的波形是具 有于1周期的1/4期间从H位准变化成L位准，剩余的3/4期间则以于前 述H位准与L位准之间所制作出的两个中间位准来变化的时脉波形。虽然 共享信号COM2至COM4的波形亦相同，但共享信号COM2是相对于共享信 号C0M1落后1/4周期，共享信号COM3是相对于共享信号COM2落后1/4 周期，共享信号COM4是相对于共享信号COM3落后1/4周期。
此外，于图2中，是于共享信号C0M1至COM4的波形下方显示信号SEG1 的波形。区段信号SEG1是对应共享信号C0M1至COM4，于每1/4周期使波 形变化，由此使各区段点亮或消灭。例如，当对应共享信号C0M1至COM4 的LCD区段全部熄灭时的区段信号SEG1是于1周期的期间以中间位准变 化的时脉波形。在此情形中，由于施加至全部的LCD区段的电场未超过临 限值，因此全部的LCD区段是熄灭。
接着，在相对于共享信号C0M1的LCD区段点亮时的区段信号SEG1 是在1周期的最初1周期的1/4期间从L位准变化成H位准。另一方面， 共享信号C0M1是于该1/4周期的期间从H位准变化成L位准。亦即，在 该期间中，区段信号SEG1与共享信号C0M1是变成相反相。如此一来，由 于对相对于共享信号C0M1的LCD区段施加超过临限值的电场，因此该LCD 区段变成点亮。图2是显示其它情形时的区段信号SEG1的波形。
以上已说明1/4工作比驱动。另一方面，1/3工作比驱动是具有三个 共享信号。对应三个共享信号使区段信号的波形变化，由此能使对应的LCD 区段点亮或熄灭。
虽然本实施形态的液晶驱动电路是构成为可切换上述两个工作比驱 动状态，但一般而言，工作比驱动状态是存在有l/n工作比驱动与l/m工 作比驱动(n、 m为2以上的彼此不同的自然数)。
以下，说明本实施形态的液晶驱动电路的具体构成。图3是显示液晶 驱动电路的构成图。串行数据接收电路10是接收包含有地址数据、显示 数据、识别数据、以及控制数据的串行数据。串行数据往往数据长度会变 长，附加识别数据区分成几个阶，从微电脑等传送而来。在本实施形态中，在1/4工作比驱动的情形中区分成四阶，在1/3工作比驱动的情形中区分 成三阶。识别数据是由3位所构成，且作为串行数据的32位的末端3位 予以附加。
将1/4工作比驱动时的识别数据从最初阶起分别设成 (SR[30]，SR[31]，SR[32]) = (0， 0， 0)， (SR[30]， SR[31]， SR[32])= (O，O， 1)， (SR[30]，SR[31]，SR[32]) = (0， l，O)， (SR[30]， SR[31]， SR[32]) =(0，1，1)，将1/3工作比驱动时的识别数据从最初阶起分别设成 (SR[30]， SR[31]， SR[32]) = (1， 0， 0)， (SR[30]， SR[31]， SR[32]) = (1， 0， 1) (SR[30]，SR[31]，SR[32]) = (1， l，O)。亦即，串行数据是不论阶数，在1/4 工作比驱动时SR[30] = 0，在1/3工作比驱动时SR[30] =1。
串行数据接收电路10是具有芯片致能端子CE，是被输入芯片致能 信号；时脉输入端子CL，是被输入时脉；以及串行数据输入端子DI，是 被输入与前述时脉同步传送的串行数据。
当一阶的串行数据正常地被串行数据接收电路10接收时，是从串行 数据接受电路10将数据转送至显示数据暂存器20及控制数据暂存器21。 此时，对应附加于串行数据的识别数据，将用以读入数据至各暂存器的闩 锁时脉CLK[1]，CLK[2]，CLK[3]，CLK[4]从串行数据接收电路10传送至显 示数据暂存器20及控制数据暂存器21。显示数据暂存器20是由四个显示 数据暂存器l、 2、 3、 4所构成，在1/4工作比驱动的情形中，对应第一 至第四阶的串行数据的显示数据是读入至显示数据暂存器l、 2、 3、 4，在 1/3工作比驱动的情形中，对应第一至第三阶的串行数据的显示数据是读 入至显示数据暂存器1、 2、 3。此外，由于控制数据是包含于最初阶的串 行数据，因此根据时脉脉波CLK[1]而读入至控制数据暂存器21。
液晶驱动信号产生电路30是根据读入至显示数据暂存器20及控制数 据暂存器21的显示数据DDATA1至DDATA4及控制数据CDATA，产生用以使 液晶显示区段点亮或熄灭的区段信号及共享信号。
此外，设置有在电源电压VDD为一定范围时输出检测信号VDET=H的 低功耗检测电路40，并在低功耗检测电路50的后段设置闩锁电路50，该 闩锁电路50是由低功耗检测电路40的检测信号VDET=H而重置，并从其 输出端子Q输出输出信号BSRSET = L。在此，于闩锁电路50的重置端子RN施加检测信号VDET的反转信号，于闩锁时脉端子CK施加AND(及)电路 A5的输出信号，于数据输入端子D施加电源电压VDD二H。闩锁电路50是 为可进行设定(set)与重置的正反器。于AND电路A5是输入有检测信号 VDET的反转信号与来自串行数据接收电路10的致能信号DIN(比对地址， 与芯片致能信号的上升同步而成为H位准的信号)。
第一重置控制电路60是具备有四个SR闩锁电路SR400、SR401、SR410、 以及SR411。 SR闩锁电路是为可进行设定与重置的正反器。于SR闩锁电 路SR400、 SR401、 SR410、 SR411的第一输入端子分别共通地输入有来自 闩锁电路50的输出信号BSRSET。此外，于SR闩锁电路SR400、 SR401、 SR410、 SR411的第二输入端子分别输入有認D电路A400、 A401、 A410、 A411的输出信号。于AND电路A400、 A401、 A410、 A411的第一输入端子 分别输入有闩锁时脉LCK[1]，LCK[2]，LCK[3]，LCK[4]，于AND电路A400、 A401、 A410、 A411的第二输入端子共通输入有识别数据SR[30]的反转信 号。此外，设置五输入的N0R(反或)电路NR400，是输入有四个SR闩锁电 路SR400、 SR401、 SR410、 SR411各者的输出信号与第二重置控制电路70 的输出信号DT3。
此外，第二重置控制电路70是具备有三个SR闩锁电路SR300、SR301、 SR310。于SR闩锁电路SR300、 SR301、 SR310的第一输入端子分别共通地 输入有来自闩锁电路50的输出信号BSRSET。此外，于SR闩锁电路SR300、 S讓、SR310的第二输入端子分别输入有AND电路A300、 A301、 A310的 输出信号。于颜D电路A300、 A301、 A310的第一输入端子分别输入有闩 锁时脉LCK[1]，LCK[2]，LCK[3]，于AND电路A300、 A301、 A310的第二输 入端子共通输入有识别数据SR[30]。而且，设置四输入的NOR电路NR300, 是输入有三个SR闩锁电路SR300、 SR301、 SR310各者的输出信号与第一 重置控制电路60的输出信号DT4。
第一重置控制电路60的输出信号DT4与第二重置控制电路70的输出 信号DT3是输入至OR(或)电路OR100，该OR电路ORIOO的输出信号/RESET 是作为重置信号输入至液晶驱动信号产生电路30。亦即，当OR电路0R100 的输出信号/RESET为L位准时液晶驱动信号产生电路30是被重置，当OR 电路0R100的输出信号/RESET为H位准时液晶驱动信号产生电路30被解除重置。此外，第二重置控制电路70的输出信号DT3是作为用以决定工
作比驱动状态的信号输入至液晶驱动信号产生电路30。亦即构成为当输
出信号DT3为L位准时，液晶驱动信号产生电路30是设定成1/4工作比 驱动，当输出信号DT3为H位准时液晶驱动信号产生电路30是设定成1/3 工作比驱动。
此外，数据转送控制电路80是根据识别数据SR[30]、第一重置控制 电路60的输出信号DT4、第二重置控制电路70的输出信号DT3、以及OR 电路0R100的输出信号的反转信号来产生转送控制信号LCKIN的电路。
关于转送控制信号LCKIN，当OR电路0R100的输出信号为L位准(重 置状态)时，转送控制信号LCKIN为H位准。此外，是构成为当解除重 置，OR电路0R100的输出信号变成H位准时，在设定成l/4工作比驱动状 态的情形时，识别数据SR[30]为"0"，且仅在输出信号DT4为H位准时转 送控制信号LCKIN才变成H位准，而在设定成1/3工作比驱动状态的情形 时，识别数据SR[30]为"1"，且仅在输出信号DT3为H位准时，转送控制 信号LCKIN才变成H位准。
该转送控制信号LCKIN是共通输入至四个AND电路Al至A4。此外， 于四个 AND 电路 Al 至 A4 是分别输入闩锁时脉 LCK[1]，LCK[2]，LCK[3]，LCK[4]， AND电路Al的输出信号LCKREG[1]是作 为闩锁时脉输入至显示数据暂存器1及控制数据暂存器21， AND电路A2 的输出信号LCKREG[2]是作为闩锁时脉输入至显示数据暂存器2， AND电路 A3的输出信号LCKREG[3]是作为闩锁时脉输入至显示数据暂存器3， AND 电路A4的输出信号LCKREG[4]是作为闩锁时脉输入至显示数据暂存器4。
接着，详细说明串行数据接收电路10与液晶驱动信号产生电路30的 结构。
串行数据接收电路的结构
图4是显示串行数据接收电路10的结构。串行数据接收电路10是具 备有CCB(Co即uter Control Bus;计算机控制总线)接口电路11，是进 行串行数据中的地址数据的比对；32位的移位暂存器12，是读入经由CCB 接口电路ll所输入的串行数据；以及闩锁时脉产生电路13，是根据读入 至移位暂存器12中的3位的识别数据中的2位的识别数据SR[31]，SR[32]，产生闩锁时脉LCK[l]， LCK[2]， LCK[3]， LCK[4]。
图5是显示CCB接口电路11的结构。CCB接口电路11是具备有地 址暂存器111，是从微计算机等读入与时脉同步予以串行转送来的地址数 据，并暂时储存该地址数据；地址译码器112，是解读地址暂存器lll所 暂时储存的地址数据，比对是否为预先设定于LSI (Large-Scale Integration;大规模集成电路)的固有地址，并产生地址比对信号(比对 正确时为H位准信号)；芯片致能检测电路113，检测输入至芯片致能端子 CE端子的芯片致能信号的上升及下降；以及地址比对信号暂存器114，是 与芯片致能信号的上升同步读入前述地址比对信号并予以保持，与芯片致 能信号的下降同步被重置。
接着，地址比对信号暂存器114的输出是作为致能信号DIN来利用。 亦即，致能信号DIN是输入至输入有来自时脉端子CL的时脉输出电路115、 以及输入有来自串行数据输入端子DI的串行数据的AND电路16，当致能 信号DIN为H位准时，时脉是通过时脉输出电路115而从SCL端子输出， 串行数据是通过AND电路16而从SDI端子输出。
图6是显示闩锁时脉产生电路13的结构。是设置有下降检测电路 131，是输入芯片致能信号，当检测出芯片致能信号的下降时，输出H位 准的输出信号；以及计数器132，是计数从时脉端子CL输入的时脉。由于 串行数据是与时脉同步转送而来，因此当由计数该时脉确认已输入有预定 数据长度的串行数据时，计数器132的输出信号变成H位准。
下降检测电路131的输出信号与计数器132的输出信号是输入至AND 电路133。此外，设置有四个AND电路134A至134D，是输入有2位的识 别数据SR[31]， SR[32]及其反转数据。于上述四个AND电路134A至134D 共通地输入有前述AND电路133。
依据该闩锁时脉产生电路13，当第一阶的串行数据全部读入至移位暂 存器12时(在此情形中，SR[31],SR[32]二(0，0))产生闩锁时脉LCK[1]， 当第二阶的串行数据全部读入至移位暂存器12时(在此情形中， SR[31]， SR[32] = (0， 1))产生闩锁时脉LCK[2]，当第三阶的串行数据全部 读入至移位暂存器12时(在此情形中，SR[31]，SR[32]二(1，0))产生闩锁 时脉LCK[3]，当第四阶的串行数据全部读入至移位暂存器12时(在此情形中，SR[31]，SR[32]二(1，1))产生闩锁时脉LCK[4]。此外，如图7所示， 下降检测电路131是能以延迟电路131A、反相器131B、以及N0R电路131C 所形成。
液晶驱动信号产生电路的结构
图8是显示液晶驱动信号产生电路30的结构图。液晶驱动信号产生 电路30是具备有区段信号产生电路31，是根据读入至显示数据暂存器 20及控制数据暂存器21的显示数据DDATA1至DDATA4与控制数据CDATA， 产生用以使液晶显示区段点亮或熄灭的区段信号SEG1、 SEG2、…；以及共 享信号产生电路32，是根据第二重置控制电路70的输出信号DT3，产生 共享信号C0M1至COM4。
亦即，当第二重置控制电路70的输出信号DT3为L位准时，液晶驱 动信号产生电路30是设定成1/4工作比驱动，产生四个共享信号C0M1至 COM4，并产生与其对应的区段信号SEG1、 SEG2、…的波形。另一方面，当 输出信号DT3为H位准时，液晶驱动信号产生电路30是设定成1/3工作 比驱动，产生三个共享信号C0M1至COM3，并产生与其对应的区段信号 SEG1、 SEG2、…的波形。
此外，于区段信号产生电路31与共享信号产生电路32输入有来自OR 电路ORIOO的输出信号/RESET，当输出信号/RESET为L位准时，区段信号 产生电路31与共享信号产生电路32是重置，各自的输出信号是固定于L 位准，停止信号输出，全部的LCD区段变成熄灭。
以下，参照图9及图IO的动作时序图，说明上述结构的液晶驱动电 路的动作。
电源启动至重置状态设定
首先，当电源启动施加电源电压VDD时，中途于某个一定范围的电压， 低功耗检测电路40是输出输出信号VDET二H位准的脉波(本发明的电源启 动检测信号的一例)。由该脉波信号，后段的闩锁电路是重置，闩锁电路 50的输出信号BSRSET变成L位准，第一重置控制电路的SR闩锁电路 SR400、 SR401、 SR410、 SR411、与第二重置控制电路的SR闩锁电路SR300、 SR301、 SR310的输出分别设定成H位准。此时，N0R电路NR400的输出信 号DT4与N0R电路NR300的输出信号DT3皆变成L位准。于是，0R电路
130R100的输出信号/RESET亦变成L位准。由此，电路成为不属于任一个工 作比驱动状态的重置状态，液晶驱动信号产生电路30是重置。由此，能 防止电源启动后LCD区段的无意义显示。该重置信号是至用以决定电路动 作的串行数据全部输入为止会持续输出。 根据重置状态设定1/4工作比驱动
接着，参照图3及图9，说明根据上述重置状态将液晶驱动电路设定 成1/4工作比驱动的情形。附加对应1/4工作比驱动的3位的识别数据 (SR[30]， SR[31]， SR[32]) 二 (0， 0， 0)， (SR[30]， SR[31]， SR[32]) = (0, 0， 1) (SR[30]，SR[31]，SR[32]) = (0， l，O)， (SR[30], SR[31]， SR[32])= (0， 1， 1)，四阶的串行数据是陆续输入至串行数据接收电路10。
此时，当输入对应识别数据(SR[30], SR[31], SR[32]) = (0, 0， 0)的第 一阶的串行数据时，CCB接口电路11是进行地址比对，当比对结果OK时， 与芯片致能信号的上升同步，致能信号DIN变成H位准。于是，第一阶的 串行数据是通过CCB接口电路11读入至移位暂存器12。此外，对应前述 致能信号DIN，电源电压VDD的H位准读入至闩锁电路50，闩锁电路50 的输出信号BSRSET变成H位准。
接着，当第一阶的串行数据全部输入至移位暂存器12时，与芯片致 能信号的下降同步产生闩锁时脉LCK[l]，根据此闩锁时脉LCK[l] ， SR闩 锁电路SR400是输出L位准。之后，同样地，第二至第四阶的串行数据是 陆续输入至串行数据接收电路10。接着，与闩锁时脉LCK[2]，LCK[3], LCK[4]同步，SR闩锁电路SR401、 SR410、 SR411是陆续输出L位准，根据 此L位准，NOR电路NR400的输出信号DT4是输出H位准。由此，OR电路 0R100的输出信号变化成H位准，解除液晶驱动信号产生电路30的重置。
此外，数据转送控制电路80是设定成当识别数据SR[30]非为"0"时， 数据转送控制电路80的输出信号LCKIN不会变成H位准的状态。亦即， 当识别数据SR[30]非为"0"时，数据转送控制电路80的输出信号LCKIN 为L位准，闩锁时脉LCK[l]， LCK[2], LCK[3]， LCK[4]是变成不会输入至显 示数据暂存器20与控制数据暂存器21的状态。在此情形中，由于识别数 据SR[30]为"0"，因此输出信号LCKIN为H位准，串行数据是转送至显示 数据暂存器20与控制数据暂存器21。此外，由于NOR电路NR400的输出信号DT4亦输入至第二重置控制电 路70的NOR电路NR300，因此NOR电路NR300的输出信号是固定成L位准。 亦即，液晶驱动信号产生电路30是设定成1/4工作比驱动。如此，设定成1/4工作比驱动后，再次从低功耗检测电路40输出检 测信号VDET二H，直至电路再次重置为止，对应1/3工作比驱动的串行数 据是设定成不会转送至显示数据暂存器20与控制数据暂存器21。此外， 工作比驱动状态亦不会在中途从1/4工作比驱动变更成1/3工作比驱动。根据重置状态设定1/3工作比驱动接着，参照图3及图10，说明根据上述重置状态将液晶驱动电路设定 成1/3工作比驱动的情形。附加对应1/3工作比驱动的3位的识别数据 (SR[30]' SR[31]， SR[32]) = (1， 0， 0)， (SR[30]， SR[31]， SR[32]) = (1， 0, 1) (SR[30]， SR[31]， SR[32]) = (1， 1， 0)，当三阶的串行数据全部输入至串行 数据接收电路10时，同样地，与闩锁时脉LCK[1]，LCK[2]，LCK[3]同步， SR闩锁电路SR300、 SR301、 SR310是陆续输出L位准，NOR电路NR300的 输出信号DT3是输出H位准。由此，OR电路0R100的输出信号变化成H 位准，解除液晶驱动信号产生电路30的重置。此外，CCB接口电路11的 地址比对设为0K。此外，数据转送控制电路80是设定成当识别数据SR[30]非为"1"时， 数据转送控制电路80的输出信号LCKIN不会变成H位准的状态。亦即， 当识别数据SR[30]非为"1"时，数据转送控制电路80的输出信号LCKIN 为L位准，闩锁时脉LCK[l]， LCK[2]， LCK[3]是变成不会输入至显示数据暂 存器20与控制数据暂存器21的状态。在此情形中，由于识别数据SR[30] 为"1"，因此输出信号LCKIN为H位准，串行数据是转送至显示数据暂存 器20与控制数据暂存器21。此外，由于NOR电路NR300的输出信号DT3亦输入至第一重置控制电 路60的NOR电路NR400，因此NOR电路NR400的输出信号是固定成L位准。 亦即，液晶驱动信号产生电路30是设定成1/3工作比驱动。如此，设定成1/3工作比驱动后，再次从低功耗检测电路40输出检 测信号VDET二H，直至电路再次重置为止，对应1/4工作比驱动的串行数 据是设定成不会转送至显示数据暂存器20与控制数据暂存器21。此外，工作比驱动状态亦不会在中途从1/3工作比驱动变更成1/4工作比驱动。 此外，本发明并未限定于上述实施形态，可在未逸离本发明要旨的范围内进行变更。例如，实施形态的液晶驱动电路虽构成为可切换成l/3工 作比驱动与1/4工作比驱动这两个工作比驱动状态，但本发明亦可应用于 切换成1/n工作比驱动与1/m工作比驱动(n、 m为2以上的彼此不同的自 然数)的液晶驱动电路。此外，输入串行位数并未限定于32位。
权利要求
1.一种液晶驱动电路，具备有串行数据接收电路，接收串行数据，该串行数据包含有显示数据、以及用以识别是对应1/n工作比驱动与1/m工作比驱动中的哪一种工作比驱动的识别数据；液晶驱动信号产生电路，是根据前述串行数据接收电路所接收的前述串行数据来产生用以使液晶显示区段点亮或熄灭的区段信号及共享信号，且可切换1/n工作比驱动与1/m工作比驱动；以及状态设定电路，当前述串行数据接收电路接收到对应1/n工作比驱动的串行数据时，根据前述识别数据将前述液晶驱动信号产生电路设定成1/n工作比驱动状态，之后，当前述串行数据接收电路接收到对应1/m工作比驱动的串行数据时，根据前述识别数据禁止前述串行数据被读入至前述液晶驱动信号产生电路，并禁止前述液晶驱动信号产生电路的工作比驱动状态的变更。
2. —种液晶驱动电路，具备有串行数据接收电路，接收串行数据，该串行数据包含有显示数据、以 及用以识别是对应1/n工作比驱动与1/m工作比驱动中的哪一种工作比驱 动的识别数据；数据暂存器，是被转送前述串行数据接收电路所接收的串行数据； 液晶驱动信号产生电路，是根据转送至前述数据暂存器的前述串行数 据来产生用以使液晶显示区段点亮或熄灭的区段信号及共享信号，且可切 换1/n工作比驱动与1/m工作比驱动；以及状态设定电路，当电源启动时将前述液晶驱动信号产生电路设定成重 置状态，且当前述串行数据接收电路接收到对应1/n工作比驱动的串行数 据时，根据前述识别数据将前述串行数据转送至前述数据暂存器，解除前 述液晶驱动信号产生电路的重置状态并将前述液晶驱动信号产生电路设 定成1/n工作比驱动状态，于前述重置状态解除后，当前述串行数据接收电路接收到对应1/m工作比驱动的串行数据时，根据前述识别数据禁止前述串行数据转送至前述 数据暂存器，并禁止前述液晶驱动信号产生电路的工作比驱动状态的变 更。
3. 如权利要求1或2所述的液晶驱动电路，其中，前述串行数据包含 有识别数据，该识别数据对应Vn工作比驱动与1/m工作比驱动而由区分 成多阶的串行数据所构成，且各阶的串行数据不同。
4. 如权利要求2或3所述的液晶驱动电路，其中，前述状态设定电路具备有第一重置控制电路，是根据电源启动检测信号产生用以将前述液晶驱 动信号产生电路设定成重置状态的第一重置信号，之后，当前述串行数据 接收电路将对应1/n工作比驱动的前述串行数据全部接收时，产生用以解 除前述液晶驱动信号产生电路的重置状态的第一重置解除信号；以及第二重置控制电路，是于电源启动时产生用以将前述液晶驱动信号产 生电路设定成重置状态的第二重置信号，之后，当前述串行数据接收电路 将对应1/m工作比驱动的前述串行数据全部接收时，产生用以解除前述液 晶驱动信号产生电路的重置状态的第二重置解除信号。
5. 如权利要求4所述的液晶驱动电路，其中，具备有数据转送控制电 路，可根据前述识别数据与前述第一重置解除信号，将对应前述l/n工作 比驱动的前述串行数据转送至前述数据暂存器，并可根据前述识别数据与 前述第二重置解除信号，将对应前述1/m工作比驱动的前述串行数据转送 至前述数据暂存器。
6. 如权利要求5所述的液晶驱动电路，其中，前述串行数据接收电路具备有移位暂存器，读入前述串行数据；以及闩锁时脉产生电路，是根据被读入至前述移位暂存器的串行数据所包 含的前述识别数据来产生闩锁时脉；前述数据暂存器根据前述闩锁时脉及前述数据转送控制电路的输出 读入前述显示数据。
7. 如权利要求6所述的液晶驱动电路，其中，前述第一重置控制电路具备根据前述电源启动检测信号而重置，并由前述闩锁时脉而设定的第 一正反器；前述第二重置控制电路具备根据前述电源启动检测信号而重 置，并由前述闩锁时脉而设定的第二正反器。
8. 如权利要求4所述的液晶驱动电路，其中，根据前述第二重置控制 电路的输出，切换前述液晶驱动信号产生电路的1/n工作比驱动与1/m工 作比驱动。
9. 如权利要求6所述的液晶驱动电路，其中，前述串行数据接收电路 具备用以进行前述串行数据所包含的地址数据的比对的接口电路，根据前 述接口电路所进行的地址比对结果，将前述串行数据读入至前述移位暂存 器。
全文摘要
本发明提供一种液晶驱动电路，是防止变更成错误的工作比驱动状态，并读入对应不同工作比驱动状态的串行数据，以防止进行非意图的显示。本发明的液晶驱动装置具备有液晶驱动信号产生电路(30)，是根据串行数据接收电路(10)所接收的串行数据，产生用以使液晶显示区段点亮或熄灭的驱动信号，并可切换成1/4工作比驱动与1/3工作比驱动；以及状态设定电路，当串行数据接收电路(10)接收到对应1/4工作比驱动的串行数据时，根据识别数据将液晶驱动信号产生电路(30)设定成1/4工作比驱动状态，之后，当串行数据接收电路(10)接收到对应1/3工作比驱动的串行数据时，禁止串行数据读入至液晶驱动信号产生电路(30)。
文档编号G09G3/18GK101599242SQ20081018194
公开日2009年12月9日 申请日期2008年11月28日 优先权日2007年11月28日
发明者后藤贤介, 大泽康夫, 山形嘉之, 德永哲也 申请人:三洋电机株式会社;三洋半导体株式会社