显示设备和像素电路的制作方法

专利名称：显示设备和像素电路的制作方法
技术领域：
本发明涉及具有以矩阵形状设置的像素的显示面板，以及用于这种显示面板的像 素电路。
背景技术：
对使用电流驱动型发光元件的显示设备(例如0LED)，电源线通常被设置于像素 区域内，驱动元件和被驱动元件(例如所述0LED)被连接在电源线之间，并且通过控制所述 驱动元件的电导来获得期望的显示图像。在使用晶体管作为驱动元件(驱动晶体管)的情 况下，所述驱动晶体管的源极端连接到一电源，并且通过将与显示数据相对应的电压施加 到驱动晶体管的栅极端，将与驱动晶体管的跨栅极和源极的电压相对应的电流提供给作为 被驱动元件的0LED，并且获得期望的显示图像。图1示出了相关技术的显示设备的整体结构。单元像素(像素)2在像素区域1 中以矩阵形状设置。扫描线3与像素2的各行相对应地设置，并且信号线4和电源线5与 单元像素2的各列相对应地提供。扫描线3由扫描线驱动电路6驱动，信号线4由信号线 驱动电路7驱动，并且电源线5由电源电压电路8驱动。响应于来自控制电路9的信号，扫描线驱动电路6选择一条扫描线，信号线驱动电 路7将被选择的像素的信号提供给信号线4。通过重复这样，与各个像素相对应的信号被写 入。电源电压总是被提供到电源线5。图2A示出了在P型晶体管作为驱动晶体管的情况下的代表性像素电路。由晶体 管形成的开关SW1的一端连接到信号线4，而开关SW1的另一端连接到驱动晶体管Tdk的栅 极端。驱动晶体管！^的源极连接到提供电源电压Vdd的电源线5。这里，电阻&是电源线 5的布线电阻。此外，数据保持电容器Cs连接在驱动晶体管！^的源极和栅极之间，并且驱 动晶体管Tdk的漏极连接到0LED的阳极。0LED的阴极连接到作为低电压电源的地等。结果，通过导通开关SW1，与Vdd-Vdata相对应的电压被写入数据保持电容器Cs， 与Vdata相对应的电流在驱动晶体管TDR中流动，并且0LED利用该电流发光。如果在电源线5中流动的电流很大，则由于电源线5的电阻而在电源电压Vdd 中产生变化。因为存储在数据保持电容器Cs中的电压此时降低，所以像素的发光亮度 比期望亮度低。为了处理这种类型的问题，常规的方法企图减小电源线自身的电压中 的变化。为了减小电源线中的电压变化，已经考虑了降低电源线自身的电阻(例如， JP2007-241302)，或者在像素选择周期切断驱动晶体管中的电流流动(例如，美国专利申 请公开 No. 2007/0128583)。关于上面描述的专利文献1的方法，降低电源线的电阻值会有限制，这基本上没 有解决方案。而且，关于美国专利申请公开No. 2007/0128583的方法，因为在像素选择周 期驱动晶体管的源极是浮动的，所以难以准确地写入驱动晶体管的跨栅极和源极的信号电压。

发明内容
本发明的目的在于提供一种显示设备，其抑制了由电源电压中的电位改变引起的 像素电流的变化，并且具有良好的显示特性。本发明涉及一种显示设备，在该显示设备中与多条数据线和多条扫描线的交叉相 对应地以矩阵形式设置多个像素，其中各个像素包括发光元件，其具有连接到第一电源的 第一电极，且该发光元件根据在元件中流动的电流而发光；驱动晶体管，其具有连接到第二 电源的源极，且该驱动晶体管将漏电流提供到所述发光元件的第二电极；数据存储电容器， 其具有连接到所述驱动晶体管的栅极的第一电极；以及第一开关，其在像素选择周期中被 切换为导通，使得数据线的数据被写入到所述数据存储电容器，并且其中所述数据存储电 容器的第二电极的电位在像素选择周期中的至少部分周期和像素非选择周期的至少部分 周期之间改变。而且，优选地进一步提供第二开关，该第二开关用来控制所述第二电源和所述数 据存储电容器的所述第二电极之间的连接，并且所述数据存储电容器的所述第二电极和不 同于所述第二电源的基准电源通过电阻而连接。而且，如果所述数据存储电容器和所述基准电源之间的电阻为Rm，所述第二开关 的导通电阻为Ron，并且在所述显示设备的水平方向或垂直方向中的具有较少像素的那个 方向上的像素数量为M，则满足关系Ron < RlKXM/40。此外，优选地进一步提供第二开关，其用来控制所述数据存储电容器的所述第二 电极和所述第二电源之间的连接；以及第三开关，其用来控制所述数据存储电容器的所述 第二电极和不同于所述第二电源的基准电源之间的连接。而且，如果作为所述第二开关的导通电阻和关断电阻的比的导通电阻/关断电阻 为R2，并且作为所述第三开关的导通电阻和关断电阻的比的导通电阻/关断电阻为R3，则 优选地满足关系R2XR3 < 0. 01。而且优选地，所述第二开关和所述第三开关是设置在像素区域内的薄膜晶体管。而且优选地，所述第二开关是设置在像素区域内的薄膜晶体管，并且所述第三开 关是设置在像素区域外的晶体管。而且优选地，对所述数据存储电容器的所述第二电极和所述基准电压进行连接的 基准电位线与所述第二电源线正交。而且优选地，对所述数据存储电容器的所述第二电极和所述基准电压进行连接的 基准电位线与所述扫描线的扫描方向正交。而且优选地，所述数据存储电容器比寄生电容大，该寄生电容是在所述驱动电容 器的栅极/源极区域处产生的除数据保持电容以外的电容。而且优选地，通过在像素选择周期中的至少部分周期和像素非选择周期中的至少 部分周期之间改变所述数据存储电容器的所述第二电极的电位，来补偿由于电源电压的改 变而对写入电压产生的影响。本发明还涉及一种用于显示设备的像素电路，在该显示设备中多个像素以矩阵形 式设置，该像素电路包括发光元件，其具有连接到第一电源的第一电极，且该发光元件根 据元件中流动的电流而发光；驱动晶体管，其具有连接到第二电源的源极，且该驱动晶体管 将漏电流提供给所述发光元件的第二电极；数据存储电容器，其具有连接到所述驱动晶体
5管的栅极的第一电极；以及第一开关，其在像素选择周期中被切换为导通，使得数据线的数 据被写入到所述数据存储电容器，并且其中所述数据存储电容器的第二电极的电位在像素 选择周期中的至少部分周期和像素非选择周期中的至少部分周期之间改变。根据本发明，即使数据存储电容器的第二电极的电位根据电源线的布线电阻而存 在变化，也可以向数据存储电容器写入正确数据。


图1是示出相关技术的显示设备的整体结构的图；图2A是示出一个实施方式的像素电路的结构的图；图2B是用于描述操作的波形图和时序图；图3A是用于描述扫描线选择时的操作的图；图3B是用于描述扫描线非选择时的操作的图；图4是示出具体示例1的像素电路的图；图5是示出具体示例2的整体结构的图；图6是示出具体示例2的像素电路的图；以及图7是示出具体示例3的像素电路的图。
具体实施例方式现在将基于附图来描述本发明的实施方式的像素电路和显示设备。这个实施方式 的像素电路示出于图2A中。在图2A中，使用了 P型驱动晶体管，但是在本发明中通过简单 地反转极性，也可以按完全相同的方式来采用N型驱动晶体管。本发明的像素电路具有这样的结构，其中驱动晶体管Tdk的源极连接到一条电源 线(电压Vdd)，用来写入数据电压且由扫描线3控制导通/关断的开关SW1连接到驱动晶 体管Tdk的栅极，并且数据存储电容器Cs的一个电极连接到驱动晶体管Tdk的栅极。在扫描 线选择周期和扫描线非选择周期之间，通过根据电源电压的压降来改变数据存储电容器Cs 的另一电极电压(基准电极)的电位，以对由于电源线电压的降低的驱动晶体管中跨栅极 和源极的电压进行补偿，并且避免像素电流减少。具体地，提供了开关SW2，通过使用该SW2执行切换，以在扫描线选择周期将数据 存储电容器Cs的基准电极电位连接到特定的恒电位(在这个示例中，是基准电位线的基准 电位Vref)，并且在扫描线非选择周期将其连接到降低的电压的电源线5(适当像素部分的 电源线5的电压由于布线电阻&而降低)，驱动晶体管TM的栅极电位的改变与由于电源线 5的布线电阻&而产生的电压降低成比例，并且驱动晶体管Tdk的跨栅极和源极的电位能被 保持在期望电压。也就是说，如图2B中所示，当开关SW1导通，适当像素的数据作为Vdata被提 供。那时，开关SW2选择基准电压Vref。然后，开关SW1关断后，开关SW2选择电源线5，即 Vdd-AV。像素控制电路具有形成在基板上的各个像素，并且驱动晶体管TDK、开关SW1和开 关SW2利用薄膜晶体管而构成。接下来，将使用图3A和图3B来详细地描述图2的电路的操作。同样在这个实施方式中，采用了 P型驱动晶体管TDK，但是在N型驱动晶体管的情况下，简单地通过反转极性 使操作也变得完全相同。具体地，N型驱动晶体管被设置在0LED的阴极侧，且其能够补偿驱动晶体管的源 极和地之间的由于布线电阻而产生的电压降低。如果扫描线3选择了像素，如图3A所示，则开关SW1被导通并且数据电压Vdata 被写入驱动晶体管Tdk的栅极(节点a)。那时，开关SW2连接到基准电位Vref，驱动晶体管 TM的源极(节点b)的电位Vb变成Vref，并且电压(Vdata-Vref)存储在数据存储电容器 Cs中。在扫描线3被取消选择且开关SW1被关断后，如果开关SW2被切换到电源线5侧， 如图3B所示，则通过从电源电压Vdd减去压降值A V，电位Vb变成Vdd- A V。如果节点a周围 的整个电容被作为Call，则节点a的电位Va变成Va = Vdata+Cs/Call X (Vdd-A V-Vref)， 同时驱动晶体管Tdk的跨栅极和源极的电压Vgs变成Vgs = Vdata-Cs/CallXVref-(l-Cs/ Call)X (Vdd-A V)。如果数据存储电容器Cs与节点a周围的寄生电容相比足够大，则可以使得Cs = Call，且如图2B所示，Vgs变成与Vdata-Vref相等，并且Vgs变成不依赖于电源线5的压 降值AV。驱动晶体管TM的漏极电压主要由饱和区中的Vgs决定，这意味着可以将与期望 电压相对应的且不依赖于压降值A V的像素电流提供到0LED。节点a周围的寄生电容相对于Cs不能被忽略，并且例如，甚至Cs大约和寄生电容 相等，如果假设Cs = 0. 5XCall，则Vgs = Vdata-0. 5X (Vref+Vdd- A V)，并且可以预期能 够将电源线的压降的影响抑制为一半的效果。实际上，开关SW2不是必须为物理开关，并且可以考虑各种构造，如接下来的具体 示例所示。(具体示例1)图4示出了具体示例1的像素电路的结构以及连接到该像素电路的控制线和电源 线。关于具体示例1，与设置基准电位线10来将基准电压Vref提供到各个像素一样， 除开关SW2之外还提供了扫描线11和开关SW3。扫描线11在扫描线3的非选择期间(L电 平周期)被设置成选择电平(H电平)，其中扫描线3连接到开关SW3的栅极并且扫描线11 连接到开关SW2的栅极。在这种方式下，数据存储电容器Cs的基准电极电位在数据写入时 受控于基准电压Vref，并且在扫描线非选择期间受控于电源线5的电源电位Vdd。使用薄 膜晶体管作为开关SW2和SW3同样是优选的。在图4中，N型TFT已经被用作开关SW2和SW3，但是还可以使用P型晶体管或者 N型和P型晶体管的组合。而且，优选地，在将数据电压Vdata写入到数据存储电容器Cs完 成之后执行数据存储电容器Cs的基准电极电位的切换。驱动晶体管Tdk的跨栅极和源极的电压Vgs变为Vdata-Cs/ (Cs+Cp) Vref-Cp/ (Cs+Cp) X (Vdd- A V)，并且电源线Vdd的压降A V的影响通过因子Cp/ (Cs+Cp)被减小。附 带地，Cp是节点a周围的寄生电容，并且Call = Cs+Cp。因此，优选地，使数据存储电容器 Cs的电容值与连接在驱动晶体管的栅极节点周围的寄生电容Cp相比足够大。(具体示例2)
7
图5是具体示例2的显示设备的整体结构图。图6示出了从具体示例2的像素部 分并且相关的外围部分提取的电路图。显示设备的整体结构和图3中相同。电源线Vdd沿信号线方向设置，而基准电位 线10沿扫描线方向设置，并且数据存储电容器Cs的基准电位电极直接连接到基准电位线 10。基准电位线10在像素区域1外通过开关SW3连接到基准电位Vref。电源线Vdd和基 准电位线10在各个像素内通过开关SW2连接。在数据写入期间扫描线3被选择，并且同时开关SW3导通。此时开关SW2关断，并 且在基准电位线10中基本上没有电流流动。结果，数据存储电容器Cs的基准电极电位Vb 基本上等于基准电位Vref (Vb = Vref)。接下来，在扫描线3被取消选择之后，扫描线11被 选择并且开关SW2被导通。数据存储电容器Cs的基准电极电位Vb变为与电源线Vdd在像 素连接点处的电位Vdd-A V几乎相等，并且驱动晶体管！^的栅极节点的电位也通过数据 存储电容而改变。结果，Tde的跨栅极和源极的电位Vgs变为Vdata-CS/(CS+Cp)Vref-Cp/ (Cs+Cp) X (Vdd-A V)。这里，当数据存储电容器Cs与寄生电容Cp相比足够大时，Tde的跨 栅极和源极的电压Vgs变为电压Vgs = Vdata-Vref，其不依赖于这个像素中的压降。由于 在扫描线11的选择期间基准电位线10使用电源电压Vdd，所以基准电位Vref优选地与电 源电压Vdd相等，或者是几乎相等的电位。当开关SW2和SW3的导通电阻和关断电阻分别 为r2on，r2off, r3on和r3off时，它们被优选地设计成给出下面的关系r2onXr3on/r2off/r3off < 0. 01这里，如果开关SW2的导通电阻和关断电阻的比(导通电阻/关断电阻)用R2表 示，并且开关SW3的导通电阻和关断电阻的比(导通电阻/关断电阻)用R3表示，则上式 用R2XR3 < 0. 01来表示。通过以这种方式来设定导通电阻和关断电阻，当开关SW2导通时可以将数据存储 电容器Cs的基准电极的电位设置为根据电源电压Vdd的电压，并且当开关SW3导通时可以 将数据存储电容器Cs的基准电极的电位设置为基准电位Vref。(具体示例3)图7示出了具体示例3的像素电路的结构，控制线以及电源线。具体示例3的整 体结构和图5中相同。在具体示例2中将基准电位线10连接到基准电压Vref的开关SW3 已经被移除，且基准电位线10直接连接到基准电位Vref。该基准电位线10通过电阻RLR 连接到基准电源Vref。因此，当开关SW2导通时，电源Vdd和基准电源Vref通过电阻L以 及开关SW2的导通电阻而连接。在这种情况下，相对于基准电位线10的电阻Rm，优选地进行设计使得开关SW2的 导通电阻r2on变为如下r2on < RLEXM/10此外，更优选地进一步设置以使r2on < I^XM/40。通过以这种方式设置这些值， 可以设置使得当开关SW2导通时将数据存储电容器Cs的基准电极的电位切换为与电源电 压Vdd相对应的电压，并且切换为基准电位Vref。这里，M是像素在水平方向上的数量。在 具体示例3的情况下，由于对于水平方向上的所有像素，开关SW2导通，且连接到电源Vdd， 则电源Vdd的电阻由于像素数量增加而实际上变得更小。在将基准电位线10沿垂直方向 设置的情况下，优选地采用垂直方向上的像素数量作为M，或者优选地采用在具有最少像素的方向上的像素数量作为M。部件列表
1像素区域
2单元像素
3扫描线
4信号线
5电源线
6线驱动电路
7线驱动电路
8电源电压电路
9控制电路
10基准电位线
11扫描线
权利要求
一种显示设备，在该显示设备中与多条数据线和多条扫描线的交叉相对应地以矩阵形式设置多个像素，其中各个像素包括发光元件，其具有连接到第一电源的第一电极，且该发光元件根据流动的电流而发光；驱动晶体管，其具有连接到第二电源的源极，且该驱动晶体管将漏电流提供到所述发光元件的第二电极；数据存储电容器，其具有连接到所述驱动晶体管的栅极的第一电极；以及第一开关，其在像素选择周期中被切换为导通，使得数据线的数据被写入到所述数据存储电容器，并且其中所述数据存储电容器的第二电极的电位在像素选择周期中的至少部分周期和像素非选择周期的至少部分周期之间改变。
2.根据权利要求1所述的显示设备，其中进一步提供第二开关，该第二开关用来控制所述第二电源和所述数据存储电容器的所 述第二电极之间的连接，并且所述数据存储电容器的所述第二电极和不同于所述第二电源 的基准电源通过电阻而连接。
3.根据权利要求2所述的显示设备，其中如果所述数据存储电容器和所述基准电源之间的电阻为Rui，所述第二开关的导通电阻 为Ron，并且在所述显示设备的水平方向或垂直方向中的具有较少像素的那个方向上的像 素数量为M，则满足Ron < RuiXΜ/40。
4.根据权利要求1所述的显示设备，该显示设备还包括第二开关，其用来控制所述数据存储电容器的所述第二电极和所述第二电源的连接；以及第三开关，其用来控制所述数据存储电容器的所述第二电极和不同于所述第二电源的 基准电源的连接。
5.根据权利要求4所述的显示设备，其中如果作为所述第二开关的导通电阻和关断电阻的比的导通电阻/关断电阻为R2，并且 作为所述第三开关的导通电阻和关断电阻的比的导通电阻/关断电阻为R3，则满足R2XR3 < 0. 01。
6.根据权利要求4所述的显示设备，其中所述第二开关和所述第三开关是设置在像素区域内的薄膜晶体管。
7.根据权利要求4所述的显示设备，其中所述第二开关是设置在像素区域内的薄膜晶体管，并且所述第三开关是设置在像素区 域外的晶体管。
8.根据权利要求1所述的显示设备，其中对所述数据存储电容器的所述第二电极和所述基准电压进行连接的基准电位线与所 述第二电源线正交。
9.根据权利要求1所述的显示设备，其中对所述数据存储电容器的所述第二电极和所述基准电压进行连接的基准电位线与所 述扫描线的扫描方向正交。
10.根据权利要求1所述的显示设备，其中所述数据存储电容器比寄生电容大，该寄生电容是在所述驱动电容器的栅极节点处产 生的除所述数据存储电容器以外的电容。
11.根据权利要求1所述的显示设备，其中由于电源电压的改变而对写入电压产生的影响通过在像素选择周期中的至少部分周 期和像素非选择周期中的至少部分周期之间改变所述数据存储电容器的所述第二电极的 电位来补偿。
12.一种用于显示设备的像素电路，在该显示设备中多个像素以矩阵形式设置，该像素 电路包括发光元件，其具有连接到第一电源的第一电极，且该发光元件根据元件中流动的电流 而发光；驱动晶体管，其具有连接到第二电源的源极，且该驱动晶体管将漏电流提供给所述发 光元件的第二电极；数据存储电容器，其具有连接到所述驱动晶体管的栅极的第一电极；以及第一开关，其在像素选择周期中被切换为导通，使得数据线的数据被写入到所述数据 存储电容器，并且其中所述数据存储电容器的第二电极的电位在像素选择周期中的至少部分周期和像素非 选择周期中的至少部分周期之间改变。
全文摘要
一种显示设备，在该显示设备中与多条数据线和多条扫描线的交叉相对应地以矩阵形式设置多个像素，其中各个像素包括发光元件，其具有连接到第一电源的第一电极，且该发光元件根据流动的电流而发光；驱动晶体管，其具有连接到第二电源的源极，且该驱动晶体管将漏电流提供到所述发光元件的第二电极；数据存储电容器，其具有连接到所述驱动晶体管的栅极的第一电极；以及第一开关，其在像素选择周期中被切换为导通，使得数据线的数据被写入到所述数据存储电容器，并且其中所述数据存储电容器的第二电极的电位被改变。
文档编号G09G3/32GK101828213SQ200880112221
公开日2010年9月8日 申请日期2008年10月8日 优先权日2007年10月19日
发明者三和宏一, 前川雄一 申请人:全球Oled科技有限责任公司