专利名称：显示器的源极驱动集成电路架构的制作方法
技术领域：
本发明涉及一种平面显示器源极驱动的输出控制电路及方法；尤指一种可消除平面显示 器开机噪声的源极驱动集成电路架构。
背景技术：
近几年来，由于影像显示技术的突破性进步与蓬勃发展，传统的阴极射线显示器(CRT, cathode ray tube)己绝大部分被所谓的面板显示器(panel displayer)所取代，其是归因于面板显 示器具有体积小、厚度薄、重量轻、低能耗、及低辐射等优点，故能成为现今影像显示器的 主流。目前一般常见的面板显示器有薄膜晶体管液晶显示器(TFT- LCD, thin-film transistor liquid crystal display)。另夕卜，利用发光二极管(LED， Light Emitting Diode)组件或是电浆(plasma) 原理发光的面板显示器也日渐普遍。面板显示器的显示部分是由多个画素单元(pixel)所构成， 其中画素单元一般是行列式的矩阵(array)，且画素单元是由驱动器控制，其中根据点阵化的 图像数据，可驱动对应的画素单元。与CRT的显像方式不同，液晶显示器是透过复数个设置 在面板上的驱动电路(driverIC)施加不同的电压来改变面板中液晶分子的排列方向，使液晶分 子产生直立或偏转状态，形成光闸门来决定背光源(backlight)的穿透程度以构成整体影像画 面。液晶显示器驱动电路(driverIC)的主要功能是为接收来自显示器控制电路的指令与画面讯 号，并透过数字模拟转换的程序来进行驱动，输出每一像素所需电压以控制液晶分子的偏转， 让每一像素出现不同色彩与灰阶(gray scale),并组成一全彩画面。故此，驱动IC在液晶显示 器产业中占有相当重要的一席之地。
一般而言，液晶面板的每一像素皆具有两输入端，分别与两种不同的驱动电路耦接，其 一为设置于液晶面板横向X轴的源极驱动IC (Source driver IC)，其一为设置于液晶面板纵向 Y轴的闸极驱动IC (Gate driver IC)。其中，源极驱动IC是为具备高频特性与显像功能的组《牛， 负责将影像资口传送至液晶面板并可安排数据的输入，其电路制程涉及模拟数字技术，故设 计复杂度高；闸极驱动IC则负责决定影像显示的位置，并通知横向每口像素要进行资口输入 的动作，期间包含了通知晶体管开关状态，并决定液晶的扭转角度与动作快慢，故其制程技 术较为困难。控制面板上每个画素电极的导通(ON)，关系到计算机或电视的影像讯号能否正 确地显示在液晶面板上，故一般液晶显示器面板上的每个像素都由一相对应的晶体管来执行 控制动作，驱动IC扮演的角色即为接收各项外界指令，并决定施加何种程度的电压到每一个 像素该相对应的晶体管，藉以控制液晶分子的扭转程度并呈现出适当的影像。图1即为现行一具有六百四十二组输出信道的源极驱动电路100基本电路架构图。如图 所示， 一般源极驱动电路100后段的输出端部位包含了数字模拟转换器(DAC, digital-to-analog converter)101、运算放大器(OP)103、以及一反向金氧半场效晶体管(MOSFET， Metal Oxide Semi-conductor Field Effect Transistor) 105。在图中，数字模拟转换器(DAC)lOl是 与多组层次电压(如图中的Vl V14)及一极性讯号(POL， polarity)耦接。数字模拟转换器 (DAC)101可将所输入的数字数据讯号转换成模拟数据讯号。该层次电压可为灰阶修正电压 (Vgm4 Gamma Correction Voltage),其是提供了各对应像素的灰阶值(此例为14bits)并由运算 放大器(OP)103将该数据讯号驱动至该所接收的灰阶修正电压准位以控制各对应像素的灰阶 表现；极性讯号(POL)则是用来控制各像素讯号的正负极性(+A)及极性反转。受运算放大器 (OP)103驱动后的数据讯号会分别输至与其耦接的一反向金氧半场效晶体管(MOSFET)105。 一般液晶显示器是藉由一 LP讯号(Latch Pulse，即锁存脉波)来控制其输出缓冲器端(output buffer,即上述反向金氧半场效晶体管105端)的开关。液晶显示器于开机时由于数字模拟转 换器101未执行重置(reset)动作，其数据讯号皆处于高准位(H level)或低准位(L level)的不确定 状态(Unknown)，加上开机初期其LP讯号输出皆为低准位(initial L)，使得反向式金氧半场效 晶体管开机后直接呈导通(On)状态，使运算放大器103输出不确定的讯号电压至各信道端 107，亦即连接至画素端薄膜晶体管(TFT)的各资料线(data line)。此时输出讯号会随机变动而 形成随机数据，导致开机时画面呈随机图形，是为所知的液晶显示器开机噪声(power-on noise) 问题。
传统上解决开机噪声方案为在源极驱动IC的线闩锁器部位(line latch)加入一个与非门 (NAND gate),使液晶显示器电源起始讯号的上升缘(rising edge)相较源极驱动IC的电源讯号 提升为高位准的时间点延迟(Tdelay)固定时间，以解决显示器开机画面为随机噪声的问题。然 而以此作法，源极驱动IC电路中需配置庞大数量的与非门才可达到其功效，并增加制造成本， 且其占据大量面积不符合业界趋势。
此外，美国专利公开第20050001825号中揭示了一种平面显示器开/关机时的噪声抑制方 法，其是于平面显示器中的时序控制芯片(timing control device)内增设一讯号检测电路及一影 像讯号处理器。在开机瞬间，藉由时序控制芯片内的讯号检测电路检测信号是否稳定，当讯 号检测电路在开机瞬间检测到不稳定的讯号时，影像讯号处理器便会控制驱动芯片送出全黑 的画面讯号(Black Frame Insertion)。此种于开机期间插入全黑色影像的作法虽然具有抑制开机 噪声及消除残影的效果，但为了实现此插黑机制，与液晶显示器的驱动器IC须能与时序控制 器共同配合运作。再者，检测电路与影像讯号处理器的增设须额外的电路设计，亦会提升生 产成本。液晶显示器开机时的噪声与讯号不稳问题于业界因袭已久，先前技术中所提的作法可能 需要额外设置庞大数目的组件，抑或其电路设计复杂不易实施。故业界亟需一创新的液晶显 示器驱动电路及方法来解决上述问题。
发明内容
鉴于上述说明，本发明提出了一种源极驱动电路架构，相较于现行的源极驱动IC而言， 其无须增加额外的制造成本即可解决业界已知的开机噪声问题。 本发明是这样实现的， 一种显示器的源极驱动集成电路架构，包含 一移位缓存器，依所接收的脉波讯号输入并暂存一数据讯号；
一线缓冲器，与该移位缓存器耦接并接收暂存的数据讯号，该线缓冲器依输入的水平同
步讯号时序来锁存该数据讯号并输出同步式显示数据；
一准位移位器，与该线缓冲器耦接并将该同步式显示数据提升至所需电位后输出； 一数字模拟转换器，与该准位移位器耦接，将电位提升后的该显示数据由数字转换成模
拟形式；
一输出缓冲器，与该数字模拟转换器耦接，将转换后的该显示数据输出至各信道；及 一输出控制电路，与该输出缓冲器耦接，其中包含
一正缘触发正反器，其输入端接收该源极驱动电路的数字逻辑电压，并于受一 频率讯号触发时输出一第一输出讯号；
一开关组件，耦接至该正缘触发正反器；该开关元件包含一N型金氧半导体场效晶体管 与一 P型金氧半导体场效晶体管，其闸极与该正缘触发正反器的输出端耦接，可分别接收该 第一输出讯号；该N型金氧半导体场效晶体管的源极与P型金氧半导体场效晶体管的源极为 一共同的输出端，可输出一第二输出讯号控制该输出缓冲器的开关状态；该N型金氧半导体 场效晶体管的汲极耦合该频率讯号，该P型金氧半导体场效晶体管的汲极则耦合至该数字逻 辑电压。
关于本发明的优点与精神，可以藉由以下的发明实施例详述及所附图式得到进一步的了解。
图1为先前技术中具有六百四十二组输出信道的源极驱动电路基本电路架构图； 图2为本发明实施例中源极驱动电路完整的架构图；图3为本发明实施例中一输出控制电路的电路架构图4为本发明图3的输出控制电路应用在一般源极驱动电路的电路架构图；及
图5为本发明图3的输出控制电路中各讯号的时序图。 附图中主要组件符号说明
100:源极驱动电路
101:数字模拟转换器
103:运算放大器
105:金氧半场效晶体管
107:信道端
200:源极驱动架构
201:输出控制电路
203:双向偏移缓存器
205:线缓冲器
207:准位移位器
209:数字模拟转换器
211:输出缓冲器
300:输出控制电路
301:正反器
303:开关组件
400:源极驱动电路
401:数字模拟转换器
403:运算放大器
405:金氧半场效晶体管
407:信道端
CLK:时脉
D :输入端
Q :输出端
Ql :金氧半场效晶体管 Q2 :金氧半场效晶体管 H :高准位 L :低准位LP :锁存讯号
POL :极性讯号
STH :起始脉波讯号
V1 V14 :灰阶修正电压
VDD :电压源
VDM :电源电压
VDD1 :第一资料输入讯号
VDD2 :第二资料输入讯号 VSS :电压源
具体实施例方式
下面结合附图及实施例对本发明做进一步描述。
下列描述是提供本发明特定的施行细节，以使阅者彻底了解这些实施例的实行方式。此 外，文中不会对一些已熟知的结构或功能或是作细节描述，以避免各种实施例间不必要相关 描述的混淆，以下描述中使用的术语将以最广义的合理方式解释，即使其与本发明某特定实 施例的细节描述一起使用。
请参照图2，其为本发明实施例中所提出的较佳源极驱动电路架构图。如图所示，本发 明的源极驱动电路架构200包括一输出控制电路201、一双向偏移缓存器(bi-directional shift register)203、 一线缓冲器(line buffer) 205、 一准位移位器(Ievel shifter)207、 一数字转模拟转换 器(digital to analog converter, DAC)209、及输出缓冲器(output buffer)211 。在此实施例中，首先， 双向偏移缓存器203可依据所接收的左向或右向起始脉波讯号(start pulse, DIO-L/DIO-R)及系 统频率(SCLK)以平行或序列(in parallel or serial)方式输入并暂存一数据讯号，且依时序将其撷 取后转换为平行形式的显示数据输出。线缓冲器205可包含红色源线缓冲器、绿色源线缓冲 器、厚蓝色源线缓冲器，用以处理RGB三原色不同的影像讯号。线缓冲器可处理各输入数据 并依数据取样保持速率(Sampling and Hold, S/H)进行一般解耦(decouple)。在本实施例中，线 缓冲器205可依输入的水平同步讯号(Hsync)的时序来栓锁(Iatch)显示数据并输出同步式的6 bits显示数据，g周期间是写入一行的像素数据讯号并以输出频率(OCLK)同步地输出供后续 的组件读取。准位偏移器可依数字数据所需要的电位大小选择性地配置于线缓冲器205与数 字转模拟转换器209之间，是用以将线缓冲器205锁存的输出加以准位变换，使数字数据提 升至所需的电位，以调整显示数据讯号的电压准位。其后，电位放大后的数字数据会被输入 至一数字模拟转换器209。进行数字数据讯号转换成模拟数字讯号，同时数字模拟转换器209 并根据所提供的灰阶修正电压(图中的V1 V7及V8 V14)来将各像素数据驱动至所需的灰阶电压，以及根据极性讯号(？01^)控制各像素讯号的正负极性(+/-)及极性反转。最后再经由输出 缓冲器511将讯号输出至各信道。图中，起始脉波讯号(STH) (start pulse)标示着每一画素数据 的开始时间，用来通知源极驱动电路开始撷取各灰阶讯号(V1 V7及V8 V14)。极性讯号(POL) 与起始脉波讯号(STH)都可能来自一或多个外部的控制电路与单元，图中未加以表示。在本实 施例中，输出缓冲器211的一端有一输出控制电路201与其耦接，是用来控制输出缓冲器中 晶体管的开关以决定数据讯号是否要输入与其耦接的各通道。该输出控制电路201的细部组 件与架构将于下述的实施例中讲解。在实施例中，电源电压VDDA是为供应源极驱动电路运 作所需的电源电压，而VDD与VSS则为两电压源，负责供应输出控制电路501中开关组件 讯号。其中，电压源VDD为一正电位，而电压源VSS则为接地电位或负电位。
接着请参照图3，其为本发明提供的输出控制电路架构，可控制输出缓冲器的输出，以 消除开机噪声。如图3所示，其为本发明实施例的较佳输出控制电路300的电路架构图。本 发明的输出控制电路300包含了一正缘触发正反器(D Flip Fl叩)301及一互补式金氧半导体开 关组件303(CMOS swkch)。正缘触发正反器301的输入端D与源极驱动IC的数字逻辑电压 耦接，可输入一第一数据输入讯号VDD1;正缘触发正反器301的输出端Q则与开关组件303 耦接，两者的耦接点定义为LP延迟输出(LP delay)。此外，正缘触发正反器301以原本控制 反向金氧半场效晶体管105开关的LP控制讯号(此处定义为第一 LP讯号)作为频率讯号 (Clock)。开关组件303为一互补式金属氧化物半导体开关，是由一 N型金氧半场效晶体管 Ql及一 P型反向金氧半场效晶体管Q2组成。从正缘触发正反器301输出的LP延迟讯号可 分别传输至晶体管Q1与Q2的闸极端，再输出一个LP输出讯号。其中，晶体管Q1的汲极 与一第二 LP讯号耦接，晶体管Q2的汲极与一 VDD2耦接，而晶体管Ql的源极与晶体管 Q2的源极耦合并为一共同输出端。在图中，当第一LP讯号的频率由低准位转换到高准位时， 频率CLK开始撷取数据讯号，并由LP延迟输出数据讯号高或低的准位。
接着请参照图4，其为本发明输出控制电路300应用于多输出信道源极驱动IC 400的电 路架构示意图。本发明输出控制电路300以输出的LP输出讯号(LP—out)取代原有的LP讯号。 如上所言，图3的输出控制电路300是与反向式金氧半场效晶体管405的闸极耦接，使得LP 输出讯号(LP—out)取代LP讯号来控制反向式金氧半场效晶体管405的开关。图中数字模拟转 换器(DAC)401是与多组灰阶修正电压(V1 V14)以及一极性讯号(P0L)耦接，可将所输入的数 字数据讯号转换成模拟数据讯号，并由运算放大器(OP)403将该数据讯号驱动至该所接收的 灰阶修正电压准位以控制各对应像素的灰阶表现；驱动后的数据讯号会分别输至与其耦接的 一 P型反向金氧半场效晶体管(P-MOSFET)405，并以LP输出讯号来控制该晶体管405的开 关，使运算放大器403可输出正确稳定的讯号电压至各信道端407。有关LP输出讯号控制晶体管405开关的细节将于下数实施例中说明。
接着请参照图5，其显示图3输出控制电路300中各讯号包括数据讯号VDD1、第一LP 讯号、LP延迟讯号、及LP输出讯号的时序图。如图所示，于开机时(T1)，数据输入讯号VDD1 会从低准位转换至高准位(initial H)，第一 LP讯号(CLK)维持不变，保持在低准位(initial L)。 因此与开机期间(T1 T2)正反器301输出的LP延迟亦处在低准位(L)。此期间由于LP延迟讯 号为低准位，使得与正反器耦接的反向金氧半场效晶体管Q2呈导通状态(ON)，而金氧半场 效晶体管Ql则称断开状态(OFF)。此期间(T1 T2)由于晶体管Q2的导通，基于晶体管Q2 源极端数据讯号VDD2耦接，故可馈入VDD2电压至晶体管Q2源极。由于VDD2电压与 VDD1电压为相同的讯号，处于高准位，而金氧半场效晶体管Q1又处于断开状态，故此期间 输出控制电路300的LP输出讯号为高准位(H)。复参照图4，高准位的LP输出讯号会使反向 式金氧半场效晶体管105于开机期间(T1 T2)成断开状态(0FF)，使开机初期运算放大器403 的不确定讯号电压无法传送至各信道端407输出，故可避免液晶显示器习知的开机噪声5见象。
另一方面而言，于图5中，经过延迟时间Tdday后，于时间点T2，原本的LP讯号会开 始频率输出(CLK)，当频率CLK由低准位(L)转换至高准位(H),频率CLK开始撷取数据讯号。 由于数据讯号VDD1此时处于高准位，其正缘触发正反器301输出的LP延迟讯号亦会由起 始的低准位转换至高准位。高准位的LP延迟讯号会分别使金氧半场效晶体管Ql与反向金氧 半场效晶体管Q2呈开路(ON)与断开状态(OFF)。基于Q2为关闭状态，此时数据讯号VDD2 无法馈入Q2源极，而第二 LP讯号可从晶体管Ql的源极端输入，故于时间点T2后，输出 控制电路300的LP输出讯号即为原本输入的LP讯号。复参照图4，此时LP讯号会控制反 向式金氧半场效晶体管405的开关(On/OFF)，可让运算放大器403输出已稳定的讯号电压至 各信道端407，显示正常的画面。此运作方式可避免于开机产生噪声，并于LP讯号进入源极 驱动电路400后回复原先正常的动作。
本发明并未局限于此处所描述的特定细节特征。在本发明的精神与范畴下，其与先前描 述与图式相关的许多不同的发明变更是可被允许的。因此，本发明将由专利申请范围来定义 涵括其所可能的修改与变更，而非由上方的描述来界定本发明的范畴。
权利要求
1、一种显示器的源极驱动集成电路架构，包含一移位缓存器，依所接收的脉波讯号输入并暂存一数据讯号；一线缓冲器，与该移位缓存器耦接并接收暂存的数据讯号，该线缓冲器依输入的水平同步讯号时序来锁存该数据讯号并输出同步式显示数据；一准位移位器，与该线缓冲器耦接并将该同步式显示数据提升至所需电位后输出；一数字模拟转换器，与该准位移位器耦接，将电位提升后的该显示数据由数字转换成模拟形式；一输出缓冲器，与该数字模拟转换器耦接，将转换后的该显示数据输出至各信道；及一输出控制电路，与该输出缓冲器耦接，其中包含一正缘触发正反器，其输入端接收该源极驱动电路的数字逻辑电压，并于受一频率讯号触发时输出一第一输出讯号；一开关组件，耦接至该正缘触发正反器；该开关元件包含一N型金氧半导体场效晶体管与一P型金氧半导体场效晶体管，其闸极与该正缘触发正反器的输出端耦接，可分别接收该第一输出讯号；该N型金氧半导体场效晶体管的源极与P型金氧半导体场效晶体管的源极为一共同的输出端，可输出一第二输出讯号控制该输出缓冲器的开关状态；该N型金氧半导体场效晶体管的汲极耦合该频率讯号，该P型金氧半导体场效晶体管的汲极则耦合至该数字逻辑电压。
2、 根据权利要求l所述的显示器的源极驱动集成电路架构，其特征在于其中该频率讯号为 一锁存讯号。
3、 根据权利要求l所述的显示器的源极驱动集成电路架构，其特征在于其中于一预定时间 内，该第一输出讯号为低逻辑准位，使该N型金氧半导体场效晶体管与P型金氧半导体场效 晶体管分别为关闭状态与导通的状态，以输出高逻辑准位的第二输出讯号。
4、 根据权利要求l所述的显示器的源极驱动集成电路架构，其特征在于其中于一预定时间 后，该正缘触发正反器受该频率讯号触发使输出的第一输出讯号为高逻辑准位，复使该N型 金氧半导体场效晶体管与P型金氧半导体场效晶体管分别呈导通与关闭状态，此时输出的第 二输出讯号即为该频率讯号。
5、 根据权利要求1所述的显示器的源极驱动集成电路架构，其特征在于其中该输出控制电 路的输出端与该显示器源极驱动集成电路耦接，以控制该显示器源极驱动集成电路的数据讯 号输出。
全文摘要
本发明揭露一种显示器的源极驱动集成电路架构，包含移位缓存器用以暂存数据讯号，线缓冲器与移位缓存器耦接用以锁存数据讯号，准位移位器，与线缓冲器耦接用以提升输出电位，数字模拟转换器，用以转换数字与模拟讯号，输出缓冲器，与数字模拟转换器耦接，将转换后的数据输出；输出控制电路，与该输出缓冲器耦接。上述的输出控制电路包含一正缘触发正反器与一互补式金氧半导体开关组件，并可输出一LP输出讯号来控制源极驱动集成电路的数据讯号输出，以避免显示器开机时产生噪声的问题。
文档编号G09G3/20GK101533598SQ200910111349
公开日2009年9月16日 申请日期2009年3月26日 优先权日2009年3月26日
发明者李洺贤, 黄教霖 申请人:华映光电股份有限公司;中华映管股份有限公司