专利名称：显示装置及其显示面板的驱动方法
技术领域：
本发明是有关于显示技术的领域，且特别是有关于一种显示装置及其显示面板的
驱动方法。
背景技术：
图1绘示现有的显示面板的像素结构。请参照图l，此种像素结构主要是由源极线102、栅极线104、晶体管106及像素108所组成。如图所示，晶体管106的栅极电性耦接栅极线104，而晶体管106的其中一源/漏极电性耦接至源极线102，至于晶体管106的另一源/漏极电性耦接至像素108。 图2为上述显示面板的驱动方式的说明图。在图2中，标示SG表示为传送至栅极线104的信号，标示202所指的为脉冲，标示T表示为脉冲202的致能期间，而标示F则表示为一帧画面更新期间。每一脉冲202用以开启相对应的像素108，以便透过源极线102对像素108进行充电，进而将所需的显示数据提供至像素108。 上述的这种驱动方式容易出现动态残影(motion blur)的问题。为了解决这样的问题，有业者透过将脉冲202的供应频率提高一倍，也就是将画面更新频率(frame rate)提高一倍的方式来解决。然而，这种解决方式会衍生出像素充电时间不足的问题。以分辨率为1920X1080，且画面更新频率为120Hz的显示面板为例，其每条扫描线所电性耦接的像素的实际充电时间(即致能期间T)约为7.4ysec。但若是将此显示面板的画面更新率提高至240Hz，那么每条扫描线所电性耦接的像素的实际充电时间就会骤降至3. 7 ii sec。因此，若再考虑信号的RC延迟时间(即电阻电容延迟时间)，那么如此短暂的像素充电时间似乎是不足的。
发明内容
本发明的目的就是在提供一种显示装置，其在提高画面更新频率的同时也能保有足够的像素充电时间。 本发明的另一目的是提供一种驱动方法，适用于前述的显示面板。 本发明提出一种显示装置，其包括有显示面板与栅极驱动器。所述显示面板包括
有第一栅极线、第一源极线、第二栅极线、第二源极线、像素、第一晶体管及第二晶体管。所
述第一晶体管具有第一栅极、第一源/漏极及第二源/漏极，且第一栅极电性耦接第一栅极
线，第一源/漏极电性耦接第一源极线，而第二源/漏极电性耦接像素。所述第二晶体管具
有第二栅极、第三源/漏极及第四源/漏极，且第二栅极电性耦接第二栅极线，第三源/漏
极电性耦接第二源极线，而第四源/漏极电性耦接像素。所述栅极驱动器电性耦接第一栅
极线及第二栅极线，用以依据预设频率提供第一脉冲至第一栅极线，并用以依据上述预设
频率提供第二脉冲至第二栅极线。其中，第二脉冲的致能期间在第一脉冲的致能期间之后，
且第二脉冲的上升缘距第一脉冲的上升缘一预设时间差，而此预设时间差大于第一脉冲的
致能期间的时间长度。
本发明另提出一种显示面板的驱动方法。所述的显示面板包括有第一栅极线、第一源极线、第二栅极线、第二源极线、像素、第一晶体管及第二晶体管。所述第一晶体管具有第一栅极、第一源/漏极及第二源/漏极，且第一栅极电性耦接第一栅极线，第一源/漏极电性耦接第一源极线，而第二源/漏极电性耦接像素。所述第二晶体管具有第二栅极、第三源/漏极及第四源/漏极，且第二栅极电性耦接第二栅极线，第三源/漏极电性耦接第二源极线，而第四源/漏极电性耦接像素。此驱动方法的步骤包括依据预设频率提供第一脉冲至第一栅极线；以及依据上述预设频率提供第二脉冲至第二栅极线。其中，第二脉冲的致能期间在第一脉冲的致能期间之后，且第二脉冲的上升缘距第一脉冲的上升缘一预设时间差，而此预设时间差大于第一脉冲的致能期间的时间长度。 在本发明的一较佳实施例中，上述的预设时间差为相邻两个第一脉冲的上升缘的时间差的一半。 本发明乃是采用一种特殊的显示面板，此种显示面板中的每一像素透过二个晶体管电性耦接二条不同的源极线及二条不同的栅极线。因此，可将其中一晶体管及此晶体管所电性耦接的源极线与栅极线划分为一组别，并将另一晶体管及此晶体管所电性耦接的源极线与栅极线划分为另一组别，然后再利用这二个组别来驱动同一像素。在实际的驱动方式中，是依据预设频率提供第一脉冲至某一像素所对应的其中一栅极线，之后再依据上述预设频率提供第二脉冲至同一像素所对应的另一栅极线。其中，第二脉冲的致能期间在第一脉冲的致能期间之后，且第二脉冲的上升缘与第一脉冲的上升缘之间存在着一段预设时间差，而此段预设时间差则大于第一脉冲的致能期间的时间长度。 因此，对于前述的每一组别而言，脉冲的供应频率并未提高，然而对于同一像素而言，数据更新的频率却被提高了。换句话说，以这种方法来驱动前述的特殊显示面板，不仅可提高画面更新频率，同时也能保有相对充足的像素充电时间。
图1绘示现有的显示面板的像素结构。 图2为图1所示的显示面板的驱动方式的说明图。 图3为依照本发明一实施例的显示装置的示意图。 图4为显示面板340的驱动方式的说明图。 图5为依照本发明一实施例的驱动方式的说明图。 图6为依照本发明另一实施例的显示装置的示意图。 图7为依照本发明一实施例的显示面板的驱动方法的主要流程。 附图标号 102 、342 、344、642 、644、 An、 An+1、 An+2、 An+3、 Bn、 Bn+1、 Bn+2、 Bn+3 :源极线 104、346、348、646、648、 C迈、〇迈+1、〇迈+2、〇迈+3、 W Cm+X+1、 D迈、。迈+1、。迈+2、 0迈+3 :栅极线 106、350、352、650、652 :晶体管 108、354、654 :像素 202 、402 、502 :脉冲 300 、600 :显示装置 310、610 :时序控制器
320 :源极驱动器 330 :栅极驱动器 340、504、640 :显示面板 620-l、620-2 :源极驱动单元 630-l、630-2 :栅极驱动单元 F:画面更新期间 F/2 :—半的画面更新期间 SG、 SG" SG2、 SC迈、S(;+1、 SC迈+" SC迈+3、 SC迈+x、 SCm+x+1、 SD迈、SDm+1、 SD迈+2、 SD迈+3 :信号 S702、S704:步骤 T :致能期间
具体实施例方式
为让本发明的上述和其它目的、特征和优点能更明显易懂，下文特举较佳实施例，
并配合所附图式，作详细说明如下。
第一实施例 图3为依照本发明一实施例的显示装置的示意图。请参照图3，此显示装置300包括有时序控制器310、源极驱动器320、栅极驱动器330及显示面板340。时序控制器310用以控制源极驱动器320与栅极驱动器330的操作，以便让源极驱动器320与栅极驱动器330去控制显示面板340显示所需画面。 显示面板340采用一种特殊的像素驱动结构，此种像素驱动结构包括了用来驱动像素354的源极线342与344、栅极线346与348以及晶体管350与352。如图所示，像素354透过二个晶体管来分别电性耦接二条不同的源极线及二条不同的栅极线。此外，上述的每一源极线皆电性耦接至源极驱动器320，而每一栅极线皆电性耦接至栅极驱动器330。
图4为显示面板340的驱动方式的说明图。在图4中，标示表示为栅极驱动器330输出至栅极线346的信号；标示SG2表示为栅极驱动器330输出至栅极线348的信号；标示402所指的为脉冲；标示T表示为脉冲402的致能期间；标示F表示为一帧的画面更新期间，而标示F/2则表示为半帧的画面更新期间。应注意的是，此处所谓的"一帧的画面更新期间"指的是传送至同一条栅极线的连续两个脉冲402的上升缘(依照设计，也可能是连续两个脉冲402的下降缘)所间隔的时间。 请参照图3及图4，每一脉冲402用以开启像素354，以便让源极驱动器320可以透过源极线342或344对像素354进行充电，进而将所需的显示数据提供至像素354。由图4所示的脉冲时序可知，栅极驱动器330依据某一特定的预设频率来提供信号SG工的脉冲402至栅极线346，且栅极驱动器330同样是依据此特定的预设频率来提供信号SG2的脉冲402至栅极线348。 此外，由图4亦可知，信号SG2中的脉冲402的上升缘与信号中的脉冲402的上升缘具有一预设时间差。此预设时间差应设计为大于脉冲402的致能期间的时间长度。特别的，在本实施例中是将此预设时间差设计为信号中相邻两脉冲的上升缘的时间差的一半。因此，在信号中的脉冲402的致能期间内，源极驱动器320可以透过源极线342将一画面中对应于像素354的显示数据提供至像素354 ;而在信号SG2中的脉冲402的致能期间内，源极驱动器320可以透过源极线344将另一画面中对应于像素354的显示数据提 供至像素354。如此，对于像素354而言，其显示数据的更新频率便可以提高一倍，也就是上 述预设频率的一倍。由于在一帧的画面更新期间F内，无论是信号SG工或信号SG2都只需要 被致能一次，因此，每一脉冲402皆可以与使用同样的一帧的画面更新期间F的现有驱动方 式的栅极脉冲具有同样的致能(或禁能)时间长度。再以图5来进一步说明。
图5为依照本发明一实施例的驱动方式的说明图。在图5中，标示504表示为显示 面板；标示An、 Bn、 An+1、 Bn+1、 An+2、 Bn+2、 An+3及Bn+3皆表示为源极线；标示Cm、 Dm、 Cm+1、 Dm+1、 Cm+2、 Dm+2、Cm+3、Dm+3、Gm+x及Cm+x+i皆表不为棚t及线；+示不SCm、SDm、SCm+i、SDm+i、SCm+2、SDm+2、SCm+3、SDm+3、
SCm+x及SCm+x+1依序表示为输出至栅极线Cm、Dm、C^、D^、Cm+2、Dm+2、Cm+3、Dm+3、C^及Cm+X+1的信
号；标示502所指的为脉冲；标示T表示为脉冲502的致能期间；标示F表示为一帧的画面
更新期间，而标示F/2则表示为半帧的画面更新期间。 如图5所示，每一个输出至栅极线的信号皆以同样的预设频率来提供脉冲502至 对应的栅极线。假设此显示面板504的分辨率为1920X1080，且每一个输出至栅极线的信 号依120Hz的预设频率来提供脉冲502至对应的栅极线，那么每条栅极线所电性耦接的像 素的实际充电时间(即致能期间T)约为7.4iisec，而这样的像素充电时间与现有技术中采 用画面更新频率为120Hz的显示面板的像素充电时间相同，且此显示面板504的画面更新 频率更被提高为240Hz。通过上述的说明可知，相较于直接将脉冲的供应频率提高一倍的传 统做法，本发明的技术不仅可以维持显示面板应有的像素充电时间，同时也可以使显示面 板的画面更新率提高一倍。 值得注意的是，在本实施例所述的驱动方法中，有可能会发生脉冲的致能期间有 重叠的情形。再以图5来说明。如图5所示，信号SC^中的脉冲502的致能期间会与信号 SDm中的脉冲502的致能期间重叠，也就是标示514及506所指的二个脉冲502的致能期 间会重叠，而标示516及508所指的二个脉冲502的致能期间会重叠。此外，信号SCm+x+1中 的脉冲502的致能期间也会与信号SDm+1中的脉冲502的致能期间重叠，也就是标示518及 510所指的二个脉冲502的致能期间会重叠，而标示520及512所指的二个脉冲502的致能 期间会重叠。这意味着，在这种情形下，会有二列像素在同一时间中被同时开启。然而，这 种情形并不会导致像素被加载错误的显示数据。以信号SDm及SCm+x为例，当这二个信号在 同一时间分别传送脉冲502至栅极线Dm及Cm+X时，这二条栅极线所耦接的像素就会被同时 开启，然而由于此时栅极线Dm所耦接的像素是由源极线Bn、Bn+1、Bn+2及Bn+3来提供对应的显 示数据，而栅极线Cm+X所耦接的像素则是由源极线An、 An+1、 An+2及An+3来提供对应的显示数 据，因此不会发生像素被加载错误显示数据的情况。 请再参照图3与图4，仅管在此实施例中，前述的预设时间差为信号中相邻两 脉冲的上升缘的时间差的一半，然此并非用以限制本发明。本领域具有通常知识者理当知 道，前述的预设时间差亦可适当地增加或减少。值得一提的是，针对显示面板340于大视角 下而产生的色偏问题，可以采用另一种源极驱动器320的操作方式来解决。详细的操作方 式可再参照图3及图4来做进一步说明。请参照上述二图，在信号中的脉冲402的致 能期间内，源极驱动器320可以透过源极线342将一画面中对应于像素354的第一笔显示 数据提供至像素354 ;而在信号SG2中的脉冲402的致能期间内，源极驱动器320可以透过 源极线344将同一画面中对应于像素354的第二笔显示数据再次提供至像素354。然而必须注意的是，所提供的这二笔显示数据的亮度平均值应为此画面中对应于像素354的显示
数据的预定亮度值。
第二实施例 图6为依照本发明另一实施例的显示装置的示意图。请参照图6，此显示装置600 除了包括有时序控制器610、由源极驱动单元620-1及620-2所组成的源极驱动器、由栅 极驱动单元630-1及630-2所组成的栅极驱动器之外，还包括有显示面板640。时序控制 器610用以控制源极驱动单元620-1及620-2的操作，并用以控制栅极驱动单元630-1及 630-2的操作，以便让这二个源极驱动器及这二个栅极驱动器去控制显示面板640显示所 需画面。 显示面板640的像素结构与第一实施例中的显示面板340的像素结构相同，然而 源极线与栅极线的耦接方式却不同。以图6为例，源极线642与644分别电性耦接源极驱 动单元620-1及620-2，而栅极线646与648分别电性耦接栅极驱动单元630-1及630-2。 而在此例中，栅极驱动单元630-1用以依据一预设频率提供脉冲至栅极线646，而栅极驱动 单元630-2用以依据上述的预设频率提供脉冲至栅极线648。至于源极驱动单元620-1 ，其 用以提供显示数据至源极线642，而源极驱动单元620-2则是用以提供显示数据至源极线 644。 此实施例主要是要说明栅极驱动器及源极驱动器也可以有不同的实现方式，至于 源极驱动单元620-1及620-2的操作，以与栅极驱动单元630-1及630-2的操作，本领域具 有通常知识者当可由第一实施例来推知，在此便不再赘述。 通过此实施例的教示，本领域具有通常知识者理当知道，即使是将图6的源极驱 动器改为第一实施例所述的源极驱动器620，或是将图6的栅极驱动器改为第一实施例所 述的栅极驱动器630，只需再将栅极线或源极线的耦接方式做对应修改，依然可实现本发 明。 依照上述各实施例的教示，可以归纳出一些基本的操作步骤，如图7所示。图7为 依照本发明一实施例的显示面板的驱动方法的主要流程。所述的显示面板包括有第一栅极 线、第一源极线、第二栅极线、第二源极线、一像素、第一晶体管及第二晶体管。第一晶体管 具有第一栅极、第一源/漏极及第二源/漏极，且第一栅极电性耦接第一栅极线，第一源/ 漏极电性耦接第一源极线，而第二源/漏极电性耦接上述像素。第二晶体管具有第二栅极、 第三源/漏极及第四源/漏极，且第二栅极电性耦接第二栅极线，第三源/漏极电性耦接第 二源极线，而第四源/漏极电性耦接上述像素。所述驱动方法的步骤包括有依据预设频率 提供第一脉冲至第一栅极线(如步骤S702所示)；以及依据上述预设频率提供第二脉冲至 第二栅极线，其中第二脉冲的致能期间在第一脉冲的致能期间之后，且第二脉冲的上升缘 距第一脉冲的上升缘一预设时间差，而此预设时间差大于第一脉冲的致能期间的时间长度 (如步骤S704所示)。 综上所述，本发明乃是采用一种特殊的显示面板，此种显示面板中的每一像素透 过二个晶体管电性耦接二条不同的源极线及二条不同的栅极线。因此，可将其中一晶体管 及此晶体管所电性耦接的源极线与栅极线划分为一组别，并将另一晶体管及此晶体管所电 性耦接的源极线与栅极线划分为另一组别，然后再利用这二个组别来驱动同一像素。在实 际的驱动方式中，是依据预设频率提供第一脉冲至同一像素所对应的其中一栅极线，并依据上述预设频率提供第二脉冲至同一像素所对应的另一栅极线。其中，第二脉冲的致能期 间在第一脉冲的致能期间之后，且第二脉冲的上升缘距第一脉冲的上升缘一预设时间差， 而此预设时间差大于第一脉冲的致能期间的时间长度。 因此，对于前述的每一组别而言，脉冲的供应频率并未提高，然而对于同一像素而 言，数据更新的频率却被提高了。换句话说，以这种方法来驱动前述的特殊显示面板，不仅 可提高画面更新频率，同时也能保有相对充足的像素充电时间。 虽然本发明已以较佳实施例揭露如上，然其并非用以限定本发明，任何熟习此技 艺者，在不脱离本发明的精神和范围内，当可作些许的更动与润饰，因此本发明的保护范围 当视权利要求范围所界定者为准。
权利要求
一种显示装置，其特征在于，所述的显示装置包括一显示面板，包括一第一栅极线；一第一源极线；一第二栅极线；一第二源极线；一像素；一第一晶体管，具有一第一栅极、一第一源/漏极及一第二源/漏极，所述的第一栅极电性耦接所述的第一栅极线，所述的第一源/漏极电性耦接所述的第一源极线，而所述的第二源/漏极电性耦接所述的像素；以及一第二晶体管，具有一第二栅极、一第三源/漏极及一第四源/漏极，所述的第二栅极电性耦接所述的第二栅极线，所述的第三源/漏极电性耦接所述的第二源极线，而所述的第四源/漏极电性耦接所述的像素；以及一栅极驱动器，电性耦接所述的第一栅极线及所述的第二栅极线，用以依据一预设频率提供一第一脉冲至所述的第一栅极线，并用以依据所述的预设频率提供一第二脉冲至所述的第二栅极线，其中所述的第二脉冲的致能期间在所述的第一脉冲的致能期间之后，且所述的第二脉冲的上升缘距所述的第一脉冲的上升缘一预设时间差，而所述的预设时间差大于所述的第一脉冲的致能期间的时间长度。
2. 如权利要求1所述的显示装置，其特征在于，其中所述的预设时间差为相邻两个第一脉冲的上升缘的时间差的一半。
3. 如权利要求1所述的显示装置，其特征在于，其中所述的栅极驱动器包括一第一栅极驱动单元，电性耦接所述的第一栅极线，用以依据所述的预设频率提供所述的第一脉冲至所述的第一栅极线；以及一第二栅极驱动单元，电性耦接所述的第二栅极线，用以依据所述的预设频率提供所述的第二脉冲至所述的第二栅极线。
4. 如权利要求1所述的显示装置，其特征在于，所述的显示装置更包括一源极驱动器，电性耦接所述的第一源极线及所述的第二源极线，用以提供显示数据至所述的第一源极线及所述的第二源极线。
5. 如权利要求4所述的显示装置，其特征在于，其中所述的源极驱动器在所述的第一脉冲的致能期间内提供在一第一画面中对应于所述的像素的显示数据至所述的第一源极线，并在所述的第二脉冲的致能期间内提供在一第二画面中对应于所述的像素的显示数据至所述的第二源极线。
6. 如权利要求4所述的显示装置，其特征在于，其中所述的源极驱动器在所述的第一脉冲的致能期间内提供在一画面中对应于所述的像素的一第一显示数据至所述的第一源极线，并在所述的第二脉冲的致能期间内提供所述的画面中对应于所述的像素的一第二显示数据至所述的第二源极线。
7. 如权利要求6所述的显示装置，其特征在于，其中所述的第一显示数据及所述的第二显示数据的亮度平均值为所述的画面中对应于所述的像素的显示数据的预定亮度值。
8. 如权利要求4所述的显示装置，其特征在于，其中所述的源极驱动器包括一第一源极驱动单元，电性耦接所述的第一源极线，用以提供显示数据至所述的第一源极线；以及一第二源极驱动单元，电性耦接所述的第二源极线，用以提供显示数据至所述的第二源极线。
9. 如权利要求8所述的显示装置，其特征在于，其中所述的第一源极驱动单元在所述的第一脉冲的致能期间内提供在一第一画面中对应于所述的像素的显示数据至所述的第一源极线，而所述的第二源极驱动单元在所述的第二脉冲的致能期间内提供在一第二画面中对应于所述的像素的显示数据至所述的第二源极线。
10. 如权利要求8所述的显示装置，其特征在于，其中所述的第一源极驱动单元在所述的第一脉冲的致能期间内提供在一画面中对应于所述的像素的一第一显示数据至所述的第一源极线，而所述的第二源极驱动单元在所述的第二脉冲的致能期间内提供在所述的画面中对应于所述的像素的一第二显示数据至所述的第二源极线。
11. 如权利要求10所述的显示装置，其特征在于，其中所述的第一显示数据及所述的第二显示数据的亮度平均值为所述的画面中对应于所述的像素的显示数据的预定亮度值。
12. —种显示面板的驱动方法，所述的显示面板包括有一第一栅极线、一第一源极线、一第二栅极线、一第二源极线、一像素、一第一晶体管及一第二晶体管，其中所述的第一晶体管具有一第一栅极、一第一源/漏极及一第二源/漏极，且所述的第一栅极电性耦接所述的第一栅极线，所述的第一源/漏极电性耦接所述的第一源极线，所述的第二源/漏极电性耦接所述的像素，而所述的第二晶体管具有一第二栅极、一第三源/漏极及一第四源/漏极，且所述的第二栅极电性耦接所述的第二栅极线，所述的第三源/漏极电性耦接所述的第二源极线，所述的第四源/漏极电性耦接所述的像素，所述的驱动方法包括依据一预设频率提供一第一脉冲至所述的第一栅极线；以及依据所述的预设频率提供一第二脉冲至所述的第二栅极线，其中，所述的第二脉冲的致能期间在所述的第一脉冲的致能期间之后，且所述的第二脉冲的上升缘距所述的第一脉冲的上升缘一预设时间差，而所述的预设时间差大于所述的第一脉冲的致能期间的时间长度。
13. 如权利要求12所述的驱动方法，其特征在于，其中所述的预设时间差为相邻两个第一脉冲的上升缘的时间差的一半。
14. 如权利要求12所述的驱动方法，其特征在于，所述的方法更包括在所述的第一脉冲的致能期间内提供在一第一画面中对应于所述的像素的显示数据至所述的第一源极线；以及在所述的第二脉冲的致能期间内提供在一第二画面中对应于所述的像素的显示数据至所述的第二源极线。
15. 如权利要求12所述的驱动方法，其特征在于，所述的方法更包括在所述的第一脉冲的致能期间内提供在一画面中对应于所述的像素的一第一显示数据至所述的第一源极线；以及在所述的第二脉冲的致能期间内提供在所述的画面中对应于所述的像素的一第二显示数据至所述的第二源极线。
16. 如权利要求15所述的驱动方法，其特征在于，其中所述的第一显示数据及所述的第二显示数据的亮度平均值为所述的画面中对应于所述的像素的显示数据的预定亮度值。
全文摘要
本发明是关于一种显示装置及其显示面板的驱动方法。所述显示装置包括有显示面板与栅极驱动器，而显示面板又包括有二条栅极线、二条源极线、一像素及二个晶体管。此像素透过上述二个晶体管分别电性耦接上述二条栅极线，并透过上述二个晶体管分别电性耦接上述二条源极线。而栅极驱动器用以依据一预设频率提供第一脉冲至其中一栅极线，并用以依据上述预设频率提供第二脉冲至另一栅极线。其中，第二脉冲的致能期间在第一脉冲的致能期间之后，且第二脉冲的上升缘距第一脉冲的上升缘一预设时间差，而此预设时间差大于第一脉冲的致能期间的时间长度。
文档编号G09G3/20GK101763809SQ201010003418
公开日2010年6月30日 申请日期2010年1月13日 优先权日2010年1月13日
发明者张弘儒, 林宗正, 陈政鸿 申请人:友达光电股份有限公司