专利名称：移位寄存器、液晶显示器栅极驱动装置和数据线驱动装置的制作方法
技术领域：
本发明涉及液晶显示领域，尤其涉及一种移位寄存器、液晶显示器栅极驱动装置和数据线驱动装置。
背景技术：
现有技术中的移位寄存器单元，包括用于输出驱动信号的信号输出端。驱动信号为高电平时，移位寄存器单元控制一行薄膜晶体管导通；驱动信号为低电平时，移位寄存器单元控制一行薄膜晶体管截止。液晶显示器通常采用逐行扫描的方式，当扫描到某一行或某一列时，相应的移位寄存器单元输出高电平的驱动信号，其余的移位寄存器输出低电平的驱动信号，可见，对于一个移位寄存器单元来说，大部分时间驱动信号为低电平。在驱动信号为低电平期间，驱动信号很容易受到输入的时钟信号的干扰而产生噪声。为了抑制噪声，移位寄存器单元通常包括用于在驱动信号为低电平期间将驱动信号拉低的降低信号薄膜晶体管。与降低信号薄膜晶体管的栅极连接的结点控制降低信号薄膜晶体管导通，从而能够拉低信号输出端的栅极驱动信号的电平。现有技术中的移位寄存器单元存在的问题是通常与降低信号薄膜晶体管的栅极连接的节点大部分时间保持高电平，这样大部分时间降低信号薄膜晶体管保持导通，从而使得降低信号薄膜晶体管的阈值电压产生较大偏移。如果降低信号薄膜晶体管的阈值电压不断升高，会导致降低信号薄膜晶体管无法导通，从而无法起到抑制噪声的作用，影响整个移位寄存器的性能。
发明内容
本发明的目的在于针对现有技术存在的问题，提供一种移位寄存器、液晶显示器栅极驱动装置和数据线驱动装置，能够使得移位寄存器中用于抑制噪声的薄膜晶体管保持导通，保证移位寄存器的可靠性。为了实现上述目的，本发明提供一种移位寄存器，包括至少两个移位寄存器单元，其中一个移位寄存器单元包括升高信号薄膜晶体管，其接收第一时钟信号，在导通状态下向输出端输出高电压信号；升高驱动第一薄膜晶体管，其接收帧起始信号或者另一个移位寄存器单元的输出信号导通升高信号薄膜晶体管；升高驱动第二薄膜晶体管，其接收复位信号或者另一个移位寄存器的输出信号导通升高信号薄膜晶体管；降低信号第一薄膜晶体管，其接收复位信号或者另一个移位寄存器的输出信号， 在导通状态下向输出端输出低电压信号；降低驱动第一薄膜晶体管，其接收第二时钟信号导通降低信号薄膜晶体管；
降低驱动第二薄膜晶体管，其接收第三时钟信号导通降低信号薄膜晶体管；降低信号第二薄膜晶体管，其接收降低驱动第一薄膜晶体管的输出信号，在导通状态下降低输出端的输出信号；降低信号第三薄膜晶体管，其接收降低驱动第一薄膜晶体管的输出信号，在导通状态下降低输出端的输出信号；关闭驱动第一薄膜晶体管，其接收升高驱动第一薄膜晶体管的输出信号，在导通状态下截止降低信号第二薄膜晶体管和降低信号第三薄膜晶体管；降低信号第四薄膜晶体管，其接收降低驱动第二薄膜晶体管的输出信号，在导通状态下降低输出端的输出信号；降低信号第五薄膜晶体管，其接收降低驱动第二薄膜晶体管的输出信号，在导通状态下降低输出端的输出信号；关闭驱动第二薄膜晶体管，在接收升高驱动第一薄膜晶体管的输出信号，在导通状态下截止降低信号第四薄膜晶体管和降低信号第五薄膜晶体管，并且与上述移位寄存器单元相邻的另一个移位寄存器单元的升高信号薄膜晶体管、降低驱动第一薄膜晶体管、降低驱动第二薄膜晶体管分别接收第四时钟信号、第五时钟信号、第六时钟信号。本发明提供的移位寄存器还包括辅助第一薄膜晶体管和辅助第二薄膜晶体管，分别接收升高驱动第一薄膜晶体管的输出信号，在导通状态下释放降低驱动第一薄膜晶体管和降低驱动第二薄膜晶体管的电荷。本发明提供的移位寄存器还包括辅助第三薄膜晶体管、辅助第四薄膜晶体管和辅助第五薄膜晶体管，分别接收第一时钟信号、第二时钟信号和第三时钟信号，在导通状态下减少升高信号薄膜晶体管、降低驱动第一薄膜晶体管和降低驱动第二薄膜晶体管的偏执作用。本发明提供的移位寄存器还包括一电容，其两端分别与所述升高驱动第一薄膜晶体管的漏极和输出端连接。本发明提供的移位寄存器，上述移位寄存器单元接收的第二时钟信号、第三时钟信号是隔一帧轮流输出时钟信号。本发明提供的移位寄存器，上述移位寄存器单元接收的第五时钟信号、第六时钟信号是隔一帧轮流输出时钟信号。本发明还提供一种包括上述的移位寄存器的液晶显示器栅极驱动装置。本发明还提供一种包括上述的移位寄存器的液晶显示器数据线驱动装置。下面通过具体实施例并结合附图对本发明做进一步的详细描述。
图Ia所示为本发明移位寄存器单元结构示意图；图Ib所示为图1所示的移位寄存器单元的输入输出时序图；图加所示为本发明另一移位寄存器单元结构示意图；图2b所示为图3所示的另一移位寄存器单元的输入输出时序图。
具体实施例方式本发明公开了一种移位寄存器，包括至少两个移位寄存器单元，其中一个移位寄存器单元包括如图Ia所示，本发明移位寄存器单元包括升高信号薄膜晶体管T3，其接收第一时钟信号CLK，在导通状态下向输出端输出高电压信号；升高驱动第一薄膜晶体管Tl，其接收帧起始信号或者上一个移位寄存器单元的输出信号导通升高信号薄膜晶体管T3 ；升高驱动第二薄膜晶体管T2，其接收下一个移位寄存器的输出信号导通升高信号薄膜晶体管T3 ； 降低信号第一薄膜晶体管"Γ4，其接收下一个移位寄存器的输出信号，在导通状态下向输出端输出低电压信号；降低驱动第一薄膜晶体管T5，其接收第二时钟信号CLKBl导通降低信号第二薄膜晶体管TlO和降低信号第三薄膜晶体管Tll ；降低驱动第二薄膜晶体管T5-1，其接收第三时钟信号CLKB2导通降低信号第四薄膜晶体管T10-1和降低信号第五薄膜晶体管 Tll-I ；降低信号第二薄膜晶体管T10，其接收降低驱动第一薄膜晶体管T5的输出信号，在导通状态下降低输出端的输出信号；降低信号第三薄膜晶体管T11，其接收降低驱动第一薄膜晶体管T5的输出信号，在导通状态下降低输出端的输出信号；降低信号第四薄膜晶体管T10-1，其接收降低驱动第二薄膜晶体管T5-1的输出信号，在导通状态下降低输出端得输出信号；关闭驱动第一薄膜晶体管T6，其接收升高驱动第一薄膜晶体管Tl的输出信号， 在导通状态下截止降低信号第二薄膜晶体管TlO和降低信号第三薄膜晶体管Tll ；关闭驱动第二薄膜晶体管T6-1，在接收升高驱动第一薄膜晶体管Tl的输出信号，在导通状态下截止降低信号第四薄膜晶体管T10-1和降低信号第五薄膜晶体管T11-1。如图加所示，本发明另一移位寄存器单元的升高信号薄膜晶体管t3、降低驱动第一薄膜晶体管t5、降低驱动第二薄膜晶体管t5-l分别接收第四时钟信号CLKB、第五时钟信号CLKl、第六时钟信号CLK2.本发明提供的移位寄存器单元接收的第二时钟信号、第三时钟信号是隔一帧轮流输出时钟信号。本发明提供的移位寄存器单元接收的第五时钟信号、第六时钟信号是隔一帧轮流输出时钟信号。需要说明的是，对于液晶显示领域的薄膜晶体管来说，漏极和源极没有明确的区别，所以本发明中所提到的薄膜晶体管的源极可以为薄膜晶体管的漏极，薄膜晶体管的漏极也可以为薄膜晶体管的源极。下面结合图Ia和图lb，来说明本发明移位寄存器单元的工作原理。选择图Ib所示时序图的第一帧一部分并选择其中前2个阶段，在第一阶段，输入信号(INPUT)信号为帧起始信号(STV)是高电平，升高驱动第一薄膜晶体管Tl导通，PU节点电压升高；关闭驱动第一薄膜晶体管T6、关闭驱动第二薄膜晶体管T6-1导通，使PD1、 PD2节点电压为低电平，因此降低信号第二薄膜晶体管T10、降低信号第三薄膜晶体管Tll 截止；辅助薄膜晶体管T8、T8-1导通，释放降低驱动第一薄膜晶体管T5、降低驱动第二薄膜晶体管T5-1的电荷；升高信号薄膜晶体管T3导通，此时第一时钟信号CLK为高电平，因此信号输出端(OUT)输出信号(OUTPUT)为高电平，复位信号输入端(RESETIN)输入信号 (RESET)为低电平，升高驱动第二薄膜晶体管T2、降低信号第一薄膜晶体管T4截止。在第二阶段，输入信号(INPUT)信号为低电平，升高驱动第一薄膜晶体管Tl截止；
6复位信号(RESET)为高电平，升高驱动第二薄膜晶体管T2、降低信号第一薄膜晶体管T4导通，PU节点释放电荷，变为低电平，信号输出端(OUT)输出信号(OUTPUT)在降低信号第一薄膜晶体管T4的拉低作用下变为低电平；第二时钟信号(CLKBl)为高电平，降低驱动第一薄膜晶体管T5导通，PDl节点升高，使降低信号第二薄膜晶体管T10、降低信号第三薄膜晶体管Tll导通，信号输出端(OUT)输出信号(OUTPUT)在降低信号第二薄膜晶体管T10、降低信号第三薄膜晶体管Tll的拉低作用下变为低电平，因此降低驱动薄膜晶体管的占空比比现有降低驱动薄膜晶体管的占空比降低，能有效防止降低驱动薄膜晶体管的偏执作用。即使得降低信号第一薄膜晶体管T4、降低信号第二薄膜晶体管T10、降低信号第三薄膜晶体管Tll能够起到抑制噪声的作用，保证移位寄存器单元的可靠性。选择图Ib所示时序图的第二帧一部分并选择其中前2个阶段，在第一阶段，输入信号(INPUT)信号为帧起始信号(STV)是高电平，升高驱动第一薄膜晶体管Tl导通，PU节点电压升高；关闭驱动第一薄膜晶体管T6、关闭驱动第二薄膜晶体管T6-1导通，使PD1、 PD2节点电压为低电平，因此降低信号第二薄膜晶体管T10、降低信号第三薄膜晶体管Tll 截止；辅助薄膜晶体管T8、T8-1导通，释放降低驱动第一薄膜晶体管T5、降低驱动第二薄膜晶体管T5-1的电荷；升高信号薄膜晶体管T3导通，此时第一时钟信号CLK为高电平，因此信号输出端(OUT)输出信号(OUTPUT)为高电平，复位信号输入端(RESETIN)输入信号 (RESET)为低电平，升高驱动第二薄膜晶体管T2、降低信号第一薄膜晶体管T4截止。在第二阶段，输入信号(INPUT)信号为低电平，升高驱动第一薄膜晶体管Tl截止； 复位信号(RESET)为高电平，升高驱动第二薄膜晶体管T2、降低信号第一薄膜晶体管T4导通，PU节点释放电荷，变为低电平，信号输出端(OUT)输出信号(OUTPUT)在降低信号第一薄膜晶体管T4的拉低作用下变为低电平；第三时钟信号(CLKBl)为高电平，降低驱动第二薄膜晶体管T5-1导通，PD2节点升高，使降低信号第四薄膜晶体管T10-1、降低信号第五薄膜晶体管Tll-I导通，信号输出端(OUT)输出信号(OUTPUT)在降低信号第四薄膜晶体管 T10-1、降低信号第五薄膜晶体管Tll-I的拉低作用下变为低电平，因此降低驱动薄膜晶体管的占空比比现有降低驱动薄膜晶体管的占空比降低，能有效防止降低驱动薄膜晶体管的偏执作用。即使得降低信号第一薄膜晶体管"Γ4、降低信号第四薄膜晶体管T10-1、降低信号第五薄膜晶体管T11-1能够起到抑制噪声的作用，保证移位寄存器单元的可靠性。在上述移位寄存器的工作过程中辅助第一薄膜晶体管T8和辅助第二薄膜晶体管 T8-1，分别接收升高驱动第一薄膜晶体管Tl的输出信号，在导通状态下释放降低驱动第一薄膜晶体管T5和降低驱动第二薄膜晶体管T5-1的电荷；辅助第三薄膜晶体管T7、辅助第四薄膜晶体管T9和辅助第五薄膜晶体管T9-1，分别接收第一时钟信号CLK、第二时钟信号 CLKBl和第三时钟信号CLKB2，在导通状态下减少升高信号薄膜晶体管T3、降低驱动第一薄膜晶体管T5和降低驱动第二薄膜晶体管T5-1的偏执作用。在上述移位寄存器单元中的电容Cl的两端分别与升高信号薄膜晶体管T3的栅极和信号输出端(OUT)连接，在移位寄存器单元工作时，PU结点处的信号的电平，由于第一电容Cl的耦合作用，可以升到较高的高电平。图加所示为本发明另一移位寄存器单元结构示意图；图2b所示为图3所示的另一移位寄存器单元的输入输出时序图。如图2a、2b所示的另一移位寄存器的工作原理与上述移位寄存器的工作原理类似，此处不再赘述。本发明还提供了一种包括上述移位寄存器的液晶显示器的栅驱动装置及数据线驱动装置(此部分未画出)。本发明实施例提供的移位寄存器是降低降低驱动薄膜晶体管的占空比，有效防止降低驱动薄膜晶体管的偏执作用，从而保证移位寄存器单元的可考性。最后应说明的是以上实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的精神和范围。
权利要求
1.一种移位寄存器，包括至少两个移位寄存器单元，其特征在于，其中一个移位寄存器单元包括升高信号薄膜晶体管，其接收第一时钟信号，在导通状态下向输出端输出高电压信号；升高驱动第一薄膜晶体管，其接收帧起始信号或者另一个移位寄存器单元的输出信号导通升高信号薄膜晶体管；升高驱动第二薄膜晶体管，其接收复位信号或者另一个移位寄存器的输出信号导通升高信号薄膜晶体管；降低信号第一薄膜晶体管，其接收复位信号或者另一个移位寄存器的输出信号，在导通状态下向输出端输出低电压信号；降低驱动第一薄膜晶体管，其接收第二时钟信号导通降低信号薄膜晶体管； 降低驱动第二薄膜晶体管，其接收第三时钟信号导通降低信号薄膜晶体管； 降低信号第二薄膜晶体管，其接收降低驱动第一薄膜晶体管的输出信号，在导通状态下降低输出端的输出信号；降低信号第三薄膜晶体管，其接收降低驱动第一薄膜晶体管的输出信号，在导通状态下降低输出端的输出信号；关闭驱动第一薄膜晶体管，其接收升高驱动第一薄膜晶体管的输出信号，在导通状态下截止降低信号第二薄膜晶体管和降低信号第三薄膜晶体管；降低信号第四薄膜晶体管，其接收降低驱动第二薄膜晶体管的输出信号，在导通状态下降低输出端的输出信号；降低信号第五薄膜晶体管，其接收降低驱动第二薄膜晶体管的输出信号，在导通状态下降低输出端的输出信号；关闭驱动第二薄膜晶体管，在接收升高驱动第一薄膜晶体管的输出信号，在导通状态下截止降低信号第四薄膜晶体管和降低信号第五薄膜晶体管，并且与所述移位寄存器单元相邻的另一个移位寄存器单元的升高信号薄膜晶体管、降低驱动第一薄膜晶体管、降低驱动第二薄膜晶体管分别接收第四时钟信号、第五时钟信号、 第六时钟信号。
2.根据权利要求1所述的移位寄存器，其特征在于，所述移位寄存器单元还包括辅助第一薄膜晶体管和辅助第二薄膜晶体管，分别接收升高驱动第一薄膜晶体管的输出信号， 在导通状态下释放降低驱动第一薄膜晶体管和降低驱动第二薄膜晶体管的电荷。
3.根据权利要求1所述的移位寄存器，其特征在于，所述移位寄存器单元还包括辅助第三薄膜晶体管、辅助第四薄膜晶体管和辅助第五薄膜晶体管，分别接收第一时钟信号、第二时钟信号和第三时钟信号，在导通状态下减少升高信号薄膜晶体管、降低驱动第一薄膜晶体管和降低驱动第二薄膜晶体管的偏执作用。
4.根据权利要求1所述的移位寄存器，其特征在于，所述移位寄存器单元还包括一电容，其两端分别与所述升高驱动第一薄膜晶体管的漏极和输出端连接。
5.根据权利要求1所述的移位寄存器，其特征在于，所述移位寄存器单元接收的第二时钟信号、第三时钟信号是隔一帧轮流输出时钟信号。
6.根据权利要求1所述的移位寄存器，其特征在于，所述移位寄存器单元接收的第五时钟信号、第六时钟信号是隔一帧轮流输出时钟信号。
7.包括一种根据权利要求1-4任一权利要求所述的移位寄存器的液晶显示器栅极驱动装置。
8.包括一种根据权利要求1-4任一权利要求所述的移位寄存器的液晶显示器数据线驱动装置。
全文摘要
本发明公开了一种移位寄存器、液晶显示器栅极驱动装置和数据线驱动装置，是增加了降低驱动薄膜晶体管的数量以及每隔一帧轮流施加时钟信号的方式，降低降低驱动薄膜晶体管的占空比，有效防止降低驱动薄膜晶体管的偏执作用，从而保证移位寄存器单元的可考性。
文档编号G09G3/36GK102237029SQ20101015896
公开日2011年11月9日 申请日期2010年4月23日 优先权日2010年4月23日
发明者韩承佑 申请人:北京京东方光电科技有限公司