图像显示系统的制作方法

专利名称：图像显示系统的制作方法
技术领域：
本发明是有关于一种图像显示系统，特别有关于一种栅极驱动器(gatedriver)。
背景技术：
图1为像素矩阵的一实施例。如图所示，像素矩阵(pixel array) 100中同一行上 的像素共享一条数据线。举例而言，第一行的像素Pll、P21与P31共享数据线D1、第二行 的像素P12、P22与P32共享数据线D2。因此，同一行上的像素必须分时启动，才能使其上 像素共享一条数据线。如图1所示，不同列像素的栅极驱动信号Si”、S2”、S3”...为作用 区间错开的脉冲。如此一来，便可使同一行上的像素共享一条数据线。然而，如何以最小的电路面积产生栅极驱动信号S1”、S2”、S3”...，则为本技术领 域一项重要课题。

发明内容
本发明揭露一种图像显示系统，包括像素矩阵、控制芯片与栅极驱动器。像素矩阵 具有第一列像素及第二列像素，控制芯片用以产生垂直起始脉冲，而栅极驱动器用以驱动 像素矩阵，并且栅极驱动器包括第一侧驱动电路以及第二侧驱动电路。第一侧驱动电路，设 置于像素矩阵的一侧，并包括第一移位寄存器，耦接至像素矩阵，用以于第一时间时接收第 一移位信号，产生第二移位信号，使得栅极驱动器输出第一栅极驱动信号至像素矩阵，以便 驱动第一列像素。第二侧驱动电路，相对第一侧驱动电路设置于像素矩阵的另一侧，并且包 括第二移位寄存器，用以于第一时间时接收第三移位信号，输出第四移位信号；以及第三移 位寄存器，耦接至第二移位寄存器，用以于第一时间时接收第四移位信号，产生第五移位信 号，使得栅极驱动器输出第二栅极驱动信号，以便驱动该第二列像素，其中第一移位信号与 第三移位信号是根据垂直起始脉冲所同时产生的，并且第二移位信号与第四移位信号被同 时输出。此外，在另一种实施方式中，第一侧驱动电路还包括第四移位寄存器以及第一至 第四开关，而第二侧驱动电路还包括第五至第八开关。第四移位寄存器耦接至第一移位寄 存器，用以于第一时间时接收第二移位信号，产生第六移位信号，并且第六移位信号与第五 移位信号同时输出。第一开关耦接于第一移位寄存器的输入端与控制芯片之间，而第二开 关耦接于第一移位寄存器的输出端与第四移位寄存器的输入端之间。第三开关耦接于该第 四移位寄存器的输入端与控制芯片之间，用以于第一时间时传递根据垂直起始脉冲所产生 的第七移位信号。第四开关耦接于第四移位寄存器的输出端与第一移位寄存器的输入端 之间，而第五开关耦接于第二移位寄存器的输入端与控制芯片之间。第六开关耦接于第二 移位寄存器的输出端与第三移位寄存器的输入端之间，而第七开关耦接于第三移位寄存器 的输入端与控制芯片之间，用以于第一时间时传递根据垂直起始脉冲所产生的第八移位信 号，其中第七移位信号与第八移位信号是根据垂直起始脉冲而同时产生的。第八开关耦接 于第三移位寄存器的输出端与第二移位寄存器的输入端之间。第一、第二、第五与第六开关于第一时间导通且于第二时间不导通，而第三、第四、第七与第八开关于第一时间不导通且 于第二时间导通。前述的第一、第二时间栅极驱动器分别提供正扫、反扫像素矩阵的功能。以下列举本发明数种实施方式与相关图式。


图1为像素矩阵的一实施例；图2为依据本发明实施例中图像显示系统的方块图；图3为依据本发明另一实施例中图像显示系统的方块图；图4为依据本发明另一实施例中图像显示系统的方块图；图5A为移位寄存器的一实施例，且图5B显示其相关信号波形；图5C为本发明中第一 /第二侧驱动电路的一实施例；图5D为图5C所示的第一 /第二侧驱动电路的相关波形图；以及图6为图像显示系统的一实施例。[主要元件标号说明]100,204,604 像素矩阵；202、302、402、602 栅极驱动器；202_1、302_1、402_1、602_1 第一侧驱动电路；202_2、302_2、402_2、602_2 第二侧驱动电路；206、606 控制芯片；208、608 缓冲装置；210、214、218、222 逻辑电路；212、216、220、224 缓冲器；500 移位寄存器；502_1、502_2 闩锁；610 显示器面板；612 输入单元；614 电子装置；CVK、CVKB 控制信号；D1、D2 数据线；IN、Inl 1、Inl2、In21、In22 输入端；0UT、0utll、0utl2、0ut21、0ut22 输出端；P11、P21、P31、P12、P22、P32 像素；Sl” S3”、SA、SB 栅极驱动信号；SRA, SRB 移位寄存器；SHA, SHB 移位信号；STV 垂直起始脉冲；ENB 致能信号；TW1、TW2、TW3、TF、TB 开关；Sl 第三栅极驱动信号；S2 第四栅极驱动信号；S3 第一栅极驱动信号；S4 第二栅极驱动信号；
6
S5 第五栅极驱动信号；SHl 第九移位信号SH3 第二移位信号SH5 第七移位信号SH7 第十移位信号SH9 第四移位信号SHll 第八移位信号；SR31 第六移位寄存器SRll 第一移位寄存器SR41 第七移位寄存器SR33 第十移位寄存器SR21 第二移位寄存器SR43 第—^一移位寄存器Tll 第一开关；T21 第三开关；T13 第五开关；T23 第七开关；T32 第九开关；T41 第i^一开关T33 第十三开关T34 第十五开关T46 第十七开关T45 第十九开关T37 第二i^一开关；T38 第二十三开关；Tdelay 延迟时间。
S6 第六栅极驱动信号； SH2 第一移位信号； SH4 第九移位信号； SH6 第十一移位信号； SH8 第三移位信号； SHlO 第五移位信号； SH12 第十二移位信号； SR32 第五移位寄存器 SR12 第四移位寄存器 SR42 第八移位寄存器 SR34 第九移位寄存器 SR22 第三移位寄存器 SR44 第十二移位寄存器 T12 第二开关； T22 第四开关； T14 第六开关； T24 第八开关； T42 第十开关； T31 第十二开关 T43 第十四开关 T44 第十六开关 T36 第十八开关 T35 第二十开关 T47 第二十二开关； T48 第二十四开关；
具体实施例方式
图2为依据本发明实施例中图像显示系统的方块图。如图所示，栅极驱动器202包 括一第一侧驱动电路202_1以及一第二侧驱动电路202_2分别设置在像素矩阵204两侧， 其中第一侧驱动电路202_1被设置于像素矩阵204的左侧，第一侧驱动电路202_1被设置 于像素矩阵204的右侧。像素矩阵204上半部的像素由第一侧驱动电路202_1负责驱动， 而下半部的像素则由第二侧驱动电路202_2负责驱动。为了说明方便，图2仅绘制出6列 像素所需要的栅极驱动信号的相关产生电路。如图所示，第一侧驱动电路202_1至少包括 第一移位寄存器SRl 1与第四移位寄存器SR12，而第二侧驱动电路202_2亦至少包括第二移 位寄存器SR21与第三移位寄存器SR22。在本实施例中，第一移位寄存器SR11、第二移位寄 存器SR21、第三移位寄存器SR22、第四移位寄存器SR12中的每一者皆用以根据所接收到的 信号(例如来自前一级移位寄存器所输出的移位信号或来自控制芯片206的垂直起始脉冲 (verticalstart pulse，STV)，产生移位信号传递至下一级移位寄存器。于本发明所提及的移位寄存器会将其输入信号延迟后输出，凡是有延迟输入信号功能的电路皆可用来实现本 发明所述的移位寄存器。第一侧驱动电路202_1内的第一移位寄存器SRll具有一输入端Inll以及一输出 端Outll，而输出端Outll所提供的第二移位信号SH3将由对应的逻辑电路210与缓冲器 212作用，转换为一第一栅极驱动信号S3，以便驱动像素矩阵204的一第一列像素。第二侧 驱动电路202_2内的第二移位寄存器SR21具有一输入端In21以及一输出端0ut21，而输入 端In21所接收的第三移位信号SH8与第一移位寄存器SRl 1的输入端Inl 1上的第一移位信 号SH2同步(此说明书将「同步」状态定义为两信号同时切为高电平、且同时切为低电平)。 换言之，第二移位寄存器SR21的输入端Ιη21所接收的第三移位信号SH8与第一移位寄存 器SRll的输入端Inll上的第一移位信号SH2是根据垂直起始脉冲STV而同时(同步)产 生的。第二侧驱动电路202_2内的第三移位寄存器SR22具有一输入端Ιη22以及一输出端 0ut22，其中输入端In22用以接收第二移位寄存器SR21的输出端0ut21所传来的第四移位 信号SH9，并且输出端0ut22所输出的第五移位信号SHlO将经由对应的逻辑电路214与缓 冲器216转换为第二栅极驱动信号S4,以驱动像素矩阵204上的第二列像素。必须注意的 是，与第一移位寄存器SRll与第三移位寄存器SR22相较，第二移位寄存器SR21的输出端 0ut21的第四移位信号SH9并没有对应的逻辑电路与缓冲器。事实上，输出端0ut21的第四 移位信号SH9没有直接对应驱动像素矩阵204中的任何一列。于本实施例中，第一侧驱动电路202_1还包括第四移位寄存器SR12与第一 第四 开关T11、T12、T21、T22，第二侧驱动电路202_2还包括第五 第八开关Τ13、Τ14、Τ23、Τ24。 在本实施例中，在一第一时间中，栅极驱动器202是操作在一正扫模式下，导通的开关包括 位于第一侧驱动电路202_1的第一、第二开关Tll与Τ12以及位于第二侧驱动电路202_2 的第五、第六开关Τ13与Τ14，而在一第二时间中，栅极驱动器202是操作在一反扫模式下， 导通的开关包括位于第一侧驱动电路202_1的第三，第四开关Τ21与Τ22以及位于第二侧 驱动电路202_2的第七、第八开关Τ23与Τ24。第四移位寄存器SR12具有一输入端Ιη12以及一输出端0utl2，其中输入端Inl2 耦接至第一移位寄存器SRll的输出端Outll。第一开关Tll耦接于第一移位寄存器SRll 的输入端Inll与控制芯片206之间。第二开关T12耦接于第一移位寄存器SRll的输出端 Outll与第四移位寄存器SR12的输入端Inl2之间。第五开关T13耦接于第二移位寄存器 SR21的输入端In21与控制芯片206之间。第六开关Τ14耦接于第二移位寄存器SR21的输 出端0ut21与第三移位寄存器SR22的输入端In22之间。第三开关Τ21耦接于第四移位寄 存器SR12的输入端Ιη12与控制芯片206之间。第四开关Τ22耦接于第四移位寄存器SR12 的输出端0utl2与第一移位寄存器SRll的输入端Inll之间。第七开关T23耦接于第三移 位寄存器SR22的输入端In22与控制芯片206之间。第八开关Τ24耦接于第三移位寄存器 SR22的输出端0ut22与第二移位寄存器SR21的输入端In21之间。控制芯片206乃用于 提供控制信号，例如，垂直起始脉冲STV,使栅极驱动器202 (包括第一侧与第二侧驱动电路 202_1与202_2)据以驱动像素矩阵204内的各列像素。垂直起始脉冲STV可更经由一缓冲 装置208放大后同时输入栅极驱动器202。在第一时间中，第一、第二开关Τ11、Τ12、第五、第六开关Τ13及Τ14设定为导通，第 三、第四、第七及第八开关Τ21、Τ22、Τ23及Τ24设定为不导通。因此，第一移位寄存器SRll会经由第一开关Tll接收第一移位信号SH2，并经由第二开关T12将第二移位信号SH3输出 至第四移位寄存器SR12。再者，第二移位寄存器SR21会经由第五开关T13接收第三移位信 号SH8，并经由第六开关T14将第四移位信号SH9输出至第三移位寄存器SR22。接着，第四 移位寄存器SR12则根据第二移位信号SH3，产生第六移位信号SH4，而第三移位寄存器SR22 则根据第四移位信号SH9，产生第五移位信号SH10。由于第一栅极驱动信号S3是根据第二 移位信号SH3所产生，而第二栅极驱动信号S4是根据第五移位信号SH10，故第一栅极驱动 信号S3先于第二栅极驱动信号S4产生。在第二时间中，第一、第二、第五及第六开关T11、T12、T13及T14设定为不导通，第 三、第四、第七及第八开关Τ21、Τ22、Τ23及Τ24设定为导通。因此，第四移位寄存器SR12经 由第三开关Τ21接收第七移位信号SH5，再根据第七移位信号SH5产生第六移位信号SH4， 并经由第四开关Τ22将第六移位信号SH4输出至第一移位寄存器SR11。第三移位寄存器 SR22会经由第七开关Τ23接收第八移位信号SHl 1，再根据第八移位信号SHll产生第五移 位信号SH10，并经由第八开关Τ24将第五移位信号SHlO输出至第二移位寄存器SR21。接着，第一移位寄存器SRll则根据第六移位信号SH4，产生第二移位信号SH3，而 第二移位寄存器SR21则根据第五移位信号SH10，产生第四移位信号SH9。此时由于第二栅 极驱动信号S4是根据第五移位信号SHlO所产生，而第一栅极驱动信号S3是根据第二移位 信号SH3，故第二栅极驱动信号S4先于产生第一栅极驱动信号S3。接着，请参照图2，栅极驱动器202还包括多个移位寄存器SR31 SR4、SR41 SR44以及多个开关Τ31 Τ38与Τ41 Τ48，其中第五至第八移位寄存器SR32、SR31、SR41 与SR42以及第九至第十六开关T42、T32、T41、T31、T33、T43、T34与Τ44被设置于第一侧驱 动电路202_1之中，并且第九至第十二移位寄存器SR34、SR33、SR43与SR44以及第十七至 第二十四开关Τ46、Τ36、Τ45、Τ35、Τ37、Τ47、Τ38与Τ48被设置于第二侧驱动电路202_2之 中。如图中所示，第五移位寄存器SR32是设置于第一开关Tll与控制芯片206之间， 第六移位寄存器SR31是设置于第五移位寄存器SR32与控制芯片206之间，第七移位寄存 器SR41是设置于第三开关Τ21与控制芯片206之间，且第八移位寄存器SR42是设置于第 七移位寄存器SR41与控制芯片206之间。再者，第九移位寄存器SR34是设置于第五开关 Τ13与控制芯片206之间，第十移位寄存器SR33是设置于第九移位寄存器SR34与控制芯片 206之间，第十一移位寄存器SR43是设置于第七开关Τ23与控制芯片206之间，且第十二移 位寄存器SR44是设置于第十一移位寄存器SR43与控制芯片206之间。第十、第十二、第十三、第十五、第十八、第二十、第二十一与第二十三开关Τ32、 Τ31、Τ33、Τ34、Τ36、Τ35、Τ37与Τ38乃为第一时间时，与第一、第二、第五与第六开关 Til... Τ14 一起导通，以允许根据垂直起始脉冲STV所产生的移位信号SHl SH12可由上 而下在图中所有移位寄存器间传递。举例而言，第六移位寄存器SR31会经由第十二开关 Τ31接收来自缓冲装置208的垂置起始脉冲STV,据以产生第九移位信号SHl，再经由第十开 关Τ32输出至第五移位寄存器SR32。此时，第九移位信号SHl亦通过对应的逻辑电路与缓 冲器转换为第三栅极驱动信号Si。第十移位寄存器SR33亦会经由第二十开关Τ35接收来 自缓冲装置208的垂置起始脉冲STV，据以产生第十移位信号SH7，再经由第十八开关Τ36 输出至第九移位寄存器SR34。接着，第五移位寄存器SR32根据第九移位信号SHl，产生第一
9移位信号SH2，再经由第十开关T32输出至第一移位寄存器SR11。此时，第一移位信号SH2 亦通过对应的逻辑电路与缓冲器转换为第四栅极驱动信号S2。第九移位寄存器SR33亦根 据第十移位信号SH7，产生第三移位信号SH8，再经由第五开关T13输出至第二移位寄存器 SR21。接下来，第一移位寄存器SRll会根据第一移位信号SH2，产生第二移位信号SH3， 并经由第二开关T12将第二移位信号SH3输出至第四移位寄存器SR12。此时，第二移位信 号SH3亦通过对应的逻辑电路210与缓冲器212转换为第一栅极驱动信号S3。第二移位 寄存器SR21会根据第三移位信号SH8，产生第四移位信号SH9，并经由第六开关T14将第四 移位信号SH9输出至第三移位寄存器SR22。接着，第四移位寄存器SR12则根据第二移位 信号SH3，产生第六移位信号SH4，并经由第十三开关T33输出至第七移位寄存器SR41。第 三移位寄存器SR22则根据第四移位信号SH9，产生第五移位信号SH10，并经由第二十一开 关T37输出至第十一移位寄存器SR43。此时，第五移位信号SHlO亦会通过对应的逻辑电路 214与缓冲器216转换为第二栅极驱动信号S4。接着，第七移位寄存器SR41则根据第六移位信号SH4，产生第七移位信号SH5，并 经由第十五开关T34输出至第八移位寄存器SR42。第十一移位寄存器SR43则根据第五移 位信号SH10，产生第八移位信号SH11，并经由第二十三开关T38输出至第十二移位寄存器 SR44。此时，第八移位信号SHll亦会通过对应的逻辑电路与缓冲器转换为第五栅极驱动 信号S5。接着，第八移位寄存器SR42则根据第七移位信号SH5，产生第十一移位信号SH6， 而第十二移位寄存器SR43则根据第八移位信号SHl 1，产生第十二移位信号SH12。此时，第 十二移位信号SH12亦会通过对应的逻辑电路与缓冲器转换为第六栅极驱动信号S6。由于 第一栅极驱动信号S3是根据第二移位信号SH3所产生，而第二栅极驱动信号S4是根据第 五移位信号SH10，故第一栅极驱动信号S3先于第二栅极驱动信号S4产生。由于位于第一侧驱动电路202_1中第一开关Tll上方的第六、第五移位寄存器 SR31与SR31和位于第二侧驱动电路202_2中第五开关T13上方的第九、第十移位寄存器 SR34与SR33具有相同数量，因此第一时间时，根据垂直起始脉冲STV所产生的第一、第三移 位信号SH2与SH8得以同时传递至移位寄存器SRll与SR21的输入端Inll与In21。换言 之，第九移位信号SHl与第十移位信号SH7会同时产生，第一移位信号SH2与第三移位信号 SH8会同时产生，第二移位信号SH3与第四移位信号SH9会同时产生，依此类推。相较于传 统控制芯片需为像素矩阵两侧的驱动电路供应具有不同延迟量的垂直起始脉冲STV，本发 明使用的控制芯片206仅需以单一脚位输出垂直起始脉冲STV即可。第一侧与第二侧驱动 电路202_1与202_2本身的设计即可确保垂直起始脉冲STV所产生的移位信号SHl SH12 于第一侧与第二侧驱动电路202_1与202_2的同步传递。因此控制芯片206的脚位需求量 较少，且电路设计较简易。此外，将垂直起始脉冲STV自控制芯片206传递至第一侧与第二 侧驱动电路202_1与202_2的缓冲装置也仅需一组(208)即可。再者，由于本实施例中栅 极驱动器的电路设计较简易，故栅极驱动器所占的面积不大，可使两侧电路所占的边框面 积变小。反观第二时间时，第九、第十一、第十四、第十六、第十七、第十九、第二十二与第 二十四开关Τ42、Τ41、Τ43、Τ44、Τ46、Τ45、Τ47与Τ48，则与第三、第四、第七与第八开关 Τ21. . . Τ24 一起导通，以允许根据垂直起始脉冲STV所产生的移位信号SHl SH12可由下而上在图中所有移位寄存器间传递。举例而言，第十二移位寄存器SR44会经由第二十四 开关T48接收来自缓冲装置208的垂置起始脉冲STV,据以产生第十二移位信号SH12，再经 由第二十二开关T47输出至第十一移位寄存器SR43。此时，第十二移位信号SH12亦通过 对应的逻辑电路与缓冲器转换为第六栅极驱动信号S6。第八移位寄存器SR42亦会经由第 十六开关T44接收来自缓冲装置208的垂置起始脉冲STV，据以产生第十一移位信号SH6， 再经由第十四开关T43输出至第七移位寄存器SR41。接着，第十一移位寄存器SR43根据第 十二移位信号SH12，产生第八移位信号SH11，再经由第七开关T23输出至第三移位寄存器 SR22。此时，第八移位信号SHll亦通过对应的逻辑电路与缓冲器转换为第五栅极驱动信号 S5。第七移位寄存器SR41亦根据第十一移位信号SH6，产生第七移位信号SH5，再经由第三 开关T21输出至第四移位寄存器SR12。接下来，第三移位寄存器SR22会根据第八移位信号SH11，产生第五移位信号 SH10,并经由第八开关T24将第五移位信号SHlO输出至第二移位寄存器SR21。此时，第五 移位信号SHlO亦通过对应的逻辑电路214与缓冲器216转换为第二栅极驱动信号S4。第 四移位寄存器SR12会根据第七移位信号SH5，产生第六移位信号SH4，并经由第四开关T22 将第六移位信号SH4输出至第一移位寄存器SR11。接着，第二移位寄存器SR21则根据第 五移位信号SH10，产生第四移位信号SH9，并经由第十七开关T46输出至第九移位寄存器 SR34。第一移位寄存器SRll则根据第六移位信号SH4，产生第二移位信号SH3，并经由第九 开关T42输出至第五移位寄存器SR32。此时，第二移位信号SH3亦会通过对应的逻辑电路 210与缓冲器212转换为第一栅极驱动信号S3。接着，第九移位寄存器SR34则根据第四移位信号SH9，产生第三移位信号SH8，并 经由第十九开关T45输出至第十移位寄存器SR33。第五移位寄存器SR32则根据第二移位 信号SH3，产生第一移位信号SH2，并经由第十一开关T41输出至第六移位寄存器SR31。此 时，第一移位信号SH2亦会通过对应的逻辑电路与缓冲器转换为第四栅极驱动信号S2。接 着，第十移位寄存器SR33则根据第三移位信号SH8，产生第十移位信号SH7，而第六移位寄 存器SR31则根据第一移位信号SH2，产生第九移位信号SHl。此时，第九移位信号SHl亦会 通过对应的逻辑电路与缓冲器转换为第三栅极驱动信号Si。由于第二栅极驱动信号S4是 根据第五移位信号SH10，而第一栅极驱动信号S3是根据第二移位信号SH3所产生，故第二 栅极驱动信号S4先于第一栅极驱动信号S3产生。由于位于第一侧驱动电路202_1中第三开关T21下方的第七、第八移位寄存器 SR41与SR41和位于第二侧驱动电路202_2中第七开关T23上方的第十一、第十二移位寄存 器SR43与SR44具有相同数量，因此第二时间时，垂直起始脉冲STV所产生的第七、第八移 位信号SH5与SHll得以同时传递至移位寄存器SR12与SR22的输入端Inl2与In22。换言 之，第十一移位信号SH6与第十二移位信号SH12会同时产生，第七移位信号SH5与第八移 位信号SHll会同时产生，第六移位信号SH4与第五移位信号SHlO会同时产生，依此类推。 无复杂设计与冗余脚位的控制芯片206同样可妥善应用屏幕反扫状态。必须注意的是，仅第一侧驱动电路202_1内的第五、第六移位寄存器SR32与SR31 会再连接逻辑电路与缓冲器以产生第三、第四栅极驱动信号Sl与S2，以便驱动像素矩阵 204内相对的列，但第二侧驱动电路202_2内的第九、第十移位寄存器SR34与SR33并无 对应的逻辑电路与缓冲器。此外，仅第二侧驱动电路202_2内的第十一、第十二移位寄存器SR43与SR44会再连接逻辑电路与缓冲器以产生第五、第六栅极驱动信号S5与S6，以便 驱动像素矩阵204内对应的列，第一侧驱动电路202_1内的第七、第八移位寄存器SR41与 SR42并无对应的逻辑电路与缓冲器。图3为依据本发明另一实施例中图像显示系统的方块图。如图所示，栅极驱动 电路302包括位于像素矩阵204两侧的一第一侧驱动电路302_1以及一第二侧驱动电路 302_2。与图2相较，图3所示栅极驱动器302具有相同设计的开关T31 T38与T41 T48以及移位寄存器SR31 SR34与SR41 SR44，但在移位寄存器SR31 SR34与SR41 SR44相关的逻辑电路与缓冲器设计上采用不同的方式。不同于图2同一侧的驱动电路驱动 像素矩阵204中连续的列(第一侧驱动电路202_1提供第三、第四、第一栅极驱动信号Si、 S2与S3驱动像素矩阵204中连续的列，且第二侧驱动电路202_2提供第二、第五、第六栅极 驱动信号S4、S5与S6驱动204中连续的列)，图3第一侧与第二侧驱动电路302_1与302_2 交错提供驱动信号驱动像素矩阵204内的列。例如，在正扫操作时，第一侧驱动电路302_1 提供第四栅极驱动信号Sl驱动像素矩阵204第一列后，第二侧驱动电路302_2提供第四栅 极驱动信号S2驱动像素矩阵204第二列，接着，第一侧驱动电路302_1提供第一栅极驱动 信号S3驱动像素矩阵204第三列...且依此循环最后第二侧驱动电路302_2提供第六栅 极驱动信号S6驱动像素矩阵204第六列。在反扫操作时，第一侧与第二侧驱动电路302_1 与302_2则交错提供第六、第五、第二、第一、第四与第三栅极驱动信号S6、S5、S4、S3、S2与 Si，以由像素矩阵204第六列像素向上扫描到第一列像素。图4为依据本发明另一实施例中图像显示系统的方块图。如图所示，栅极驱动 电路402包括位于像素矩阵204两侧的一第一侧驱动电路402_1以及一第二侧驱动电路 402_2。与图2、3相较，图4所示栅极驱动器400具有相同设计的开关T31 T38与T41 T48以及移位寄存器SR31 SR34与SR41 SR44，但在移位寄存器SR31 SR34与SR41 SR44相关的逻辑电路与缓冲器设计上采用不同的方式。图4中，第一侧驱动电路402_1与 第二侧驱动电路402_2以非对称方式负责栅极驱动信号Sl S6的供应。例如，在正扫操 作中，第一侧驱动电路402_1先依序供应第三、第四、第一栅极驱动信号Si、S2与S3扫描 像素矩阵204的第一至第三列像素，再由第二侧驱动电路402_2依序供应第二、第五栅极驱 动信号S4与S5扫描像素矩阵204的第四、第五列像素，最后由第一侧驱动电路402_1供应 第六栅极驱动信号S6扫描像素矩阵204第六列像素。反扫操作中，第一侧驱动电路402_1 先供应第六栅极驱动信号S6扫描像素矩阵204的第六列像素，再由第二侧驱动电路402_2 依序供应第五、第二栅极驱动信号S5与S4扫描像素矩阵204的第五、第四列像素，最后由 第一侧驱动电路402_1依序供应第一、第四、第三栅极驱动信号S3、S2与Sl扫描像素矩阵 204第三至第一列像素。图2至图4的实施方式并非意图限制本发明的发明范围。凡以所述移位寄存器与 开关的连接方式所发展出来的栅极驱动器应当皆属本发明所欲保护的范围。图5A为移位寄存器的一实施例。移位寄存器500包括两个闩锁(latch) 502_1与 502_2，由控制信号CKV控制的开关SWl与SW2、与控制信号CKVB控制的开关SW3。控制信 号CKV与CKVB为反相的振荡信号。图5B以波形解图5A电路的操作。当控制信号CKV 为高电平时，开关SWl导通，闩锁502_1通过输入端IN接收具有高电平状态的信号，此时闩 锁502_1的输出端上的信号为低电平。当控制信号CKV切为低电平时，开关SWl断开输入端IN与闩锁502_1的连结关系，且控制CKVB切为高电平使开关SW3导通，致使闩锁502_2 的输出端上的信号将根据闩锁502_1的输出端上的信号而变为高电平，故闩锁502_1的输 入端IN上具有高电平状态的信号则暂存于闩锁502_2中。待控制信号CKV又切换为高电 平且控制信号CKVB切成低电平，开关SW3不导通以断开闩锁502_1与502_2的连结，且开 关SW2导通使闩锁502_2所保存的高电平信号得以交由输出端OUT输出，作为一移位信号。 输出端OUT的高电平状态可由一致能信号(未显示在图中)决定其维持区间。输出端OUT 的信号与输入端IN的信号间存在一延迟作用(延迟Tdelay)。图5C为本发明中第一 /第二侧驱动电路的一实施例。在此实施例中，为了说明方 便，图5C仅绘制出2个移位寄存器与其相对应的开关。如图所示，移位寄存器SRA与SRB 可为图2、3、4中的任两个移位寄存器。举例而言，若移位寄存器SRA与SRB分别为图2中 的第六、第五移位寄存器SR31与SR32，则开关TF可视为第十二、第十开关T31、与T32，而开 关TB可视为第i^一、第九开关T41、T42、T45或T46。若移位寄存器SRA与SRB分别为图2 中的第十、第九移位寄存器SR33与SR34，则开关TF可视为第二十、第十八开关T35、与T36， 而开关TB可视为第十九、第十七开关T45、T46。若移位寄存器SRA与SRB为图2中的第一、 第四移位寄存器SRll与SR12，则开关TF可视为第一、第二开关Tll与Τ12，而开关TB可视 为第四、第三开关Τ22与Τ21，但移位寄存器SRB所对应的逻辑电路与缓冲器需省略。若移 位寄存器SRA与SRB皆为图2中的第七、第八移位寄存器SR41、SR42，则开关TF可视为第 十三、第十五开关Τ33与Τ34，而开关TB可视为第十四、第十六开关Τ43与Τ44。图5D为图5C所示的第一 /第二侧驱动电路的相关波形图。如图所示，其中STV 为垂直起始脉冲、CKV开关SWl与SW2的控制信号、CKVB为开关SW3的控制信号、ENB为逻 辑电路218与222的致能信号，SA与SB为输出至像素矩阵204的栅极驱动信号。此实施例 中，控制信号CKV、CKVB与致能信号ENB可来自图2、3、4的控制芯片206或一时序控制器， 但不限定于此。于时间t2至t3时，由于控制信号CKV为高电平，移位寄存器SRA会接收垂直起始 脉冲STV。接着，在时间t3至t4时，由于控制信号CKVB变为高电平，而控制信号CKV变为 低电平，故移位寄存器SRA会将所接收到的信号锁在其内。在时间t4时，由于控制信号CKV 变为高电平，而控制信号CKVB变为低电平，故此时移位寄存器SRA输出一移位信号SHA至 逻辑电路218与下一级移位寄存器SRB。此时，移位寄存器SRB亦会由于控制信号CKV变 为高电平，而接收移位寄存器SRA所输出的移位信号SHA。再者，由于致能信号ENB为低电 平，故逻辑电路218仍不会根据移位寄存器SRA所输出的移位信号SHA致使缓冲器220输 出栅极驱动信号SA。于时间t5时，由于致能信号ENB由低电平变为高电平，故逻辑电路218会根据移 位寄存器SRA所输出的移位信号SHA致使缓冲器220输出栅极驱动信号SA。于时间t6时， 由于控制信号CKVB变为高电平，而控制信号CKV变为低电平，故移位寄存器SRB会将所接 收到的信号锁在其内。接着，于时间t7时，由于致能信号ENB由高电平变为低电平，因此逻 辑电路218会使得缓冲器220停止栅极驱动信号SA。在时间t8时，由于控制信号CKV变为高电平，而控制信号CKVB变为低电平，故此 时移位寄存器SRB输出一移位信号SHB至逻辑电路222与下一级移位寄存器(未图标)。 此时，下一级移位寄存器亦会由于控制信号CKV变为高电平，而接收移位寄存器SRB所输出的移位信号SHB。再者，由于致能信号ENB为低电平，故逻辑电路222亦不会根据移位寄存 器SRB所输出的移位信号SHB致使缓冲器224输出栅极驱动信号SB。于时间t9时，由于致能信号ENB由低电平变为高电平，故逻辑电路222根据移位 寄存器SRB所输出的移位信号SHB致使缓冲器224输出栅极驱动信号SB。于时间tlO时， 由于控制信号CKVB变为高电平，而控制信号CKV变为低电平，故下一级移位寄存器会将所 接收到的信号锁在其内。接着，于时间til时，由于致能信号ENB由高电平变为低电平，因 此逻辑电路222会使得缓冲器224停止栅极驱动信号SB。因此，图2、3、4中的第一 /第二 侧驱动电路的正扫操作或反扫操作皆可由此类推，于此不再累述。图6为本发明中图像显示系统的一实施例。如图所示，本发明的图像显示系统可 能包括一显示器面板610，其中显示器面板610包括一栅极驱动器602 (分为一第一侧驱动 电路602_1以及一第二侧驱动电路602_2)、一像素矩阵604、一控制芯片606以及一缓冲装 置608。栅极驱动器602、像素矩阵604、控制芯片606以及缓冲装置608可根据前述多种实 施方式与其变形实现。此外，本发明的图像显示系统可能包括一电子装置614。电子装置614可包括显示 器面板610与一输入单元612。输入单元612用于接收信号，以控制显示器面板610显示图像。电子装置614有多种实施方式一移动电话、一数字相机、一个人数字助理、一移 动计算机、一桌上型计算机、一电视机、一汽车用显示器、一可携式光盘拨放器、或任何包括 图像显示功能的装置。前述多种实施方式乃用来帮助了解本发明，并非用来限定本发明的范围。本发明 的范围请见上述权利要求范围。
权利要求
一种图像显示系统，包括像素矩阵，具有第一列像素及第二列像素；控制芯片，用以产生垂直起始脉冲；以及栅极驱动器，用以驱动该像素矩阵，且该栅极驱动器包括第一侧驱动电路，设置于该像素矩阵的一侧，其中该第一侧驱动电路包括第一移位寄存器，耦接至该像素矩阵，用以于第一时间时接收第一移位信号，产生第二移位信号，使得该栅极驱动器输出第一栅极驱动信号至该像素矩阵，以便驱动该第一列像素；以及第二侧驱动电路，相对该第一侧驱动电路设置于该像素矩阵的另一侧，其中该第二侧驱动电路包括第二移位寄存器，用以于该第一时间时接收第三移位信号，输出第四移位信号，其中该第一移位信号与该第三移位信号是根据该垂直起始脉冲所同时产生的，并且该第二移位信号与该第四移位信号被同时输出；以及第三移位寄存器，耦接至该第二移位寄存器，用以于该第一时间时接收该第四移位信号，产生第五移位信号，使得该栅极驱动器输出第二栅极驱动信号，以便驱动该第二列像素。
2.根据权利要求1所述的图像显示系统，其中该第一侧驱动电路还包括第四移位寄存器，耦接至该第一移位寄存器，用以于该第一时间时接收该第二移位信 号，产生第六移位信号，并且该第六移位信号与该第五移位信号同时输出。
3.根据权利要求2所述的图像显示系统，其中该第一侧驱动电路还包括 第一开关，耦接于该第一移位寄存器的输入端与该控制芯片之间；第二开关，耦接于该第一移位寄存器的输出端与该第四移位寄存器的输入端之间； 第三开关，耦接于该第四移位寄存器的输入端与该控制芯片之间，用以于第二时间时 传递根据该垂直起始脉冲所产生的第七移位信号；以及第四开关，耦接于该第四移位寄存器的输出端与该第一移位寄存器的输入端之间；并且该第二侧驱动电路还包括第五开关，耦接于该第二移位寄存器的输入端与该控制芯片之间； 第六开关，耦接于该第二移位寄存器的输出端与该第三移位寄存器的输入端之间； 第七开关，耦接于该第三移位寄存器的输入端与该控制芯片之间，用以于该第二时间 时传递根据该垂直起始脉冲所产生的第八移位信号，其中该第七移位信号与该第八移位信 号是根据该垂直起始脉冲而同时产生的；以及第八开关，耦接于该第三移位寄存器的输出端与该第二移位寄存器的输入端之间，其中该第一、该第二、该第五与该第六开关于该第一时间导通，且于该第二时间不导通；且 该第三、该第四、该第七与该第八开关于该第一时间不导通，且于该第二时间导通。
4.根据权利要求3所述的图像显示系统，其中当该第一、该第二、该第五与该第六开关 于该第一时间导通时，该第一移位寄存器经由该第一开关接收该第一移位信号，并经由该 第二开关将该第二移位信号输出至该第四移位寄存器，而该第二移位寄存器经由该第五开关接收该第三移位信号，并经由该第六开关将该第四移位信号输出至该第三移位寄存器； 并且当该第三、该第四、该第七与该第八开关于该第二时间导通时，该第四移位寄存器经由 该第三开关接收该第七移位信号，且根据该第七移位信号产生该第六移位信号，再经由该 第四开关将该第六移位信号输出至该第一移位寄存器，并且该第三移位寄存器经由该第七 开关接收该第八移位信号，且根据该第八移位信号，产生该第五移位信号，再经由该第八开 关输出至该第二移位寄存器。
5.根据权利要求3所述的图像显示系统，其中该第一侧驱动电路还包括 第五移位寄存器，设置于该第一开关与该控制芯片之间；第六移位寄存器，设置于该第五移位寄存器与该控制芯片之间； 第七移位寄存器，设置于该第三开关与该控制芯片之间；以及 第八移位寄存器，设置于该第七移位寄存器与该控制芯片之间；并且 该第二侧驱动电路还包括第九移位寄存器，设置于该第五开关与该控制芯片之间； 第十移位寄存器，设置于该第九移位寄存器与该控制芯片之间； 第十一移位寄存器，设置于该第七开关与该控制芯片之间；以及 第十二移位寄存器，设置于该第十一移位寄存器与该控制芯片之间，其中该第六与该 第五移位寄存器用以于该第一时间内根据该垂直起始脉冲，提供该第一移位信号；该第十与该第九移位寄存器用以于该第一时间时根据该垂直起始脉冲，提供该第三移 位信号；该第八与该第七移位寄存器用以于该第二时间时根据该垂直起始脉冲，提供该第七移 位信号；并且该第十二与该第十一移位寄存器用以于该第二时间时根据该垂直起始脉冲，提供该第 八移位信号。
6.根据权利要求5所述的图像显示系统，其中该第一、该第三、该第五、该第六、该第 十一与该第十二移位寄存器的输出端皆通过串联连接的对应逻辑电路与对应缓冲器耦接 至该像素矩阵，而该第二、该第四、该第七、该第八、该第九与该第十移位寄存器则不具有对 应的逻辑电路与缓冲器。
7.根据权利要求5所述的图像显示系统，其中该第一、该第三、该第六、该第七、该第九 与该第十二移位寄存器的输出端皆通过串联连接的对应逻辑电路与对应缓冲器耦接至该 像素矩阵，而该第二、该第四、该第五、该第八、该第十与该第十一移位寄存器则不具有对应 的逻辑电路与缓冲器。
8.根据权利要求5所述的图像显示系统，其中该第一、该第三、该第五、该第六、该第八 与该第十一移位寄存器的输出端皆通过串联连接的对应逻辑电路与对应缓冲器耦接至该 像素矩阵，而该第二、该第四、该第七、该第九、该第十与该第十二移位寄存器则不具有对应 的逻辑电路与缓冲器。
9.根据权利要求5所述的图像显示系统，其中该第一侧驱动电路还包括第九开关，耦接于该第一移位寄存器的输出端与该第五移位寄存器的输入端之间； 第十开关，耦接于该第五移位寄存器的输入端与该第六移位寄存器的输出端之间；第十一开关，耦接于该第五移位寄存器的输出端与该第六移位寄存器的输入端之间； 第十二开关，耦接于该第六移位寄存器的输入端与该控制芯片之间； 第十三开关，耦接于该第四移位寄存器的输出端与该第七移位寄存器的输入端之间； 第十四开关，耦接于该第七移位寄存器的输入端与该第八移位寄存器的输出端之间； 第十五开关，耦接于该第七移位寄存器的输出端与该第八移位寄存器的输入端之间； 第十六开关，耦接于该第八移位寄存器的输入端与该控制芯片之间；并且 该第二侧驱动电路还包括第十七开关，耦接于该第二移位寄存器的输出端与该第九移位寄存器的输入端之间； 第十八开关，耦接于该第九移位寄存器的输入端与该第十移位寄存器的输出端之间； 第十九开关，耦接于该第十移位寄存器的输出端与该第九移位寄存器的输入端之间； 第二十开关，耦接于该第十移位寄存器的输入端与该控制芯片之间； 第二十一开关，耦接于该第三移位寄存器的输出端与该第十一移位寄存器的输入端之间；第二十二开关，耦接于该第十一移位寄存器的输入端与该第十二移位寄存器的输出端 之间；第二十三开关，耦接于该第十一移位寄存器的输出端与该第十二移位寄存器的输出端 之间；以及第二十四开关，耦接于该第十二移位寄存器的输入端与该控制芯片之间； 其中该第十、该第十二、该第十三、该第十五、该第十八、该第二十、该第二十一与该第 二十三开关于该第一时间导通，且于该第二时间不导通；且该第九、该第十一、该第十四、该第十六、该第十七、该第十九、该第二十二与该第 二十四开关于该第一时间不导通，且于该第二时间导通。
10.根据权利要求1所述的图像显示系统，其中还包括显示器面板，该显示器面板包括该栅极驱动器； 该控制芯片；以及 该像素矩阵。
11.根据权利要求10所述的图像显示系统，还包括电子装置，其中包括 该显示器面板；以及输入单元，用以接收信号以令该显示器面板显示图像。
12.根据权利要求11所述的图像显示系统，其中该电子装置为移动电话、数字相机、个 人数字助理、移动计算机、桌上型计算机、电视机、汽车用显示器、或可携式光盘拨放器。
全文摘要
一种图像显示系统，包括像素矩阵、控制芯片与栅极驱动器。像素矩阵具有第一、第二列像素，栅极驱动器包括设置于像素矩阵两侧的第一、第二侧驱动电路。控制芯片用以产生垂直起始脉冲。第一侧驱动电路包括第一移位寄存器，于第一时间时接收第一移位信号，产生第二移位信号，使栅极驱动器输出第一栅极驱动信号，以便驱动第一列像素。第二侧驱动电路包括第二移位寄存器，于第一时间时接收第三移位信号，输出第四移位信号，以及第三移位寄存器，于第一时间时接收第四移位信号，产生第五移位信号，使栅极驱动器输出第二栅极驱动信号，以便驱动第二列像素，第一、第三移位信号是根据垂直起始脉冲所同时产生的，且第二、第四移位信号被同时输出。
文档编号G09G3/20GK101937636SQ201010215448
公开日2011年1月5日 申请日期2010年6月24日 优先权日2009年6月25日
发明者吴泽宏 申请人:奇美电子股份有限公司;群康科技(深圳)有限公司