栅极驱动电路的制作方法

专利名称：栅极驱动电路的制作方法
技术领域：
本发明是有关于一种栅极驱动电路，尤指一种具高驱动能力的栅极驱动电路。
背景技术：
液晶显示装置(Liquid Crystal Display ；LCD)是目前广泛使用的一种平面显示器，其具有外型轻薄、省电以及低辐射等优点。液晶显示装置的工作原理系利用改变液晶层两端的电压差来改变液晶层内的液晶分子的排列状态，据以改变液晶层的透光性，再配合背光模块所提供的光源以显示影像。一般而言，液晶显示装置包括多画素单元、源极驱动电路以及栅极驱动电路。源极驱动电路系用来提供多资料信号至多画素单元。栅极驱动电路包括多级移位寄存器以产生多栅极信号馈入多画素单元，从而控制多资料信号的写入运作。因此，栅极驱动电路即为控制资料信号写入操作的关键性元件。然而，在公知栅极驱动电路的运作中，每一级移位寄存器所提供的栅极信号并无法随着系统时脉的准位切换而由低准位电压快速上升至高准位电压，如此画素单元的充电率就难以提升。若为提升画素单元的充电率而将每一级移位寄存器的驱动晶体管尺寸加大，则整体功率消耗会随的大幅增加。此外，在基于GOA (Gate-driver On Array)架构的液晶显示装置中，栅极驱动电路的多级移位寄存器系配合多栅极线而依序设置于显示面板的相当狭长的边框区域，然而各级移位寄存器的驱动晶体管系为具低驱动能力的非晶硅薄膜晶体管(Thin Film Transistor ；TFT)，且非晶硅薄膜晶体管的驱动能力系随温度降低而显著下降，故在低温开机时，若驱动晶体管的汲源极压降不够大，则难以提供高导通驱动电流以执行开机即时正常显示的运作，甚至可能发生无法启动的情况。

发明内容
依据本发明的实施例，揭露一种栅极驱动电路，用以提供多栅极信号至多栅极线。 此种栅极驱动电路包括感温单元、比较单元、充电控制模块、以及多级移位寄存器。感温单元系用来感应温度以输出感测电压。电连接于感温单元的比较单元系用来将感测电压与参考电压作比较以输出控制电压。电连接于比较单元的充电控制模块系用来根据控制电压以控制预充电运作。该些级移位寄存器的第N级移位寄存器包括输入单元、时脉输入单元、驱动单元、及下拉单元。输入单元系用来根据第一输入信号以输出驱动控制电压。电连接于充电控制模块的时脉输入单元系用来根据系统时脉以输出驱动电压，其中驱动电压另受控于上述预充电运作。电连接于输入单元、时脉输入单元、充电控制模块与对应栅极线的驱动单元系用来根据驱动控制电压与驱动电压以输出对应栅极信号至对应栅极线。电连接于输入单元与对应栅极线的下拉单元系用来根据第二输入信号以下拉对应栅极信号与驱动控制电压。进一步包括一用来提供一参考电流的电流源，其中该感温单元包括串接的多个晶体管，各该晶体管具有一用来输入该参考电流的第一端、一电连接于该第一端的栅极端、及一用来输出该参考电流的第二端，其中该些晶体管的第一端系用来输出该感测电压。进一步包括一用来提供一驱动电流的电流源，其中该比较单元包括一第一晶体管，具有一电连接于该电流源以接收该驱动电流的第一端、一电连接于该感温单元以接收该感测电压的栅极端、及一用来输出该控制电压的第二端；一第二晶体管，具有一电连接于该第一晶体管的第一端、一用来接收该参考电压的栅极端、及一第二端；一第三晶体管，具有一电连接于该第一晶体管的第二端的第一端、一电连接于该第二晶体管的第二端的栅极端、及一用来接收一电源电压的第二端；以及一第四晶体管，具有一电连接于该第二晶体管的第二端的第一端、一电连接于该第二晶体管的第二端的栅极端、及一用来接收该电源电压的第二端。进一步包括一用来提供一第一充电电流的电流源，其中该第一充电控制模块包括一第一单向导通单元，电连接于该电流源，该第一单向导通单元系用来对该第一充电电流执行单向导通运作；以及一第一电流控制单元，电连接于该比较单元、该第一单向导通单元、该第一时脉输入单元与该第一驱动单元，该第一电流控制单元系用来根据该控制电压与该第一充电电流控制用来上拉该第N驱动电压的该第一预充电运作。该第一单向导通单元包括一第五晶体管，该第五晶体管具有一电连接于该电流源的第一端、一电连接于该第一端的栅极端、及一电连接于该第一电流控制单元的第二端；以及该第一电流控制单元包括一第六晶体管，该第六晶体管具有一电连接于该第五晶体管的第二端的第一端、一用来接收该控制电压的栅极端、及一电连接于该第一时脉输入单元与该第一驱动单元的第二端。该第一时脉输入单元包括一第九晶体管，具有一用来接收该第一时脉的第一端、 一电连接于该第一端的栅极端、及一用来输出该第N驱动电压的第二端。该第一输入单元包括一第十晶体管，该第十晶体管具有一用来接收该第一输入信号的第一端、一电连接于该第一端的栅极端、及一用来输出该第N驱动控制电压的第二端； 以及该第一下拉单元包括一第十二晶体管，具有一电连接于该第N栅极线的第一端、一用来接收该第二输入信号的栅极端、及一用来接收一电源电压的第二端；以及一第十三晶体管，具有一电连接于该第一输入单元的第一端、一用来接收该第二输入信号的栅极端、及一用来接收该电源电压的第二端；其中，该第一输入信号系为该些栅极信号的一第(N-I)栅极信号，且该第二输入信号系为该些栅极信号的一第(N+1)栅极信号。其中该第一驱动单元包括一第十一晶体管，具有一电连接于该第一时脉输入单元与该第一充电控制模块的第一端、一电连接于该第一输入单元的栅极端、及一电连接于该第N栅极线的第二端。进一步包括一第一进位单元，电连接于该第一输入单元、该第一时脉输入单元与该第一充电控制模块，该第一进位单元系用来根据该第N驱动控制电压与该第N驱动电压以输出一第N启始脉波信号；其中，该第一下拉单元另用来根据该第二输入信号以下拉该第N启始脉波信号，该第一输入信号系为一第(N-I)启始脉波信号，且该第二输入信号系为一第(N+1)启始脉波信号或该些栅极信号的一第(N+1)栅极信号。该第一进位单元包括一第十四晶体管，该第十四晶体管具有一电连接于该第一时脉输入单元与该第一充电控制模块的第一端、一电连接于该第一输入单元的栅极端、及一用来输出第N启始脉波信号的第二端；以及该第一下拉单元包括一第十二晶体管，具有一电连接于该第N栅极线的第一端、一用来接收该第二输入信号的栅极端、及一用来接收一电源电压的第二端；一第十三晶体管，具有一电连接于该第一输入单元的第一端、一用来接收该第二输入信号的栅极端、及一用来接收该电源电压的第二端；以及一第十五晶体管，具有一电连接于该第十四晶体管的第二端的第一端、一用来接收该第二输入信号的栅极端、 及一用来接收该电源电压的第二端。进一步包括一电连接于该比较单元的第二充电控制模块，用来根据该控制电压以控制一第二预充电运作，其中该些级移位寄存器的一第(N+1)级移位寄存器包括一第二输入单元，电连接于该第N级移位寄存器，该第二输入单元系用来根据一第三输入信号以输出一第(N+1)驱动控制电压；一第二时脉输入单元，电连接于该第二充电控制模块，该第二时脉输入单元系用来根据一反相于该第一时脉的第二时脉以输出一第(N+1)驱动电压， 其中该第(N+1)驱动电压另受控于该第二预充电运作；一第二驱动单元，电连接于该第二输入单元、该第二时脉输入单元、该第二充电控制模块与该些栅极线的一第(N+1)栅极线， 该第二驱动单元系用来根据该第(N+1)驱动控制电压与该第(N+1)驱动电压以输出该些栅极信号的一第(N+1)栅极信号，其中该第(N+1)栅极线系用以传输该第(N+1)栅极信号；以及一第二下拉单元，电连接于该第二输入单元与该第(N+1)栅极线，该第二下拉单元系用来根据一第四输入信号以下拉该第(N+1)栅极信号与该第(N+1)驱动控制电压。进一步包括一用来提供一第二充电电流的电流源，其中该第二充电控制模块包括一第二单向导通单元，电连接于该电流源，该第二单向导通单元系用来对该第二充电电流执行单向导通运作；以及一第二电流控制单元，电连接于该比较单元、该第二单向导通单元、该第二时脉输入单元与该第二驱动单元，该第二电流控制单元系用来根据该控制电压与该第二充电电流控制用来上拉该第(N+1)驱动电压的该第二预充电运作。该第二单向导通单元包括一第七晶体管，该第七晶体管具有一电连接于该电流源的第一端、一电连接于该第一端的栅极端、及一电连接于该第二电流控制单元的第二端；以及该第二电流控制单元包括一第八晶体管，该第八晶体管具有一电连接于该第七晶体管的第二端的第一端、一用来接收该控制电压的栅极端、及一电连接于该第二时脉输入单元与该第二驱动单元的第二端。该第三输入信号系为该第N栅极信号，且该第四输入信号系为该些栅极信号的一第(N+2)栅极信号。进一步包括一第二进位单元，电连接于该第二输入单元、该第二时脉输入单元与该第二充电控制模块，该第二进位单元系用来根据该第(N+1)驱动控制电压与该第(N+1) 驱动电压以输出一第(N+1)启始脉波信号；其中，该第二下拉单元另用来根据该第四输入信号以下拉该第(N+1)启始脉波信号。该第三输入信号系为一第N启始脉波信号，且该第四输入信号系为一第(N+2)启始脉波信号或该些栅极信号的一第(N+幻栅极信号


图1为本发明第一实施例的栅极驱动电路的示意图。图2为图1所示的栅极驱动电路的工作相关信号波形示意图，其中横轴为时间轴。图3为图1所示的感测电压及控制电压对温度变化的示意图，其中横轴为温度轴。
图4为本发明第二实施例的栅极驱动电路的示意图。附图标记说明10、20栅极驱动电路100,500移位寄存器100_N、500_N 第N级移位寄存器100_N+U500_N+1 第(N+1)级移位寄存器110,510第一输入单元111、211、511、611 第十晶体管120,520第一时脉输入单元121、221、521、621 第九晶体管130,530第一驱动单元131、231、531、631 第—^一晶体管140,540第一下拉单元141、241、541、641 第十二晶体管142、242、542、642 第十三晶体管210,610第二输入单元220,620第二时脉输入单元230、630第二驱动单元240、640第二下拉单元310感温单元315_1 315_K 晶体管320比较单元321第一晶体管322第二晶体管323第三晶体管324第四晶体管330第一充电控制模块331第一单向导通单元333第五晶体管335第一电流控制单元337第六晶体管340第二充电控制模块341第二单向导通单元343第七晶体管345第二电流控制单元347第八晶体管543,643第十五晶体管550第一进位单元551,651第十四晶体管
650第-二进位单元
900电源模块
910第-一电流源
920电压源
930二电流源
940第:Ξ电流源
950第四电流源
CKl第’一时脉
CK2二时脉
GLn、GLn+1栅极线
Icl第-一充电电流
Ic2第二充电电流
Id驱动电流
Ir参考电流
SGn--1、SGn、SGn+l、栅极信号S&1+2
STn-USTn、STn+1启始脉波信号
T1、T2、T3、T4时段
Tth临界温度
Vcmp控制电压
Vdr_—N、Vdr_N+1驱动电压
Vhl第一高电压
Vh2第二高电压
VQn、VQn+1驱动控制电压
Vr参考电压
Vs感测电压
Vss电源电压
Vxl第一电压准位
Vx2第二电压准位
具体实施例方式下文依本发明栅极驱动电路，特举实施例配合所附图式作详细说明，但所提供的实施例并非用以限制本发明所涵盖的范围。图1为本发明第一实施例的栅极驱动电路的示意图。如图1所示，栅极驱动电路 10包括感温单元310、比较单元320、第一充电控制模块330、第二充电控制模块340、电源模块900、以及多级移位寄存器100，其中该些级移位寄存器100只显示第N级移位寄存器 100_N与第(N+1)级移位寄存器100_N+1以方便说明，其余级移位寄存器100系类似于第N 级移位寄存器100_N或第(N+1)级移位寄存器100_N+1，不另赘述。电源模块900包括用来提供参考电流Ir的第一电流源910、用来提供参考电压Vr的电压源920、用来提供驱动电流Id的第二电流源930、用来提供第一充电电流Icl的第三电流源940、以及用来提供第二充电电流Ic2的第四电流源950。电连接于第一电流源910的感温单元310系用来感应温度以输出感测电压Vs。电连接于感温单元310、电压源920与第二电流源930的比较单元320系用来将感测电压Vs 与参考电压Vr作比较以输出控制电压Vcmp。电连接于比较单元320与第三电流源940的第一充电控制模块330系用来根据控制电压Vcmp以控制第一预充电运作。电连接于比较单元320与第四电流源950的第二充电控制模块340系用来根据控制电压Vcmp以控制第二预充电运作。第N级移位寄存器100_N系用来根据栅极信号S&i-l、栅极信号S&i+l与第一时脉CKl以产生栅极信号S&i。第(N+1)级移位寄存器100_N+1系用来根据栅极信号 S&i、栅极信号S&1+2与反相于第一时脉CKl的第二时脉CK2以产生栅极信号S&i+l。请注意，该些级移位寄存器100所进行的栅极信号扫描运作并不限于上述二时脉驱动机制，譬如亦可基于公知四时脉驱动机制以进行栅极信号扫描运作。第N级移位寄存器100_N包括第一输入单元110、第一时脉输入单元120、第一驱动单元130、及第一下拉单元140。第一输入单元110系用来根据栅极信号S&i-l以输出驱动控制电压VQn。电连接于第一充电控制模块330的第一时脉输入单元120系用来根据第一时脉CKl以输出驱动电压Vdr_N，其中驱动电压Vdr_N另受控于第一预充电运作。第一驱动单元130电连接于第一输入单元110、第一时脉输入单元120、第一充电控制模块330、及用以传输栅极信号S&i的栅极线GLn。第一驱动单元130系用来根据驱动控制电压VQn与驱动电压Vdr_N以输出栅极信号S&i。电连接于第一输入单元110与栅极线6Ln的第一下拉单元140系用来根据栅极信号S&i+l以下拉栅极信号S&i与驱动控制电压VQn。第(N+1)级移位寄存器100_N+1包括第二输入单元210、第二时脉输入单元220、 第二驱动单元230、及第二下拉单元M0。电连接于第N级移位寄存器100_N的第二输入单元210系用来根据栅极信号S&i以输出驱动控制电压VQn+Ι。电连接于第二充电控制模块；340的第二时脉输入单元220系用来根据第二时脉CK2以输出驱动电压Vdr_N+l，其中驱动电压Vdr_N+l另受控于第二预充电运作。第二驱动单元230系电连接于第二输入单元 210、第二时脉输入单元220、第二充电控制模块340、及用以传输栅极信号S&i+l的栅极线 GLn+Ι。第二驱动单元230系用来根据驱动控制电压VQn+Ι与驱动电压Vdr_N+l以输出栅极信号S&i+l。电连接于第二输入单元210与栅极线GLn+Ι的第二下拉单元240系用来根据栅极信号S&1+2以下拉栅极信号S&i+l与驱动控制电压VQn+1。第一充电控制模块330包括第一单向导通单元331与第一电流控制单元335。电连接于第三电流源940的第一单向导通单元331系用来对第一充电电流Icl执行单向导通运作，据以避免发生反向第一充电电流Icl的电流馈入第三电流源940。第一电流控制单元335系电连接于比较单元320、第一单向导通单元331、第一时脉输入单元120与第一驱动单元130。第一电流控制单元335系用来根据控制电压Vcmp与第一充电电流Icl控制用来上拉驱动电压Vdr_N的第一预充电运作。第二充电控制模块340包括第二单向导通单元 341与第二电流控制单元345。电连接于第四电流源950的第二单向导通单元341系用来对第二充电电流Ic2执行单向导通运作，据以避免发生反向第二充电电流Ic2的电流馈入第四电流源950。第二电流控制单元345系电连接于比较单元320、第二单向导通单元341、 第二时脉输入单元220与第二驱动单元230。第二电流控制单元345系用来根据控制电压 Vcmp与第二充电电流Ic2控制用来上拉驱动电压Vdr_N+l的第二预充电运作。
在图1的实施例中，比较单元320包括第一晶体管321、第二晶体管322、第三晶体管323与第四晶体管324，第一单向导通单元331包括第五晶体管333，第一电流控制单元335包括第六晶体管337，第二单向导通单元341包括第七晶体管343，第二电流控制单元345包括第八晶体管347，第一时脉输入单元120包括第九晶体管121，第一输入单元110 包括第十晶体管111，第一驱动单元130包括第十一晶体管131，第一下拉单元140包括第十二晶体管141与第十三晶体管142，第二时脉输入单元220包括第九晶体管221，第二输入单元210包括第十晶体管211，第二驱动单元230包括第十一晶体管231，第二下拉单元 240包括第十二晶体管241与第十三晶体管M2。此外，感温单元310包括串接的多晶体管 315_1 315_K，其中每一晶体管具有一用来输入参考电流Ir的第一端、一电连接于第一端的栅极端、及一用来输出参考电流Ir的第二端，而该些晶体管315_1 315_Κ的第一端系电连接于第一电流源910并用来输出感测电压Vs，基本上感温单元310系利用晶体管临界电压随温度改变而变化的效应以提供感测电压Vs。请注意，上述或以下所述的每一晶体管可为薄膜晶体管(Thin Film Transistor ;TFT)、场效晶体管(Field Effect Transistor ； FET)或其他具开关切换功能的元件。第一晶体管321包括第一端、第二端与栅极端，其中第一端电连接于第二电流源 930以接收驱动电流Id，栅极端电连接于感温单元310以接收感测电压Vs，第二端用来输出控制电压Vcmp。第二晶体管322包括第一端、第二端与栅极端，其中第一端电连接于第一晶体管321的第一端，栅极端电连接于电压源920以接收参考电压Vr。第三晶体管323具有一电连接于第一晶体管321的第二端的第一端、一电连接于第二晶体管322的第二端的栅极端、及一用来接收电源电压的第二端。第四晶体管3M包括第一端、第二端及栅极端，其中第一端与栅极端电连接于第二晶体管322的第二端的，第二端用来接收电源电压。第五晶体管333包括第一端、第二端及栅极端，其中第一端与栅极端电连接于第三电流源940，第二端电连接于第一电流控制单元335。第六晶体管337具有一电连接于第五晶体管333的第二端的第一端、一电连接于比较单元320以接收控制电压Vcmp的栅极端、及一电连接于第一时脉输入单元120与第一驱动单元130的第二端。第七晶体管343 包括第一端、第二端及栅极端，其中第一端与栅极端电连接于第四电流源950，第二端电连接于第二电流控制单元345。第八晶体管347具有一电连接于第七晶体管343的第二端的第一端、一电连接于比较单元320以接收控制电压Vcmp的栅极端、及一电连接于第二时脉输入单元220与第二驱动单元230的第二端。第九晶体管121包括第一端、第二端与栅极端，其中第一端及栅极端用来接收第一时脉CK1，第二端用来输出驱动电压Vdr_N。第十晶体管111包括第一端、第二端与栅极端，其中第一端及栅极端用来接收栅极信号S&i-l，第二端用来输出驱动控制电压VQn。第十一晶体管131具有一电连接于第九晶体管121的第二端的第一端、一电连接于第十晶体管111的第二端的栅极端、及一电连接于栅极线GLn的第二端。第十二晶体管141具有一电连接于栅极线GLn的第一端、一用来接收栅极信号S&i+l的栅极端、及一用来接收电源电压Vss的第二端。第十三晶体管142具有一电连接于第十晶体管111的第二端的第一端、 一用来接收栅极信号S&i+l的栅极端、及一用来接收电源电压Vss的第二端。第九晶体管221包括第一端、第二端与栅极端，其中第一端及栅极端用来接收第二时脉CK2，第二端用来输出驱动电压Vdr_N+l。第十晶体管211包括第一端、第二端与栅极端，其中第一端及栅极端用来接收栅极信号S&i，第二端用来输出驱动控制电压VQn+Ι。第十一晶体管231具有一电连接于第九晶体管221的第二端的第一端、一电连接于第十晶体管211的第二端的栅极端、及一电连接于栅极线GLn+Ι的第二端。第十二晶体管241具有一电连接于栅极线GLn+Ι的第一端、一用来接收栅极信号S&1+2的栅极端、及一用来接收电源电压Vss的第二端。第十三晶体管242具有一电连接于第十晶体管211的第二端的第一端、一用来接收栅极信号S&1+2的栅极端、及一用来接收电源电压Vss的第二端。图2为图1所示的栅极驱动电路的工作相关信号波形示意图，其中横轴为时间轴。 在图2中，由上往下的信号分别为第一时脉CK1、第二时脉CK2、栅极信号S&i-l、驱动控制电压VQru栅极信号S&i、驱动控制电压VQn+Ι、栅极信号S&i+l、以及栅极信号S&1+2。参阅图2与图1，于时段Tl内，栅极信号S&i-l的高准位电压可导通第十晶体管111，据以将驱动控制电压VQn上拉至第一高电压Vhl。于时段T2内，第一时脉CKl的高准位电压可导通第九晶体管121以上拉驱动电压Vdr_N，此时驱动电压升缘可透过第i^一晶体管 131的元件电容耦合作用将驱动控制电压VQn上拉至第二高电压Vh2，进而导通第十一晶体管131以将栅极信号S&i上拉至高准位电压。此外，栅极信号S&i的高准位电压可导通第十晶体管211，据以将驱动控制电压VQn+Ι上拉至第一高电压Vhl。于时段T3内，第二时脉CK2的高准位电压可导通第九晶体管221以上拉驱动电压 Vdr_N+l，此时驱动电压Vdr_N+l的升缘可透过第i^一晶体管231的元件电容耦合作用将驱动控制电压VQn+Ι上拉至第二高电压Vh2，进而导通第十一晶体管231以将栅极信号S&i+l 上拉至高准位电压。此外，栅极信号S&i+l的高准位电压可导通第十二晶体管141与第十三晶体管142，据以分别下拉栅极信号S&i与驱动控制电压VQn至电源电压Vss。于时段T4 内，栅极信号S&1+2的高准位电压可导通第十二晶体管241与第十三晶体管M2，据以分别下拉栅极信号SGn+Ι与驱动控制电压VQn+Ι至电源电压Vss。图3为图1所示的感测电压及控制电压对温度变化的示意图，其中横轴为温度轴。 由于操作温度越低则晶体管临界电压越高，故图3显示感测电压Vs系随操作温度下降而上升。参阅图1至图3，当操作温度高于临界温度Tth时，感测电压Vs系低于参考电压Vr，而比较单元320即根据低于参考电压Vr的感测电压Vs以输出具第一电压准位Vxl的控制电压Vcmp，此时即使不执行第一预充电运作及第二预充电运作，该些级移位寄存器100亦能正常运作，故具第一电压准位Vxl的控制电压Vcmp系用来截止第六晶体管337与第八晶体管347以分别除能第一预充电运作及第二预充电运作，据以降低功率消耗。当操作温度低于临界温度Tth时，感测电压Vs系高于参考电压Vr，而比较单元 320即根据高于参考电压Vr的感测电压Vs以输出具第二电压准位Vx2的控制电压Vcmp， 此时若不执行第一预充电运作及第二预充电运作，则该些级移位寄存器100系无法正常运作，故具第二电压准位Vx2的控制电压Vcmp系用来导通第六晶体管337与第八晶体管347 以分别致能第一预充电运作及第二预充电运作，据以提高该些级移位寄存器100的驱动能力。亦即，在栅极驱动电路10的运作中，于图2所示的时段Tl内，可透过对第十一晶体管131的元件电容执行第一预充电运作而将驱动电压Vdr_N预先提升至高准位电压，据以预先提高第十一晶体管131的汲源极压降，其后，第十一晶体管131在时段T2内导通时就可即时提供高导通驱动电流以进行开机即时显示的运作。同理，于时段T2内，可透过对第十一晶体管231的元件电容执行第二预充电运作而将驱动电压Vdr_N+l预先提升至高准位电压，据以预先提高第十一晶体管231的汲源极压降，其后，第十一晶体管231在时段T3内导通时就可即时提供高导通驱动电流以进行开机即时显示的运作。请注意，第一时脉输入单元120及第二时脉输入单元220的电路运作实质上系为单向导通运作，亦即在时段Tl内，第一时脉CKl的低准位电压会截止第九晶体管121，而第一预充电运作就可将驱动电压Vdr_N预先提升至高准位电压。同理，在时段T2内，第二时脉CK2的低准位电压会截止第九晶体管221，而第二预充电运作就可将驱动电压Vdr_N+l预先提升至高准位电压。由上述可知，栅极驱动电路10在低温开机时，可藉由第一预充电运作与第二预充电运作的辅助以显著提升该些级移位寄存器100的驱动能力，据以达到开机即时正常显示的目的。图4为本发明第二实施例的栅极驱动电路的示意图。如图4所示，栅极驱动电路 20系类似于图1所示的栅极驱动电路10，主要差异在于将该些级移位寄存器100置换为多级移位寄存器500，其中第N级移位寄存器100_N系被置换为第N级移位寄存器500_N，且第(N+1)级移位寄存器100_N+1系被置换为第(N+1)级移位寄存器500_N+1。第N级移位寄存器500_N系用来根据启始脉波信号STn-Ι、栅极信号S&i+l与第一时脉CKl以产生栅极信号S&i与启始脉波信号STn。第(N+1)级移位寄存器500_N+1系用来根据启始脉波信号 STru栅极信号S&1+2与反相于第一时脉CKl的第二时脉CK2以产生栅极信号S&i+l与启始脉波信号STn+Ι。请注意，该些级移位寄存器500所进行的栅极信号扫描运作并不限于上述二时脉驱动机制，譬如亦可基于公知四时脉驱动机制以进行栅极信号扫描运作。第N级移位寄存器500_N包括第一输入单元510、第一时脉输入单元520、第一驱动单元530、第一下拉单元M0、及第一进位单元550。第一输入单元510系用来根据启始脉波信号STn-I以输出驱动控制电压VQn。电连接于第一充电控制模块330的第一时脉输入单元520系用来根据第一时脉CKl以输出驱动电压Vdr_N，其中驱动电压Vdr_N另受控于第一预充电运作。第一驱动单元530电连接于第一输入单元510、第一时脉输入单元520、第一充电控制模块330与用以传输栅极信号S&i的栅极线GLn。第一驱动单元530系用来根据驱动控制电压VQn与驱动电压Vdr_N以输出栅极信号S&i。电连接于第一输入单元510、 第一时脉输入单元520与第一充电控制模块330的第一进位单元550系用来根据驱动控制电压VQn与驱动电压Vdr_N以输出启始脉波信号STn。电连接于第一输入单元510、第一进位单元550与栅极线GLn的第一下拉单元540系用来根据栅极信号S&i+l以下拉栅极信号 S&i、启始脉波信号STn与驱动控制电压VQn。在另一实施例中，第一下拉单元540系用来根据启始脉波信号STn+Ι以下拉栅极信号S&i、启始脉波信号STn与驱动控制电压VQn。第(N+1)级移位寄存器500_N+1包括第二输入单元610、第二时脉输入单元620、 第二驱动单元630、第二下拉单元640、及第二进位单元650。电连接于第N级移位寄存器 500_N的第二输入单元610系用来根据启始脉波信号STn以输出驱动控制电压VQn+Ι。电连接于第二充电控制模块340的第二时脉输入单元620系用来根据第二时脉CK2以输出驱动电压Vdr_N+l，其中驱动电压Vdr_N+l另受控于第二预充电运作。第二驱动单元630系电连接于第二输入单元610、第二时脉输入单元620、第二充电控制模块340与用以传输栅极信号S&i+l的栅极线GLn+Ι。第二驱动单元630系用来根据驱动控制电压VQn+Ι与驱动电压Vdr_N+l以输出栅极信号S&i+l。电连接于第二输入单元610、第二时脉输入单元620 与第二充电控制模块340的第二进位单元650系用来根据驱动控制电压VQn+Ι与驱动电压Vdr_N+l以输出启始脉波信号STn+Ι。电连接于第二输入单元610、第二进位单元650与栅极线GLn+Ι的第二下拉单元640系用来根据栅极信号S&1+2以下拉栅极信号S&i+l、启始脉波信号STn+Ι与驱动控制电压VQn+1。同理，在另一实施例中，第二下拉单元640系用来根据启始脉波信号STn+2(未显示)以下拉栅极信号S&i+l、启始脉波信号STn+Ι与驱动控制电压VQn+Ι ο在图4的实施例中，第一时脉输入单元520包括第九晶体管521，第一输入单元 510包括第十晶体管511，第一驱动单元530包括第十一晶体管531，第一下拉单元540包括第十二晶体管Ml、第十三晶体管542与第十五晶体管M3，第一进位单元550包括第十四晶体管551，第二时脉输入单元620包括第九晶体管621，第二输入单元610包括第十晶体管611，第二驱动单元630包括第十一晶体管631，第二下拉单元640包括第十二晶体管 641、第十三晶体管642与第十五晶体管643，第二进位单元650包括第十四晶体管651。第九晶体管521包括第一端、第二端及栅极端，其中第一端与栅极端用来接收第一时脉CK1，第二端用来输出驱动电压Vdr_N。第十晶体管511包括第一端、第二端及栅极端，其中第一端与栅极端用来接收启始脉波信号STn-Ι，第二端用来输出驱动控制电压 VQn。第十一晶体管531具有一电连接于第九晶体管521的第二端的第一端、一电连接于第十晶体管511的第二端的栅极端、及一电连接于栅极线GLn的第二端。第十四晶体管551 具有一电连接于第九晶体管521的第二端的第一端、一电连接于第十晶体管511的第二端的栅极端、及一用来输出启始脉波信号STn的第二端。第十二晶体管541具有一电连接于栅极线GLn的第一端、一用来接收栅极信号S&i+l的栅极端、及一用来接收电源电压Vss的第二端。第十三晶体管542具有一电连接于第十晶体管511的第二端的第一端、一电连接于第十二晶体管Ml的栅极端的栅极端、及一用来接收电源电压Vss的第二端。第十五晶体管543具有一电连接于第十四晶体管551的第二端的第一端、一电连接于第十二晶体管 541的栅极端的栅极端、及一用来接收电源电压Vss的第二端。在另一实施例中，第十二晶体管541的栅极端系用来接收启始脉波信号STn+1。第九晶体管621包括第一端、第二端及栅极端，其中第一端与栅极端用来接收第二时脉CK2，第二端用来输出驱动电压Vdr_N+l。第十晶体管611包括第一端、第二端及栅极端，其中第一端与栅极端用来接收启始脉波信号STn，第二端用来输出驱动控制电压 VQn+Ι。第十一晶体管631具有一电连接于第九晶体管621的第二端的第一端、一电连接于第十晶体管611的第二端的栅极端、及一电连接于栅极线GLn+Ι的第二端。第十四晶体管 651具有一电连接于第九晶体管621的第二端的第一端、一电连接于第十晶体管611的第二端的栅极端、及一用来输出启始脉波信号STn+Ι的第二端。第十二晶体管641具有一电连接于栅极线GLn+Ι的第一端、一用来接收栅极信号S&1+2的栅极端、及一用来接收电源电压 Vss的第二端。第十三晶体管642具有一电连接于第十晶体管611的第二端的第一端、一电连接于第十二晶体管641的栅极端的栅极端、及一用来接收电源电压Vss的第二端。第十五晶体管643具有一电连接于第十四晶体管651的第二端的第一端、一电连接于第十二晶体管641的栅极端的栅极端、及一用来接收电源电压Vss的第二端。同理，在另一实施例中，第十二晶体管641的栅极端系用来接收启始脉波信号STn+2(未显示)。在栅极驱动电路20的电路运作中，当操作温度高于临界温度Tth时，第一充电控制模块330与第二充电控制模块340分别除能第一预充电运作及第二预充电运作以降低功率消耗。当操作温度低于临界温度Tth时，第一充电控制模块330与第二充电控制模块 340分别致能第一预充电运作及第二预充电运作以提高该些级移位寄存器500输出栅极信号与启始脉波信号的驱动能力，故栅极驱动电路20亦具有低温开机即时正常显示的功能。综上所述，藉由第一预充电运作与第二预充电运作的辅助运作，本发明栅极驱动电路可在低温开机时，显著提高栅极信号的输出驱动能力，据以达到开机即时正常显示的目的。虽然本发明已以实施例公开如上，然其并非用以限定本发明，任何本领域技术人员在不脱离本发明的精神和范围内，当可作各种更动与润饰，因此本发明的保护范围以权利要求书为准。
权利要求
1.一种栅极驱动电路，用以提供多个栅极信号至多个栅极线，该栅极驱动电路包括 一感温单元，用来感应温度以输出一感测电压；一比较单元，电连接于该感温单元，该比较单元系用来将该感测电压与一参考电压作比较以输出一控制电压；一第一充电控制模块，电连接于该比较单元，该第一充电控制模块系用来根据该控制电压以控制一第一预充电运作；以及多级移位寄存器，该些级移位寄存器的一第N级移位寄存器包括 一第一输入单元，用来根据一第一输入信号以输出一第N驱动控制电压； 一第一时脉输入单元，电连接于该第一充电控制模块，该第一时脉输入单元系用来根据一第一时脉以输出一第N驱动电压，其中该第N驱动电压另受控于该第一预充电运作；一第一驱动单元，电连接于该第一输入单元、该第一时脉输入单元、该第一充电控制模块与该些栅极线的一第N栅极线，该第一驱动单元系用来根据该第N驱动控制电压与该第N 驱动电压以输出该些栅极信号的一第N栅极信号，其中该第N栅极线系用以传输该第N栅极信号；以及一第一下拉单元，电连接于该第一输入单元与该第N栅极线，该第一下拉单元系用来根据一第二输入信号以下拉该第N栅极信号与该第N驱动控制电压。
2.如权利要求1所述的栅极驱动电路，其特征在于，进一步包括一用来提供一参考电流的电流源，其中该感温单元包括串接的多个晶体管，各该晶体管具有一用来输入该参考电流的第一端、一电连接于该第一端的栅极端、及一用来输出该参考电流的第二端，其中该些晶体管的第一端系用来输出该感测电压。
3.如权利要求1所述的栅极驱动电路，其特征在于，进一步包括一用来提供一驱动电流的电流源，其中该比较单元包括一第一晶体管，具有一电连接于该电流源以接收该驱动电流的第一端、一电连接于该感温单元以接收该感测电压的栅极端、及一用来输出该控制电压的第二端；一第二晶体管，具有一电连接于该第一晶体管的第一端、一用来接收该参考电压的栅极端、及一第二端；一第三晶体管，具有一电连接于该第一晶体管的第二端的第一端、一电连接于该第二晶体管的第二端的栅极端、及一用来接收一电源电压的第二端；以及一第四晶体管，具有一电连接于该第二晶体管的第二端的第一端、一电连接于该第二晶体管的第二端的栅极端、及一用来接收该电源电压的第二端。
4.如权利要求1所述的栅极驱动电路，其特征在于，进一步包括一用来提供一第一充电电流的电流源，其中该第一充电控制模块包括一第一单向导通单元，电连接于该电流源，该第一单向导通单元系用来对该第一充电电流执行单向导通运作；以及一第一电流控制单元，电连接于该比较单元、该第一单向导通单元、该第一时脉输入单元与该第一驱动单元，该第一电流控制单元系用来根据该控制电压与该第一充电电流控制用来上拉该第N驱动电压的该第一预充电运作。
5.如权利要求4所述的栅极驱动电路，其特征在于该第一单向导通单元包括一第五晶体管，该第五晶体管具有一电连接于该电流源的第一端、一电连接于该第一端的栅极端、及一电连接于该第一电流控制单元的第二端；以及该第一电流控制单元包括一第六晶体管，该第六晶体管具有一电连接于该第五晶体管的第二端的第一端、一用来接收该控制电压的栅极端、及一电连接于该第一时脉输入单元与该第一驱动单元的第二端。
6.如权利要求1所述的栅极驱动电路，其特征在于，该第一时脉输入单元包括一第九晶体管，具有一用来接收该第一时脉的第一端、一电连接于该第一端的栅极端、 及一用来输出该第N驱动电压的第二端。
7.如权利要求1所述的栅极驱动电路，其特征在于该第一输入单元包括一第十晶体管，该第十晶体管具有一用来接收该第一输入信号的第一端、一电连接于该第一端的栅极端、及一用来输出该第N驱动控制电压的第二端；以及该第一下拉单元包括一第十二晶体管，具有一电连接于该第N栅极线的第一端、一用来接收该第二输入信号的栅极端、及一用来接收一电源电压的第二端；以及一第十三晶体管，具有一电连接于该第一输入单元的第一端、一用来接收该第二输入信号的栅极端、及一用来接收该电源电压的第二端；其中，该第一输入信号系为该些栅极信号的一第(N-I)栅极信号，且该第二输入信号系为该些栅极信号的一第(N+1)栅极信号。
8.如权利要求1所述的栅极驱动电路，其中该第一驱动单元包括一第十一晶体管，具有一电连接于该第一时脉输入单元与该第一充电控制模块的第一端、一电连接于该第一输入单元的栅极端、及一电连接于该第N栅极线的第二端。
9.如权利要求1所述的栅极驱动电路，其特征在于进一步包括一第一进位单元，电连接于该第一输入单元、该第一时脉输入单元与该第一充电控制模块，该第一进位单元系用来根据该第N驱动控制电压与该第N驱动电压以输出一第N启始脉波信号；其中，该第一下拉单元另用来根据该第二输入信号以下拉该第N启始脉波信号，该第一输入信号系为一第(N-I)启始脉波信号，且该第二输入信号系为一第(N+1)启始脉波信号或该些栅极信号的一第(N+1)栅极信号。
10.如权利要求9所述的栅极驱动电路，其特征在于该第一进位单元包括一第十四晶体管，该第十四晶体管具有一电连接于该第一时脉输入单元与该第一充电控制模块的第一端、一电连接于该第一输入单元的栅极端、及一用来输出第N启始脉波信号的第二端；以及该第一下拉单元包括一第十二晶体管，具有一电连接于该第N栅极线的第一端、一用来接收该第二输入信号的栅极端、及一用来接收一电源电压的第二端；一第十三晶体管，具有一电连接于该第一输入单元的第一端、一用来接收该第二输入信号的栅极端、及一用来接收该电源电压的第二端；以及一第十五晶体管，具有一电连接于该第十四晶体管的第二端的第一端、一用来接收该第二输入信号的栅极端、及一用来接收该电源电压的第二端。
11.如权利要求1所述的栅极驱动电路，其特征在于，进一步包括一电连接于该比较单元的第二充电控制模块，用来根据该控制电压以控制一第二预充电运作，其中该些级移位寄存器的一第(N+1)级移位寄存器包括一第二输入单元，电连接于该第N级移位寄存器，该第二输入单元系用来根据一第三输入信号以输出一第(N+1)驱动控制电压；一第二时脉输入单元，电连接于该第二充电控制模块，该第二时脉输入单元系用来根据一反相于该第一时脉的第二时脉以输出一第(N+1)驱动电压，其中该第(N+1)驱动电压另受控于该第二预充电运作；一第二驱动单元，电连接于该第二输入单元、该第二时脉输入单元、该第二充电控制模块与该些栅极线的一第(N+1)栅极线，该第二驱动单元系用来根据该第(N+1)驱动控制电压与该第(N+1)驱动电压以输出该些栅极信号的一第(N+1)栅极信号，其中该第(N+1)栅极线系用以传输该第(N+1)栅极信号；以及一第二下拉单元，电连接于该第二输入单元与该第(N+1)栅极线，该第二下拉单元系用来根据一第四输入信号以下拉该第(N+1)栅极信号与该第(N+1)驱动控制电压。
12.如权利要求11所述的栅极驱动电路，其特征在于，进一步包括一用来提供一第二充电电流的电流源，其中该第二充电控制模块包括一第二单向导通单元，电连接于该电流源，该第二单向导通单元系用来对该第二充电电流执行单向导通运作；以及一第二电流控制单元，电连接于该比较单元、该第二单向导通单元、该第二时脉输入单元与该第二驱动单元，该第二电流控制单元系用来根据该控制电压与该第二充电电流控制用来上拉该第(N+1)驱动电压的该第二预充电运作。
13.如权利要求12所述的栅极驱动电路，其特征在于该第二单向导通单元包括一第七晶体管，该第七晶体管具有一电连接于该电流源的第一端、一电连接于该第一端的栅极端、及一电连接于该第二电流控制单元的第二端；以及该第二电流控制单元包括一第八晶体管，该第八晶体管具有一电连接于该第七晶体管的第二端的第一端、一用来接收该控制电压的栅极端、及一电连接于该第二时脉输入单元与该第二驱动单元的第二端。
14.如权利要求11所述的栅极驱动电路，其特征在于，该第三输入信号系为该第N栅极信号，且该第四输入信号系为该些栅极信号的一第(N+2)栅极信号。
15.如权利要求11所述的栅极驱动电路，其特征在于进一步包括一第二进位单元，电连接于该第二输入单元、该第二时脉输入单元与该第二充电控制模块，该第二进位单元系用来根据该第(N+1)驱动控制电压与该第(N+1)驱动电压以输出一第(N+1)启始脉波信号；其中，该第二下拉单元另用来根据该第四输入信号以下拉该第(N+1)启始脉波信号。
16.如权利要求15所述的栅极驱动电路，其特征在于，该第三输入信号系为一第N启始脉波信号，且该第四输入信号系为一第(N+幻启始脉波信号或该些栅极信号的一第(N+2) 栅极信号。
全文摘要
一种栅极驱动电路包括一用来感应温度以输出感测电压的感温单元、一用来将感测电压与参考电压作比较以输出控制电压的比较单元、一用来根据控制电压以控制预充电运作的充电控制模块、以及多级移位寄存器。每一级移位寄存器包括一用来根据第一输入信号以输出驱动控制电压的输入单元、一用来根据系统时脉以输出驱动电压的时脉输入单元、一用来根据驱动控制电压与驱动电压以输出栅极信号的驱动单元、及一用来根据第二输入信号以下拉栅极信号与驱动控制电压的下拉单元，其中驱动电压另受控于预充电运作，据以提高驱动能力。
文档编号G09G3/20GK102314828SQ20111027217
公开日2012年1月11日 申请日期2011年9月6日 优先权日2011年6月29日
发明者刘康义 申请人:友达光电股份有限公司