专利名称：图像处理方法及图像处理装置的制作方法
技术领域：
本发明是关于图像处理，尤指一种针对分别自一个输入图像的原始数据取得的多个数据部分(data portion)执行个别的缩放操作以供多通道传输的图像处理方法及其相关的图像处理装置。
背景技术：
一般来说，显示屏(display panel)(例如，液晶显示屏(liquid crystal displaypanel))是由一显示驱动信号(display driving signal)所驱动以控制该显示屏的多个像素(pixel)，举例来说，对于传统电视机/显示器(monitor)的应用来说，控制芯片(controller chip)是用来产生该显示驱动信号，并经由单一通道(single channel)来传输该显示驱动信号至该显示屏。然而，对于新的电视机/显示器应用来说，需要有更高的分 辨率(resolution)以及更快的巾贞频(frame rate),举例来说,可能会需要具备兼容于高画质规格(full high-definition standard,full HD standard)的分辨率以及 120/240赫兹(Hz)的帧频，因此，为了要在显示屏为高分辨率设定及高帧频设定的情形下，得以通过该单一通道来传输多个像素的像素数据，故所输出的像素时钟频率(pixel clock rate)必须要够高。以具有2560 X 1080分辨率(其水平/垂直信号频率(horizontal/vertical timing,H/V timing)是为2900X1125)及操作于240赫兹的帧频的显示屏为例，像素时钟频率将为每秒2900 X 1125 X 240个像素(亦即，每秒783百万像素)。由于所需的像素时钟频率可能会高于传统控制芯片所支持的最高像素时钟频率，因此，可能会造成系统的不稳定。再者，在接收输入图像的原始数据之后，该控制芯片可将特定的图像处理操作应用至该输入图像的该原始数据，以及依据处理的结果来产生该显示驱动信号。举例来说，由于可能会出现该输入图像的分辨率不同于该显示屏的分辨率的情形，因此，应执行缩放操作(scaling operation),以将该输入图像的该原始数据转换为已处理数据(processeddata)，该已处理数据为具有该显示屏的分辨率的已缩放图像(scaled image)。相似地，在该显示屏具有高分辨率以及操作于高帧频的情形下，经由该单一通道所传输的该已处理数据的输出像素时钟频率将会非常地高。因此，当像素数据输出必须被传输至具有高分辨率且操作于高帧频的显示屏时，需要有一种可减少像素时钟频率的创新设计。
发明内容
有鉴于此，本发明提出一种针对分别自输入图像的原始数据取得的多个数据部分执行个别的缩放操作以供多通道传输的图像处理方法及其相关的图像处理装置，以解决上述问题。依据本发明的第一层面/第一实施方式，其揭示一种图像处理方法。该图像处理方法包含下列步骤自第一输入图像的原始数据取得多个第一数据部分，其中该多个第一数据部分是分别对应于该第一输入图像之中的多个部分图像区域；分别针对该多个第一数据部分执行多个缩放操作，并据以产生多个已处理的第一数据部分；以及分别经由多个信道输出多个显示数据部分，其中该多个显示数据部分是至少由该多个已处理的第一数据部分来分别取得。依据本发明的第二层面/第二实施方式，其揭示一种图像处理装置。该图像处理装置包含第一分割模块、多个第一缩放电路以及多个输出电路。该第一分割模块是用以自第一输入图像的原始数据取得多个第一数据部分，其中该多个第一数据部分是分别对应于该第一输入图像之中的多个部分图像区域。该多个第一缩放电路是耦接于该第一分割模块，且用以分别针对该多个第一数据部分执行多个缩放操作，并据以产生多个已处理的第一数据部分。该多个输出电路是分别耦接于该多个第一缩放电路，且用以分别经由多个信道输出多个显示数据部分，其中该多个显示数据部分是至少由该多个已处理的第一数据部分来分别取得。本发明提供的图像处理方法以及图像处理装置通过使用多通道传输来传输一个 输入图像中多个部分图像区域所对应的多个数据部分经由个别的缩放操作所产生的数据，使得当图像数据输出必须被传输至具有高分辨率且操作于高帧频的显示屏时，可减少像素时钟频率，使得显示屏上呈现无接缝输出。
图I为本发明图像处理装置的第一实施方式的功能方块图。图2为多个数据部分所对应的多个部分图像区域的示意图。图3为具有多阶滤波处理的缩放操作的实施方式的示意图。图4为由个别的输出电路传输至显示设备的多个显示数据部分的输出的时序图。图5为将显示屏所接收的多个显示数据部分加以合并的示意图。图6为本发明图像处理装置的第二实施方式的功能方块图。图7为本发明部分图像区域的广义的排列方式的实施方式的示意图。图8为本发明部分图像区域的广义的排列方式的另一实施方式的示意图。图9为本发明中单芯片实作方式的实施方式的功能方块图。图10为本发明中多芯片实作方式的实施方式的功能方块图。图11为本发明图像处理方法的实施方式的流程图。
具体实施例方式在说明书及后续的申请专利范围当中使用了某些词汇来指称特定的组件。所属领域中具有通常知识者应可理解，制造商可能会用不同的名词来称呼同样的组件。本说明书及后续的申请专利范围并不以名称的差异来作为区分组件的方式，而是以组件在功能上的差异来作为区分的基准。在通篇说明书及后续的请求项当中所提及的“包含”是为一开放式的用语，故应解释成“包含但不限定于”。另外，“耦接”一词在此是包含任何直接及间接的电气连接手段。因此，若文中描述第一装置耦接于第二装置，则代表第一装置可直接电气连接于第二装置，或透过其他装置或连接手段间接地电气连接至第二装置。请参阅图1，图I是为本发明图像处理装置的第一实施方式的功能方块图。图像处理装置100包含(但并不局限于)分割模块(splitting module) 102、多个缩放电路(scaling circuit) 104_1 104_N,以及多个输出电路(output circuit) 106_1 106_N0分割模块102是用以自一输入图像IMG_1的原始数据(original data)DI_l取得多个数据部分(data portion)D_ll D_1N，其中多个数据部分D_ll D_1N是分别对应于输入图像IMG_1之中的多个部分图像区域(partial image area),举例来说(但本发明并不局限于此)，输入图像IMG_1可为静止图像(still picture)、视频流(video stream)的中贞(frame)或屏幕显示图像(on-screen display, OSD)。请参阅图2,图2为上述的多个数据部分所对应的多个部分图像区域的示意图，此外，为了要简洁且清楚地说明，多个数据部分D_ll D_1N的个数在此是假定为2，因此，在此实施方式中，分割模块102是依据输入图像MG_1的原始数据DI_1来产生两个数据部分D_ll及0_12。如图2所示，数据部分D_ll及数据部分D_12所对应的部分图像区域Pl_l及部分图像区域Pl_2是彼此互相重叠(overlapping),更具体地说,部分图像区域Pl_l是由多个区域Al、A2及A3所组成，以及部分图像区域Pl_2是由多个区域A2、A3及A4所组成。由图2可知，区域Al的大小是等同于区域A4的大小，以及区域A2的大小是等同于区域A3的大小，因此，区域Al与区域A2的总和是等同于区域A3与区域A4的总和，然而，以上仅供说明之需，并非用来做为本发明的限 制。请再次参阅图1，依据图2所示的实施方式，位于输入图像IMG_1内的多个部分图像区域中的每两相邻的部分图像区域可为彼此互相重叠。另外，对应于该多个部分图像区域的数据部分D_ll D_1N是分别地传输至缩放电路104_1 104_N。如图I所示，缩放电路104_1 104_N是耦接于分割模块102，用以分别针对数据部分0_11 D_1N执行缩放操作(scaling operation),并据以产生多个已处理的数据部分(processed data portion)D_ll’ D_1N，。举例来说(但本发明并不局限于此)，由缩放电路104_1 104_N所执行的每一缩放操作是具有多阶滤波处理(multi-tap filtering)的缩放操作(例如，放大操作(up-scaling operation)或缩小操作(down-scaling operation))。请参阅图 3,图 3是具有多阶滤波处理的缩放操作的实施方式的示意图。在此实施方式中，缩放电路的输入所包含的四个连续的像素S_i、S0, S1及S2的像素值是用以决定缩放电路的输出所包含的像素R的像素值，其中像素R的像素值可由下列公式来决定R = CUC0Sc^C1SAC2S2 (I)在上面公式中，C_i、C。、C1及C2是为多个阶系数(tap coefficient),其中CL1=-x3+2x2_x、C0 = x3_2x2+1、C1 = -x3+x2+x、C2 = x3_x2,以及 x 代表初始相位值(initialphase)。为了要达成于显示屏上无接缝(seamless)的输出，缩放电路104_1 104_N会设定分别对应于通道CH_1 CH_N的多个预定初始相位值，以及分别依据该多个预定初始相位值来针对数据部分D_ll D_1N分别执行具有多阶滤波处理的缩放操作。对于图2所示的实施方式来说，会设定预定初始相位值X(l(例如，Xtl等于0)以处理数据部分0_11，以及会设定另一预定初始相位值X1以处理数据部分0_12。请注意，由于部分图像区域Pl_l内含多个区域A2及A3，因此位于区域A2与区域A3之间的边界BR的像素(例如，图3所示的像素R或是图2所示的像素P4’ )的像素值，可被接收数据部分D_ll的缩放电路所计算出来，另外，由于部分图像区域Pl_2内含多个区域A2及A3，位于区域A2与区域A3之间的边界BR的同一像素(例如，图3所示的像素R或是图2所示的像素P4’ )的像素值，可被接收数据部分D_12的另一缩放电路所计算出来。在适当地设定多个预定初始相位值Xtl与X1的情形下，分别由不同的缩放电路所计算出的同一像素的多个像素值会彼此相等，使得显示屏上呈现出一个无接缝输出。进一步的说明详述如下。请再次参阅图I。输出电路106_1 106_N是分别耦接于缩放电路104_1 104_N，并用以分别通过不同的通道CH_1 01_1^输出多个显示数据部分(display data portion)D0_1 D0_N，其中显示数据部分D0_1 D0_N是分别自多个已处理的数据部分D_ll’ D_1N’来取得。在此实施方式中，已处理的数据部分D_ll’ D_1N’分别可直接做为显示数据部分D0_1 D0_N。此外,对于接收端(receiving end),例如,显示屏(并未显示于图中)，来说，该显示屏会接收显示数据部分D0_1 D0_N(亦即，此实施方式中的已处理的数据部分D_ll’ D_1N’)，以及依据所接收的显示数据部分D0_1 D0_N(亦即，已处理的数据部分D_ll’ D_1N’ )来取得要直接被显示于该显示屏上的已缩放图像的像素数据。请连同图2与图5来参阅图4，其中图4是为由个别的输出电路传输至显示设备的多个显示数据部分的输出的时序图，以及图5是将该显示屏所接收的多个显示数据部分加以合并的示意图。如图2所示，为了要简洁且清楚地说明，多个数据部分D_ll D_1N的个数在此是假定为2，此外，假若有八个像素Pl P8位于同一行LN上，其中多个像素Pl P5是属于输入图像IMG_1的部分图像区域Pl_l，以及多个像素P4 P8是属于输入图像IMG_1的部分图像区域Pl_2，也就是说，多个像素Pl P5是数据部分D_ll的一部分，以及多个像素P4 P8是数据部分D_12的一部分。对于应用至像素Pl P5的具有多阶滤波处理操作的第一缩放操作来说，像素P1’ P4’的像素值是假定会逐一地产生，相似地，对于应用至多个像素P4 P8的具有多阶滤波处理操作的第二缩放操作来说，像素P4’ P7’的像素值亦是假定会逐一地产生。用来执行上述具有多阶滤波处理操作的第一缩放操作及第二缩放操作，其是依据平行处理方式(parallel processing fashion)来操作，因此,如图4所示，多个像素P1’及P4’的像素值会于时间点Ttl产生、多个像素P2’及P5’的像素值会于时间点T1产生、多个像素P3’及P6’的像素值会于时间点T2产生，以及多个像素P4’及P7’的像素值会于时间点T3产生。在此实施方式中，像素P4’的像素值首先是于时间点Ttl产生，以及像素P4’的像素值接着是在另一时间点T3产生。如上所述，当多个预定初始相位值Xci及X1被适当地设定时,于时间点Tci所产生的像素P4’的像素值是相同于于另一时间点T3所产生的像素P4’的像素值。如图5所示，该显示屏(并未显示于图中)是于不同时间点，依据自位于该显示屏与图像处理装置100之间的多个通道所同时接收的像素数据来显示已缩放图像MG_1’，因此，已缩放图像MG_1’之中的多个像素P1’及P4’的像素值是于时间点Ttl由该显示屏取得；已缩放图像MG_1’之中的多个像素P2’及P5’的像素值是于时间点T1由该显示屏取得；于已缩放图像IMG_1’ 之中的多个像素P3’及P6’的像素值是于时间点T2由该显示屏取得；以及于已缩放图像IMG_1’之中的多个像素P4’及P7’的像素值是于时间点T3由该显示屏取得。因为该显示屏于时间点T3所取得的像素P4’的像素值是与该显示屏于时间点Ttl (早于时间点T3)所取得的像素P4’的像素值相同，因而产生无接缝输出。虽然像素P4’的像素值会因为该多个缩放电路运用平行处理机制(parallel processing scheme)的关系而于时间点T3产生，然而，该显示屏于时间点T3所得到的像素P4’的像素值是为多余的(redundant)且可以被舍弃的(discarded)。请注意，上述的合并的实施方式仅供说明之需，并非用来做为本发明的限制。在图I所示的实施方式中，图像处理装置100是用以利用处理单一输入(例如，输入图像MG_1的原始数据DI_1)以产生多个显示数据部分D0_1 D0_N至多个通道CH_1 CH_N，然而，其他的设计变化也是可行的。请参阅图6，图6是为本发明图像处理装置的第二实施方式的功能方块图。图像处理装置600包含(但并不局限于)上述的分割模块102与缩放电路104_1 104_N、分割模块602、多个缩放电路604_1 604_N，以及多个输出电路606_1 606_N。分割模块602是用以自输入图像IMG_2的原始数据DI_2取得多个数据部分D_21 D_2N，其中多个数据部分D_21 D_2N是分别对应于输入图像IMG_2之中的多个部分图像区域，举例来说，该多个部分图像区域可基于用以决定出图2所示的多个部分图像区域Pl_l及Pl_2的规则来决定，也就是说，位于输入图像IMG_2之中的多个部分图像区域的每两相邻的部分图像区域可为彼此互相重叠。缩放电路604_1 604_N耦接于分割模块602，用以分别针对数据部分D_21 D_2N执行个别的缩放操作，并据以产生多个已处理的数据部分D_21’ D_2N’，举例来说，由缩放电路604_1 604_N所执行的每一缩放操作 是具有多阶滤波处理的缩放操作(例如，放大操作或缩小操作)，具体地说，分割模块602的功能及运作是与分割模块102的功能及运作相似/相同，以及缩放电路104_1 104_N的功能及运作是与缩放电路604_1 604_N的功能及运作相似/相同。由于本领域技术人员在阅读上述针对图I所示的分割模块102及缩放电路104_1 104_N的相关说明之后，应可轻易地了解图6所示的分割模块602及缩放电路604_1 604_N的运作细节，故在此便不再赘述以求简洁。对于输出电路606_1 606_N来说，其是分别耦接于缩放电路104_1 104_N，以及另分别耦接于缩放电路604_1 604_N。在此实施方式中，输出电路606_1 606_N之中的每一输出电路是具备混合能力(mixing capablity),因此,输出电路606_1 606_N是透过分别将缩放电路104_1 104_N所产生的已处理的数据部分D_ll’ D_1N’与缩放电路604_1 604_N所产生的已处理的数据部分D_21’ D_2N’加以混合，来产生多个显示数据部分D0_1’ D0_N’，并经由通道CH_1 CH_N来分别输出显示数据部分D0_1’ D0_N’，换言之，显示数据部分D0_1’是为已处理的数据部分0_11’与已处理的数据部分D_21’的混合结果、显示数据部分D0_N’是为已处理的数据部分D_1N’与已处理的数据部分D_2N’的混合结果，以及其他显示数据部分的产生可依此类推之。举例来说(但本发明并不局限于此)，输入图像IMG_1与输入图像IMG_2其中之丨可为静止图像或视频流的帧，以及输入图像MG_1与输入图像IMG_2其中之另丨可为屏幕显示图像，因此，显示于接收端(例如，显示屏)的已缩放图像会具有位于(overlay)已缩放静态图像或者该视频流的已缩放帧之上的已缩放屏幕显示图像。在一个变型设计中，输入图像IMG_1与输入图像IMG_2其中之一可为用于子母画面(picture-in-picture, PIP)显示的母画面(main picture)，以及输入图像IMG_1与输入图像IMG_2其中之另一是为用于子母画面显示的子画面(sub-picture),因此,显示于接收端(例如,一显示屏)的已缩放图像会具有位于已缩放母画面之上的已缩放子画面。图2说明了两个数据部分是得自于输入图像IMG_1内所决定的两个部分图像区域，然而，以上所述并非用来做为本发明的限制。实际上，耦接于图像处理装置100/600与该显示屏(并未显示于图中)之间的多个通道的个数，是由该显示屏的真实分辨率(actualresolution)、该显示屏的真实巾贞频(actual frame rate)以及该图像处理装置所支持的最高像素时钟频率来决定，换言之，由输入图像的原始数据所产生的数据部分的个数是依据实际上的设计考虑/需求来决定。值得注意的是，通道的个数是与由输入图像的原始数据所产生的数据部分的个数(亦即，数据部分所对应的部分图像区域的个数)相同。请参阅图7，图7是本发明部分图像区域的广义的排列方式的实施方式的示意图。如图7所示，分别对应于多个通道CH_1 CH_N的多个部分图像区域Pl_l P1_N是排列于输入图像IMG_1/IMG_2的水平方向，因此，具有多阶滤波处理操作的每一缩放操作是运用于设置在同一行(row)上的多个像素。请参阅图8，图8是为本发明部分图像区域的广义的排列方式的另一实施方式的示意图。如图8所示，分别对应于多个通道CH_1 CH_N的多个部分图像区域Pl_l P1_N是排列于输入图像IMG_1/IMG_2的垂直方向，因此，具有多阶滤波处理操作的每一缩放操作是运用于设 置于同一列(column)上的多个像素。在上述的实施方式中，两个相邻的部分图像区域是为彼此互相重叠，因此，当使用具有多阶滤波处理操作的缩放操作时，显示屏上可得到无接缝输出，然而，假若缩放电路是被设计为采用一个不同于上述具有多阶滤波处理操作的缩放操作的缩放操作，及/或非无接缝输出(non-seamless output)在某些应用情形下是为可接受时,该两个相邻的部分图像区域可为非彼此互相重叠的两个部分图像区域，举例来说，一个部分图像区域可包含图2所示的多个区域Al及A2，以及另一个部分图像区域可包含图2所示的多个区域A3及A4。简言之，只要是使用多通道传输(multi-channel transmission)来传输输入图像中互相重叠/非互相重叠的多个部分图像区域所对应的多个数据部分经由缩放操作所产生的数据，皆遵循本发明之发明精神。在一个实施方式中，图像处理装置100可利用单芯片(single chip)来实现。请连同图I来参阅图9，图9是为本发明单芯片实作方式的实施方式的功能方块图。芯片900包含(但并不局限于)上述的图像处理装置100、时序发生器(timing generator) 902以及存储器控制器(memory controller)904，因此，分割模块102、缩放电路104_1 104_N，以及输出电路106_1 106_N均设置于同一芯片900上。存储器控制器904是用以存取外接于芯片900的存储器装置901，接着将图像数据(例如，输入图像MG_1的原始数据DI_1)传输至图像处理装置100的分割模块102，时序发生器902控制图像处理装置1000中的内部电路组件的操作时序。举例来说，在时序发生器902的控制之下，缩放电路104_1 104_N的操作是为彼此同步(synchronized),此外,在时序发生器902的控制之下,输出电路106_1 106_N的操作也彼此同步。在另一实施方式中，图像处理装置100可利用多芯片(multi-chip)来实作出。请连同图I来参阅图10，图10是为本发明多芯片实作方式的实施方式的功能方块图，其中该多芯片实作方式包含多个芯片1002_1 1002_N。于本实施方式中，分割模块102包含分别设置于芯片1002_1 1002_N上的多个分割电路(splitting circuit) 1004_1 1004_N，此外，缩放电路104_1 104_N是分别设置于芯片1002_1 1002_N上，以及输出电路106_1 106_N是分别设置于芯片1002_1 1002_N上。请注意，分割电路1004_1 1004_N、缩放电路104_1 104_N以及输出电路106_1 106_N的组合是为图I所示的图像处理装置100。再者，如图10所示，多个存储器控制器1006_1 1006_N是分别设置于芯片1002_1 1002_N上，以及多个时序发生器1008_1 1008_N是分别设置于芯片1002_1 1002_N上。存储器控制器1006_1 1006_N是用以存取外接存储器装置(例如，图9所示的存储器装置901)，接着将图像数据(例如，输入图像頂G_1的原始数据DI_1)传输至分割电路1004_1 1004_N。时序发生器1008_1 1008_N是为彼此同步，并用以控制该图像处理装置的内部电路组件(internal circuit element)(例如，分割电路1004_1 1004_N、缩放电路104_1 104_N，以及输出电路106_1 106_N)的操作时序。值得注意的是，图6所示的图像处理装置600亦可由单芯片实作方式或多芯片实作方式来加以实现。由于本领域技术人员在阅读上述相关说明之后，应可轻易地了解图像处理装置600的单芯片实现方式/多芯片实现方式的相关运作细节，故在此便不再赘述以求简洁。 图11是本发明图像处理方法的实施方式的流程图。假若所得到的结果实质上是相同的，则步骤不一定要依照图11所示的顺序来执行。此外，该图像处理方法可被图像处理装置100/600所采用，并可简单归纳如下。步骤1102 :自输入图像的原始数据取得多个数据部分，其中该多个数据部分是分别对应于该输入图像之中的多个部分图像区域。步骤1104 :分别针对该多个数据部分执行多个缩放操作，并据此产生多个已处理的数据部分。步骤1106 :分别经由多个通道来输出多个显示数据部分，其中该多个显示数据部分是至少根据该多个已处理的数据部分来分别取得。由于本领域技术人员在阅读上述对应于图像处理装置100/600的相关说明之后，应可轻易地了解以上每一步骤的运作细节，故在此便不再赘述以求简洁。以上所述仅为本发明的较佳实施方式，凡依本发明权利要求范围所做的均等变化与修饰，皆应属本发明的涵盖范围。
权利要求
1.一种图像处理方法，包含 自第一输入图像的原始数据取得多个第一数据部分，其中该多个第一数据部分是分别对应于该第一输入图像之中的多个部分图像区域； 分别针对该多个第一数据部分执行多个缩放操作，并据以产生多个已处理的第一数据部分；以及 分别经由多个通道来输出多个显示数据部分，其中该多个显示数据部分是至少依据该 多个已处理的第一数据部分来分别取得。
2.根据权利要求I所述的图像处理方法，其特征在于，位于该第一输入图像之中的该多个部分图像区域的每两个相邻的部分图像区域是彼此互相重叠。
3.根据权利要求2所述的图像处理方法，其特征在于，每一缩放操作为具有多阶滤波处理的缩放操作。
4.根据权利要求3所述的图像处理方法，其特征在于，分别针对该多个第一数据部分执行该多个缩放操作的步骤包含 分别设定对应于该多个通道的多个预定初始相位值；以及 分别依据该多个预定初始相位值，来针对该多个第一数据部分执行该多个缩放操作。
5.根据权利要求I所述的图像处理方法，其特征在于，该多个部分图像区域是排列于该第一输入图像的水平方向。
6.根据权利要求I所述的图像处理方法，其特征在于，该多个部分图像区域是排列于该第一输入图像的垂直方向。
7.根据权利要求I所述的图像处理方法，另包含 自第二输入图像的原始数据取得多个第二数据部分，其中该多个第二数据部分是分别对应于该第二输入图像之中的多个部分图像区域；以及 分别针对该多个第二数据部分执行多个缩放操作，并据以产生多个已处理的第二数据部分； 其中分别通過该多个通道来输出该多个显示数据部分的步骤包含 分别将该多个已处理的第一数据部分与该多个已处理的第二数据部分进行混合，来产生该多个显示数据部分；以及 将该多个显示数据部分分别传输至该多个通道。
8.根据权利要求7所述的图像处理方法，其特征在于，该第一输入图像与该第二输入图像其中之一为屏幕显示图像；或者该第一输入图像与该第二输入图像其中之一为用于子母画面显示的母画面，以及该第一输入图像与该第二输入图像其中之另一为用于子母画面显示的子画面。
9.根据权利要求I所述的图像处理方法，其特征在于，该第一输入图像为静止图像、视频流的帧或屏幕显示图像。
10.一种图像处理装置，包含 第一分割模块，用以自第一输入图像的原始数据取得多个第一数据部分，其中该多个第一数据部分是分别对应于该第一输入图像之中的多个部分图像区域； 多个第一缩放电路，耦接于该第一分割模块，用以分别针对该多个第一数据部分执行多个缩放操作，并据以产生多个已处理的第一数据部分；以及多个输出电路，分别耦接于该多个第一缩放电路，用以分别经由多个通道来输出多个显示数据部分，其中该多个显示数据部分是至少依据该多个已处理的第一数据部分来分别取得。
11.根据权利要求10所述的图像处理装置，其特征在于，该第一输入图像之中的该多个部分图像区域的每两个相邻的部分图像区域是彼此互相重叠。
12.根据权利要求11所述的图像处理装置，其特征在于，由该多个第一缩放电路所执行的每一缩放操作是具有多阶滤波处理的缩放操作。
13.根据权利要求12所述的图像处理装置，其特征在于，该多个第一缩放电路是分别设定对应于该多个通道的多个预定初始相位值，以及分别依据该多个预定初始相位值来针对该多个第一数据部分执行该多个缩放操作。
14.根据权利要求10所述的图像处理装置，其特征在于，该多个部分图像区域是排列于该第一输入图像的水平方向。
15.根据权利要求10所述的图像处理装置，其特征在于，该多个部分图像区域是排列于该第一输入图像的垂直方向。
16.根据权利要求10所述的图像处理装置，另包含 第二分割模块，用以自第二输入图像的原始数据取得多个第二数据部分，其中该多个第二数据部分是分别对应于该第二输入图像之中的多个部分图像区域；以及 多个第二缩放电路，耦接于该第二分割模块，用以分别针对该多个第二数据部分执行多个缩放操作，并据以产生多个已处理的第二数据部分； 其中该多个输出电路另分别耦接于该多个第二缩放电路，以及用以分别将该多个已处理的第一数据部分与该多个已处理的第二数据部分进行混合，来产生该多个显示数据部分，并将该多个显示数据部分分别传输至该多个通道。
17.根据权利要求16所述的图像处理装置，该第一输入图像与该第二输入图像其中之一是屏幕显示图像；或者该第一输入图像与该第二输入图像其中之一是用于子母画面显示的母画面，以及该第一输入图像与该第二输入图像其中之另一是用于子母画面显示的子画面。
18.根据权利要求10所述的图像处理装置，其特征在于，该第一输入图像是静止图像、视频流的帧或屏幕显示图像。
19.根据权利要求10所述的图像处理装置，其特征在于，该第一分割模块、该多个第一缩放电路以及该多个输出电路整合于一个芯片上。
20.根据权利要求10所述的图像处理装置，其特征在于，该第一分割模块包含 多个分割电路，分别用以产生该多个第一数据部分； 其中该多个分割电路是分别设置于多个芯片上、该多个第一缩放电路是分别设置于该多个芯片上，以及该多个输出电路是分别设置于该多个芯片上。
全文摘要
一种图像处理方法，包含自第一输入图像的原始数据取得多个第一数据部分，其中该多个第一数据部分是分别对应于第一输入图像之中的多个部分图像区域；分别针对该多个第一数据部分执行多个缩放操作，并据以产生多个已处理的第一数据部分；以及分别经由多个信道输出多个显示数据部分，其中该多个显示数据部分是至少由已处理的第一数据部分来分别取得。本发明提供的图像处理方法以及图像处理装置通过使用多通道传输来传输输入图像中多个部分图像区域所对应的多个数据部分经由个别的缩放操作所产生的数据，使得当图像数据输出必须被传输至具有高分辨率且操作于高帧频的显示屏时，可减少像素时钟频率，使得显示屏上呈现无接缝输出。
文档编号G09G5/00GK102737572SQ20111044635
公开日2012年10月17日 申请日期2011年12月28日 优先权日2011年4月10日
发明者张德浩, 虞嘉磊, 邱绍国 申请人:联发科技股份有限公司