专利名称：等离子显示屏行扫描芯片的驱动结构的制作方法
技术领域：
本实用新型涉及等离子显示屏行扫描芯片的驱动结构。
背景技术：
三电极驱动的 等离子显示模组中，等离子行扫描芯片用于驱动等离子模组显示单元的Y电极，输出寻址高压脉冲，在每个画面中，通过逐行或者隔行与寻址A电极进行配合，形成大于200V的电压使显示单元进行放电获得壁电荷，之后通过X与Y电极进行循环放电形成一定时长的维持期决定灰度，通过灰度与银光粉的颜色组合形成彩色画面。传统行扫描芯片采用96路重复高压单元，每一单元采用一个横向绝缘栅双极型晶体管(LIGBT)做输出下拉功率管，一个P型横向双扩散场效应晶体管(PLDMOS)或横向绝缘栅双极型晶体管(LIGBT)做输出上拉功率管，再配有电平移位电路控制上拉功率管，输出采用寄存器逐行移位的方式进行数据传输和寻址电平输出，在同时为高电平时，由于96路同时从低拉到高电平，会形成瞬间的大电流通道，从而造成电磁干扰(EMI)超标问题，虽然目前可以通过电路设计使得96路高压单元同时从低到高由不同的输出通道产生延时，从而避开大电流的出现，但这种通过延时方式实现降低EMI的电路内晶体管数目较多结构复杂，因而使得生产成本高，维护困难。
实用新型内容针对上述的问题，本实用新型提供了一种等离子显示屏行扫描芯片的驱动结构，能够使用简单的电路结构，减少晶体管的使用和芯片面积，并且系统性能稳定。本实用新型的等离子显示屏行扫描芯片的驱动结构，在行扫描芯片内设有96个分别具有I路输出通道的高压单元，每一高压单元里有一个输出下拉功率的横向绝缘栅双极型晶体管(LIGBT)和一个输出上拉功率的P型横向双扩散场效应晶体管(PLDMOS)JfK述的96路输出通道分为至少2组，每组内各高压单元的弱输出支路相互连接形成一个独立的公共弱输出上拉，各组间相对应的强输出上拉相互连接。在传统结构中96路通道需要同样具有96路端口且面积比较大的上拉PLDM0S，本实用新型的驱动结构由于分为了若干组，因此只需要数量较小的大面积的上拉PLDMOS和若干个很小面积的PLDMOS作弱输出上拉，从而整体上节省了芯片的面积。各组间相对应的强输出上拉相互连接可以实现所有组共用一个大面积的上拉PLDM0S，减少了大器件个数。当某一路需要拉低时，只需要将所在组的小PLMDOS和对应路的大PLDMOS关闭，则关闭了高压，虽然这样会使得其它组的大PLDMOS也关闭了，但各组的小PLDMOS仍在供电，所以其它通道输出仍然保持为高，保证了系统正常运行。进一步的，为了使所述各组的负载均衡，可以将96路输出通道平均分为至少2组。通过实验得知，优选的是将所述的96路输出通道平均分为16组，每组具有6路所述输出通道，这种结构的性能优于其它分组方式。例如若果是分成24X4组，则强驱动管需要一次性带动12通道输出，其响应时间会延迟。若分成12X8组，则需要16只强驱动管，这样面积较大不经济。而本实用新型分为每组6只强驱动管，既保证了系统响应时间，又不会使芯片面积过大。本实用新型的等离子显示屏行扫描芯片的驱动结构，能够简化的电路结构，减少晶体管的使用和芯片面积，并且保证了系统的快速响应和性能稳定。
以下结合附图所示实施例的具体实施方式
，对本实用新型的上述内容再作进一步的详细说明。但不应将此理解为本实用新型上述主题的范围仅限于以下的实例。在不脱离本实用新型上述技术思想情况下，根据本领域普通技术知识和惯用手段做出的各种替换或变更，均应包括在本实用新型的范围内。
图I为本实用新型等离子显示屏行扫描芯片的驱动结构的示意图。
具体实施方式
如图I所示本实用新型的等离子显示屏行扫描芯片的驱动结构，在行扫描芯片内设有96个分别具有I路输出通道的高压单元，每一高压单元里有一个输出下拉功率的横向绝缘栅双极型晶体管(LIGBT)和一个输出上拉功率的P型横向双扩散场效应晶体管(PLDMOS)，将所述的96路输出通道平均分为16组，每组具有6路所述输出通道outl out6, H^outgiNoutgetj每组内各高压单元的弱输出支路相互连接形成一个独立的公共弱输出上拉1，各组间相对应的强输出上拉2相互连接。如第一组包含输出通道OUtl out6,第8组输出包含高压输出out42 out48,第16组输出包含高压输出out91 out96,第一组的outl的强输出上拉2与第8组的第一通道out43的强输出上拉2相连接，同时也与第16组的第一通道out91的强输出上拉2相连接，以此类推。可以使用高压P型横向双扩散场效应晶体管(PLDMOS)器件，由于这种PLDMOS采用了厚膜N型外延SOI材料，因此可以实现高于200V耐压，并且通过深槽介质隔离实现更小的面积。以第一路输出通道OUtl为例，当行扫描驱动芯片输出为高电平时，强弱输出上拉1，2同时打开。因为强输出上拉2是一个PLDMOS带动16路输出，所以总体电流能力比传统96路中每路都由强输出上拉要小，从而降低了 EMI (电磁干扰)，此时下管LIGBT全部关断，输出被全部由弱输出上拉I拉高。当行扫描驱动芯片进入寻址期，输出寻址脉冲时，要求逐路输出低电平，其它路为高电平，此时输出通道outl输出低电平，其它路为高电平为例，此时工作状态为输出通道outl OUte所在高压单元的弱输出上拉I关闭，其它高压单元的弱输出上拉I打开，在输出通道outl out6所在的闻压单兀内，输出通道outl对应的强输出上拉2关闭，其余输出通道out2 out6对应的强输出上拉2打开，该高压单元对应的LIGBT管打开。其它各路输出通道的工作过程以此类推。全为低电平输出的状态为强输出上拉2与弱输出上拉I全部关闭，所有LIGBT管打开，将所有输出从高拉低。与传统结构的96路通道需要同样具有96路端口且面积比较大的上拉PLDMOS相t匕，本实用新型的驱动结构由于分为了 16组，因此只需要12个较小的面积比较大的上拉PLDMOS和16个很小面积的PLDM0S，从而整体上节省了芯片的面积。各组间相对应的强输出上拉相互连接可以实现所有组共用一个大面积的上拉PLDM0S，减少了大器件个数。当某一路需要拉低时，只需要将所在组的小PLMDOS和对应路的大PLDMOS关闭，则关闭了高压，虽然这样会使得其它组的大PLDMOS也关闭了，但各组的小PLDMOS仍在供电，所以输出仍然 保持为高，保证了系统正常运行。
权利要求1.等离子显示屏行扫描芯片的驱动结构，在行扫描芯片内设有96个分别具有I路输出通道的高压单元，每一高压单元里有一个输出下拉功率的横向绝缘栅双极型晶体管和一个输出上拉功率的P型横向双扩散场效应晶体管，其特征为将所述的96路输出通道分为至少2组，每组内各高压单元的弱输出支路相互连接形成一个独立的公共弱输出上拉，各组间相对应的强输出上拉相互连接。
2.如权利要求I所述的等离子显示屏行扫描芯片的驱动结构，其特征为所述的96路输出通道平均分为至少2组。
3.如权利要求2所述的等离子显示屏行扫描芯片的驱动结构，其特征为将所述的96路输出通道平均分为16组，每组具有6路所述输出通道。
专利摘要本实用新型涉及等离子显示屏行扫描芯片的驱动结构。在行扫描芯片内设有96个分别具有1路输出通道的高压单元，每一高压单元里有一个输出下拉功率的横向绝缘栅双极型晶体管(LIGBT)和一个输出上拉功率的P型横向双扩散场效应晶体管(PLDMOS)，将所述的96路输出通道分为至少2组，每组内各高压单元的弱输出支路相互连接形成一个独立的公共弱输出上拉，各组间相对应的强输出上拉相互连接。本实用新型的等离子显示屏行扫描芯片的驱动结构，能够简化的电路结构，减少晶体管的使用和芯片面积，并且保证了系统的快速响应和性能稳定。
文档编号G09G3/28GK202383977SQ201120491578
公开日2012年8月15日 申请日期2011年12月1日 优先权日2011年12月1日
发明者孙镇, 孟令峰, 黄光佐, 黄勇 申请人:四川长虹电器股份有限公司