专利名称：像素单元驱动电路、像素单元驱动方法以及像素单元的制作方法
技术领域：
本发明涉及有机发光显示领域，尤其涉及一种像素单元驱动电路、像素单元驱动方法以及像素单元。
背景技术：
AMOLED (Active Matrix Organic Light Emitting Diode,有源矩阵有机发光二极体)能够发光是由驱动TFT在饱和状态时产生的电流所驱动，因为输入相同的灰阶电压时，不同的临界电压会产生不同的驱动电流，造成电流的不一致性。LTPS(低温多晶硅)制程上Vth (晶体管阈值电压)的均匀性非常差，同时Vth也有漂移，如此传统的2T1C电路亮度均
勻性一直很差。传统的2T1C像素单元驱动电路如图I所示，电路只含有两个TFT，Tl用作开关，DTFT用于像素驱动。传统的2T1C像素单元驱动电路操作也比较简单，对该2T1C像素单元驱动电路的控制时序图如图2所示，当扫描线Scan输出的扫描电平Vscan为低时，TI打开，数据线Data上的灰阶电压对电容C充电，当扫描电平为高时，Tl关闭，电容C用来保存灰阶电压。由于VDD (驱动电源高电平输出端输出的电压)较高，因此DTFT处于饱和状态，OLED的驱动电流I = K (Vsg-1 Vth |)2 = K (VDD-Vdata-1 Vth |)2，Vsg是DTFT的源极和栅极之间的电压差值，Vdata为数据线Data上的灰阶电压，K是一个与晶体管尺寸和载流子迁移率有关的常数，一旦TFT尺寸和工艺确定，K确定。该2T1C像素单元驱动电路的驱动电流公式中包含了 Vth，如前所述，由于LTPS工艺的不成熟，即便是同样的工艺参数，制作出来的面板不同位置的TFT的Vth也有较大差异，导致了同一灰阶电压下OLED的驱动电流不一样，因此该驱动方案下的面板不同位置亮度会有差异，亮度均一性差。同时随着OLED面板使用的延长，OLED材料逐渐老化，导致OLED发光的临界电压上升，同样的电流下，OLED材料发光效率下降，面板亮度降低
发明内容
本发明的主要目的在于提供一种像素单元驱动电路、像素单元驱动方法以及像素单元，可以补偿驱动薄膜晶体管的临界电压，同时补偿OLED材料老化临界电压上升导致的驱动电流下降。为了达到上述目的，本发明提供了一种像素单元驱动电路，用于驱动0LED，包括驱动薄膜晶体管、第一开关元件、存储电容、驱动控制单元和充电控制单元，其中，所述驱动薄膜晶体管的栅极，与所述存储电容的第一端连接，还通过所述充电控制单元与所述驱动薄膜晶体管的漏极连接；所述驱动薄膜晶体管的源极，与所述OLED连接，并通过所述驱动控制单元与所述存储电容的第二端连接；所述驱动薄膜晶体管的漏极，通过所述第一开关元件与驱动电源连接；所述存储电容Cs的第二端，还通过所述充电控制单元与所述驱动电源连接；
所述驱动控制单元，还分别与所述驱动电源和所述OLED连接； 所述充电控制单元，还分别与数据线和所述OLED连接。实施时，所述驱动薄膜晶体管是p型薄膜晶体管；所述驱动薄膜晶体管的源极与所述OLED的阴极连接；所述驱动薄膜晶体管的漏极通过所述第一开关元件与驱动电源的低电平输出端连接；所述存储电容的第二端通过所述充电控制单元与所述驱动电源的低电平输出端连接。
实施时，所述第一开关元件为第一薄膜晶体管，所述驱动控制单元包括第二薄膜 晶体管和第三薄膜晶体管，所述充电控制单元包括第四薄膜晶体管、第五薄膜晶体管和第六薄膜晶体管；所述第一薄膜晶体管，栅极与第一控制线连接，漏极与所述驱动电源的低电平输出端连接，源极与所述驱动薄膜晶体管的漏极连接；所述第二薄膜晶体管，栅极与第二控制线连接，源极与所述驱动电源的高电平输出端连接，漏极与所述OLED的阳极连接；所述第三薄膜晶体管，栅极与第二控制线连接，源极与所述驱动薄膜晶体管的源极连接，漏极与所述存储电容的第二端连接；所述第四薄膜晶体管，栅极与第一控制线连接，漏极与所述存储电容的第一端连接，源极与所述驱动薄膜晶体管的漏极连接；所述第五薄膜晶体管，栅极与第一控制线连接，源极与所述驱动电源的低电平输出端连接，漏极与所述存储电容的第二端连接；所述第六薄膜晶体管，栅极与第一控制线连接，源极与所述OLED的阳极连接，漏极与数据线连接；所述第一薄膜晶体管、所述第二薄膜晶体管和所述第三薄膜晶体管都是p型薄膜晶体管，所述第四开关元件、所述第五薄膜晶体管和所述第六薄膜晶体管是n型薄膜晶体管。实施时，所述第一开关元件为第一薄膜晶体管，所述驱动控制单元包括第二薄膜晶体管和第三薄膜晶体管，所述充电控制单元包括第四薄膜晶体管、第五薄膜晶体管和第六薄膜晶体管；所述第一薄膜晶体管，栅极与第一控制线连接，漏极与所述驱动电源的低电平输出端连接，源极与所述驱动薄膜晶体管的漏极连接；所述第二薄膜晶体管，栅极与第二控制线连接，源极与所述驱动电源的高电平输出端连接，漏极与所述OLED的阳极连接；所述第三薄膜晶体管，栅极与第二控制线连接，源极与所述驱动薄膜晶体管的源极连接，漏极与所述存储电容的第二端连接；所述第四薄膜晶体管，栅极与第一控制线连接，漏极与所述存储电容的第一端连接，源极与所述驱动薄膜晶体管的漏极连接；所述第五薄膜晶体管，栅极与第一控制线连接，源极与所述存储电容的第二端连接，漏极与驱动电源的高电平输出端连接；
所述第六薄膜晶体管，栅极与第一控制线连接，源极与所述OLED的阳极连接，漏极与数据线连接；所述第一薄膜晶体管、所述第二薄膜晶体管和所述第三薄膜晶体管都是p型薄膜晶体管，所述第四开关元件、所述第五薄膜晶体管和所述第六薄膜晶体管是n型薄膜晶体管。实施时，所述驱动薄膜晶体 管是n型薄膜晶体管；所述驱动薄膜晶体管的源极与所述OLED的阳极连接；所述驱动薄膜晶体管的漏极通过所述第一开关元件与驱动电源的高电平输出端连接；所述存储电容的第二端通过所述充电控制单元与所述驱动电源的高电平输出端连接。实施时，所述第一开关元件为第一薄膜晶体管，所述充电控制单元包括第二薄膜晶体管、第三薄膜晶体管和第四薄膜晶体管，所述驱动控制单元包括第五薄膜晶体管和第六薄膜晶体管；所述第一薄膜晶体管，栅极与第一控制线连接，漏极与所述驱动薄膜晶体管的漏极连接，源极与驱动电源的高电平输出端连接；所述第二薄膜晶体管，栅极与第一控制线连接，源极与所述存储电容的第二端连接，漏极与所述驱动电源的高电平输出端连接；所述第三薄膜晶体管，栅极与第一控制线连接，漏极与所述驱动薄膜晶体管的漏极连接，源极与所述驱动薄膜晶体管的栅极连接；所述第四薄膜晶体管，栅极与第一控制线连接，源极与数据线连接，漏极与所述OLED的阴极连接；所述第五薄膜晶体管，栅极与第二控制线连接，源极与所述存储电容的第二端连接，漏极与所述驱动薄膜晶体管的源极连接；所述第六薄膜晶体管，栅极与第二控制线连接，源极与所述OLED的阴极连接，漏极与所述驱动电源的低电平输出端连接；所述第二薄膜晶体管、所述第三薄膜晶体管和所述第四薄膜晶体管为n型薄膜晶体管，所述第一薄膜晶体管、第五薄膜晶体管和所述第六薄膜晶体管为P型薄膜晶体管。实施时，所述第一开关元件为第一薄膜晶体管，所述充电控制单元包括第二薄膜晶体管、第三薄膜晶体管和第四薄膜晶体管，所述驱动控制单元包括第五薄膜晶体管和第六薄膜晶体管；所述第一薄膜晶体管，栅极与第一控制线连接，漏极与所述驱动薄膜晶体管的漏极连接，源极与驱动电源的高电平输出端连接；所述第二薄膜晶体管，栅极与第一控制线连接，源极与所述驱动电源的低电平输出端连接，漏极与所述存储电容的第二端连接；所述第三薄膜晶体管，栅极与第一控制线连接，漏极与所述驱动薄膜晶体管的漏极连接，源极与所述驱动薄膜晶体管的栅极连接；所述第四薄膜晶体管，栅极与第一控制线连接，源极与数据线连接，漏极与所述OLED的阴极连接；
所述第五薄膜晶体管，栅极与第二控制线连接，源极与所述存储电容的第二端连接，漏极与所述驱动薄膜晶体管的源极连接；所述第六薄膜晶体管，栅极与第二控制线连接，源极与所述OLED的阴极连接，漏极与所述驱动电源的低电平输出端连接；所述第二薄膜晶体管、所述第三薄膜晶体管和所述第四薄膜晶体管为n型薄膜晶体管，所述第一薄膜晶体管、第五薄膜晶体管和所述第六薄膜晶体管为P型薄膜晶体管。本发明还提供了一种像素单元驱动方法，其应用于上述的像素单元驱动电路，所述像素单元驱动方法包括以下步骤像素充电步骤充电控制单元首先控制驱动薄膜晶体管开启，并控制对存储电容 进行充电，直至驱动薄膜晶体管的栅极电位升高至使得所述驱动薄膜晶体管关闭；驱动OLED发光显示步骤驱动控制单元控制所述驱动薄膜晶体管导通并且其栅极处于悬空状态，以驱动OLED发光显示并使得所述驱动薄膜晶体管的栅源电压补偿所述驱动薄膜晶体管的阈值电压。本发明还提供了一种像素单元，包括OLED和上述的像素单元驱动电路；所述像素单元驱动电路包括的驱动薄膜晶体管的源极与所述OLED的阴极连接，所述OLED的阳极通过所述驱动控制单元与驱动电源的高电平输出端连接，所述驱动薄膜晶体管的漏极通过所述充电控制单元与所述驱动电源的低电平输出端连接。本发明还提供了一种像素单元，包括OLED和上述的像素单元驱动电路；所述像素单元驱动电路包括的驱动薄膜晶体管的源极与所述OLED的阳极连接，所述OLED的阴极通过所述充电控制单元与驱动电源的低电平输出端连接，所述驱动薄膜晶体管的漏极通过所述驱动控制单元与所述驱动电源的高电平输出端连接。与现有技术相比，本发明所述的像素单元驱动电路、像素单元驱动方法以及像素单元，通过数据电压Vdata从DTFT的源极输入，利用DTFT的二极体连接自放电将Vth(DTFT的阈值电压)，Vdata (数据电压)，Vth_oled(0LED的发光临界电压)存入存储电容Cs中，补偿驱动薄膜晶体管的临界电压，同时利用电压回授机制补偿OLED材料老化临界电压上升导致的驱动电流下降。
图I是传统的2T1C像素单元驱动电路的电路图；图2是对该传统的2T1C像素单元驱动电路的控制时序图；图3是本发明第一实施例所述的像素单元驱动电路的电路图；图4是本发明第二实施例所述的像素单元驱动电路的电路图；图5是本发明第三实施例所述的像素单元驱动电路的电路图；图6是本发明第四实施例所述的像素单元驱动电路的电路图；图7是本发明第五实施例所述的像素单元驱动电路的电路图；图8是本发明第六实施例所述的像素单元驱动电路的电路图；图9是本发明第二实施例所述的像素单元驱动电路工作时各信号的时序图；图IOA是本发明第二实施例所述的像素单元驱动电路在第一时间段的等效电路图IOB是本发明第二实施例所述的像素单元驱动电路在第二时间段的等效电路图；图IOC是本发明第二实施例所述的像素单元驱动电路在第三时间段的等效电路图；图IlA是本发明第三实施例所述的像素单元驱动电路在第一时间段的等效电路图；图IlB是本发明第三实施例所述的像素单元驱动电路在第二时间段的等效电路图；图IlC是本发明第三实施例所述的像素单元驱动电路在第三时间段的等效电路图；
图12是本发明第五实施例所述的像素单元驱动电路和第六实施例所述的像素单元驱动电路工作时各信号的时序图。
具体实施例方式如图3所示，本发明第一实施例所述的像素单元驱动电路，用于驱动0LED，包括驱动薄膜晶体管DTFT、第一开关元件10、存储电容Cs、驱动控制単元11和充电控制単元12，其中，所述驱动薄膜晶体管DTFT的栅极，与所述存储电容Cs的第一端连接，还通过所述充电控制単元12与所述驱动薄膜晶体管DTFT的漏极连接；所述驱动薄膜晶体管DTFT的源扱，与所述OLED的阴极连接，并通过所述驱动控制单元11与所述存储电容Cs的第二端连接；所述驱动薄膜晶体管DTFT的漏扱，通过所述第一开关元件10与驱动电源的低电平输出端连接；所述存储电容Cs的第二端，通过所述充电控制単元12与所述驱动电源的低电平输出端连接；所述OLED的阳极，通过所述驱动控制単元11与所述驱动电源的高电平输出端连接，还通过所述充电控制单元12与数据线连接；所述驱动薄膜晶体管DTFT是p型薄膜晶体管；所述数据线输出数据电压Vdata ；所述驱动电源的高电平输出端的输出电压为VDD，所述驱动电源的低电平输出端的输出电压为VSS;P点是与所述存储电容Cs的第二端连接的节点,G点是与所述存储电容Cs的第一端连接的节点。本发明第一实施例所述的像素单元驱动电路在工作时在第一时间段，即开始阶段，所述充电控制单元12导通DTFT的栅极与漏极之间的连接，导通Cs的第二端与驱动电源的低电平输出端之间的连接，并导通OLED的阳极与数据线之间的连接；如果此前ー阶段驱动管DTFT为关闭状态，则G点(即与DTFT的栅极连接的节点)处于悬空状态，而所述充电控制単元12的导通，将会使悬空的G点电位严重下拉，使得DTFT开启，如果DTFT此前ー阶段本身开启，则会进入本阶段的工作状态，DTFT处于ニ极体连接状态，数据线通过OLED、DTFT和所述充电控制单元12对存储电容Cs充电，使得G点的电位逐渐升高，直到G点电位Vg = Vdata-Vth_oled-1 Vth |，则DTFT关闭，P点(即与所述存储电容的第二端连接的节点)电位Vp = VSS，存储电容Cs两端的电压差Vc = Vg-Vp=乂(^セ3-￥访_016(1-ド访|-￥55，其中，￥访_016(1是OLED发光的临界跨压，Vth是DTFT的阈值电压；在第二时间段，即缓冲阶段，所述第一开关元件10导通DTFT的漏极与驱动电源的低电平输出端之间的连接，DTFT也关闭，处于工作停止状态，以避免因为开关的切换产生不必要的杂讯，P点和G点处于悬空状态，存储电容Cs两端的电压Vc依然不变，Vc = Vg-Vp=Vdata-Vth_oled_I Vth I-VSS ；在第三时间段，所述第一开关元件10导通DTFT的漏极与驱动电源的低电平输出端之间的连接，所述驱动控制单元11导通DTFT的源极与Cs的第二端之间的连接并导通所述OLED的阳极与所述驱动电源的高电平输出端之间的连接；由于P点电位由VSS跳变至VDD-Voled(Voled为此灰阶下OLED的工作电压，与Vth_oled并不一致)，而DTFT的栅极处于悬空状态，因此Vg的电压跳变为Vdata-Vth_oled-|Vth|-VSS+VDD-Voled，此 时DTFT的源极和栅极之间的电压差值Vsg = VDD-Voled-Vg = VDD-Voled-(Vdata_Vth_Oled-1 Vth I -VSS+VDD-Voled) = VSS+Vth_oled+1 Vth | -Vdata ;DTFT 工作，流过 DTFT 的电流I=K (Vsg-1 Vth I)2 = K (VSS+Vth_oled+1 Vth | -Vdata-1 Vth )2 = K (VSS+Vth_oled-Vdata)2,
OLED开始发光，直到下ー帧；其中，K为DTFT的电流系数；
WK = Cox x^x — ；u、Cox, W、L分别为DTFT的场效应迁移率，栅绝缘层单位面积电容、沟道宽度、长度；可以发现流过DTFT的电流I和DTFT的阈值电压Vth没有关系了，如此可以改善电流的均匀性，达到亮度的均匀；而同时流过DTFT的电流I的计算公式中包含了 Vth_oled，随着使用时间的延长，OLED材料老化发光效率下降，Vth_oled会上升,而Vth_oled的上升使工作电流相应増大，如此改善了材料老化导致的面板亮度降低。如图4所示，本发明第二实施例所述的像素单元驱动电路基于本发明第一实施例所述的像素単元驱动电路；在本发明第二实施例所述的像素单元驱动电路中，所述第一开关元件10为第一薄膜晶体管Tl，所述驱动控制单元11包括第二薄膜晶体管T2和第三薄膜晶体管T3，所述充电控制单元12包括第四薄膜晶体管T4、第五薄膜晶体管T5和第六薄膜晶体管T6 ；所述第一薄膜晶体管Tl，栅极与输出第一控制信号SI的第一控制线连接，漏极与所述驱动电源的低电平输出端连接，源极与所述驱动薄膜晶体管DTFT的漏极连接；所述第二薄膜晶体管T2，栅极与输出第二控制信号S2的第二控制线连接，源极与所述驱动电源的高电平输出端连接，漏极与所述OLED的阳极连接；所述第三薄膜晶体管T3，栅极与第二控制线连接，源极与所述驱动薄膜晶体管DTFT的源极连接，漏极与所述存储电容Cs的第二端连接；所述第四薄膜晶体管T4，栅极与第一控制线连接，漏极与所述存储电容Cs的第一端连接，源极与所述驱动薄膜晶体管DTFT的漏极连接；
所述第五薄膜晶体管T5，栅极与第一控制线连接，源极与所述驱动电源的低电平输出端连接，漏极与所述存储电容Cs的第二端连接；所述第六薄膜晶体管T6，栅极与第一控制线连接，源极与所述OLED的阳极连接，漏极与数据线连接；所述第一薄膜晶体管Tl、所述第二薄膜晶体管T2和所述第三薄膜晶体管T3都是P型薄膜晶体管，所述第四开关元件T4、所述第五薄膜晶体管T5和所述第六薄膜晶体管T6是n型薄膜晶体管；所述驱动电源的高电平输出端的输出电压为VDD，所述驱动电源的低电平输出端的输出电压为VSS; P点是与所述存储电容Cs的第二端连接的节点，G点是与所述存储电容Cs的第一 端连接的节点。如图5所示，本发明第三实施例所述的像素单元驱动电路基于本发明第一实施例所述的像素単元驱动电路；在本发明第三实施例所述的像素单元驱动电路中，所述第一开关元件10为第一薄膜晶体管Tl，所述驱动控制单元11包括第二薄膜晶体管T2和第三薄膜晶体管T3，所述充电控制单元12包括第四薄膜晶体管T4、第五薄膜晶体管T5和第六薄膜晶体管T6 ；所述第一薄膜晶体管Tl，栅极与输出第一控制信号SI的第一控制线连接，漏极与所述驱动电源的低电平输出端连接，源极与所述驱动薄膜晶体管DTFT的漏极连接；所述第二薄膜晶体管T2，栅极与输出第二控制信号S2的第二控制线连接，源极与所述驱动电源的高电平输出端连接，漏极与所述OLED的阳极连接；所述第三薄膜晶体管T3，栅极与第二控制线连接，源极与所述驱动薄膜晶体管DTFT的源极连接，漏极与所述存储电容Cs的第二端连接；所述第四薄膜晶体管T4，栅极与第一控制线连接，漏极与所述存储电容Cs的第一端连接，源极与所述驱动薄膜晶体管DTFT的漏极连接；所述第五薄膜晶体管T5，栅极与第一控制线连接，源极与所述存储电容Cs的第二端连接，漏极与驱动电源的高电平输出端连接；所述第六薄膜晶体管T6，栅极与第一控制线连接，源极与所述OLED的阳极连接，漏极与数据线连接；所述第一薄膜晶体管Tl、所述第二薄膜晶体管T2和所述第三薄膜晶体管T3都是P型薄膜晶体管，所述第四开关元件T4、所述第五薄膜晶体管T5和所述第六薄膜晶体管T6是n型薄膜晶体管；所述驱动电源的高电平输出端的输出电压为VDD，所述驱动电源的低电平输出端的输出电压为VSS;P点是与所述存储电容Cs的第二端连接的节点，G点是与所述存储电容Cs的第一端连接的节点。如图6所示，本发明第四实施例所述的像素单元驱动电路，用于驱动0LED，包括驱动薄膜晶体管DTFT、第一开关元件20、存储电容Cs、驱动控制単元21和充电控制単元22，其中，所述驱动薄膜晶体管DTFT的栅极，与所述存储电容Cs的第一端连接，还通过所述充电控制単元22与所述驱动薄膜晶体管DTFT的漏极连接；所述驱动薄膜晶体管DTFT的源扱，与所述OLED的阳极连接，并通过所述驱动控制单元21与所述存储电容Cs的第二端连接；所述驱动薄膜晶体管DTFT的漏极，通过所述第一开关元件20与驱动电源的高电平输出端连接；所述存储电容Cs的第二端，通过所述充电控制単元22与所述驱动电源的高电平输出端连接；所述OLED的阴极，通过所述充电控制単元22与数据线连接，还通过所述驱动控制単元21与所述驱动电源的低电平输出端连接；所述驱动薄膜晶体管DTFT是n型薄膜晶体管；
所述数据线输出数据电压Vdata ；所述驱动电源的高电平输出端的输出电压为VDD，所述驱动电源的低电平输出端的输出电压为VSS。如图7所示，本发明第五实施例所述的像素单元驱动电路基于本发明第四实施例所述的像素単元驱动电路；在本发明第五实施例所述的像素单元驱动电路中，所述第一开关元件20为第一薄膜晶体管Tl，所述充电控制单元22包括第二薄膜晶体管T2、第三薄膜晶体管T3和第四薄膜晶体管T4，所述驱动控制单元21包括第五薄膜晶体管T5和第六薄膜晶体管T6 ；所述第一薄膜晶体管Tl，栅极与第一控制线连接，漏极与所述驱动薄膜晶体管DTFT的漏极连接，源极与驱动电源的高电平输出端连接；所述第二薄膜晶体管T2，栅极与第一控制线连接，源极与所述存储电容Cs的第二端连接，漏极与所述驱动电源的高电平输出端连接；所述第三薄膜晶体管T3，栅极与第一控制线连接，漏极与所述驱动薄膜晶体管DTFT的漏极连接，源极与所述驱动薄膜晶体管DTFT的栅极连接；所述第四薄膜晶体管T4，栅极与第一控制线连接，源极与数据线连接，漏极与所述OLED的阴极连接；所述第五薄膜晶体管T5，栅极与第二控制线连接，源极与所述存储电容的第二端连接，漏极与所述驱动薄膜晶体管DTFT的源极连接；所述第六薄膜晶体管T6，栅极与第二控制线连接，源极与所述OLED的阴极连接，漏极与所述驱动电源的低电平输出端连接；所述第二薄膜晶体管T2、所述第三薄膜晶体管T3和所述第四薄膜晶体管T4为n型薄膜晶体管，所述第一薄膜晶体管Tl、第五薄膜晶体管T5和所述第六薄膜晶体管T6为p型薄膜晶体管；所述驱动电源的高电平输出端的输出电压为VDD，所述驱动电源的低电平输出端的输出电压为VSS;P点是与所述存储电容Cs的第二端连接的节点，G点是与所述存储电容Cs的第一端连接的节点。如图8所示，本发明第六实施例所述的像素单元驱动电路基于本发明第四实施例所述的像素単元驱动电路；在本发明第六实施例所述的像素单元驱动电路中，所述第一开关元件20为第一薄膜晶体管Tl，所述充电控制单元22包括第二薄膜晶体管T2、第三薄膜晶体管T3和第四薄膜晶体管T4，所述驱动控制单元21包括第五薄膜晶体管T5和第六薄膜晶体管T6 ；所述第一薄膜晶体管Tl，栅极与第一控制线连接，漏极与所述驱动薄膜晶体管DTFT的漏极连接，源极与驱动电源的高电平输出端连接；所述第二薄膜晶体管T2，栅极与第一控制线连接，源极与所述驱动电源的低电平输出端连接，漏极与所述存储电容Cs的第二端连接； 所述第三薄膜晶体管T3，栅极与第一控制线连接，漏极与所述驱动薄膜晶体管DTFT的漏极连接，源极与所述驱动薄膜晶体管DTFT的栅极连接；所述第四薄膜晶体管T4，栅极与第一控制线连接，源极与数据线连接，漏极与所述OLED的阴极连接；所述第五薄膜晶体管T5，栅极与第二控制线连接，源极与所述存储电容的第二端连接，漏极与所述驱动薄膜晶体管DTFT的源极连接；所述第六薄膜晶体管T6，栅极与第二控制线连接，源极与所述OLED的阴极连接，漏极与所述驱动电源的低电平输出端连接；所述第二薄膜晶体管T2、所述第三薄膜晶体管T3和所述第四薄膜晶体管T4为n型薄膜晶体管，所述第一薄膜晶体管Tl、第五薄膜晶体管T5和所述第六薄膜晶体管T6为p型薄膜晶体管；所述驱动电源的高电平输出端的输出电压为VDD，所述驱动电源的低电平输出端的输出电压为VSS;P点是与所述存储电容Cs的第二端连接的节点，G点是与所述存储电容Cs的第一端连接的节点。下面结合如图4所示的本发明第二实施例所述的像素単元驱动电路对其工作过程进行介绍如图9所示，该第二实施例所述的像素单元驱动电路工作时，第一控制信号SI、第ニ控制信号S2和所述数据线的输出信号Vdata的时序图；图IOA是该第二实施例所述的像素单元驱动电路在第一时间段的等效电路图；图IOB是该第二实施例所述的像素单元驱动电路在第二时间段的等效电路图；图IOC是该第二实施例所述的像素单元驱动电路在第三时间段的等效电路图；如图IOA所示，在第一时间段，即开始阶段，Tl、T2、T3均关闭，T4、T5、T6为开启，如果此前ー阶段驱动管DTFT为关闭状态，则G点(即与DTFT的栅极连接的节点)处于悬空状态，而T5的开启，将会使悬空的G点电位严重下拉，使得DTFT开启，如果DTFT此前ー阶段本身开启，则会进入本阶段的工作状态，由于T4的打开，DTFT处于ニ极体连接状态，数据线通过0LED、DTFT和T4对存储电容Cs充电，使得G点的电位逐渐升高，直到G点电位Vg=Vdata-Vth_oled-1 Vth ,则DTFT关闭，P点(即与所述存储电容的第二端连接的节点)电位 Vp = VSS,存储电容 Cs 两端的电压差为 Vc = Vg-Vp = Vdata-Vth_oled-1 Vth | -VSS,其中，Vth_oled是OLED发光的临界跨压，Vth是DTFT的阈值电压；如图IOB所示，在第二时间段，即缓冲阶段，Tl开启，T2、T3、T4、T5、T6关闭，DTFT也关闭，处于工作停止状态，以避免因为开关的切换产生不必要的杂讯，P点和G点处于悬空状态，存储电容Cs两端的电压Vc依然不变,Vc = Vg-Vp = Vdata-Vth_oled-1 Vth | -VSS ；如图IOC所示，在第三时间段，T4、T5、T6关闭，Tl、T2、T3开启，由于P点电位由
VSS跳变至VDD-Voled(Voled为此灰阶下OLED的工作电压，与Vth_oled并不一致)，而
DTFT的栅极处于悬空状态，因此Vg的电压跳变为Vdata-Vth_oled-1 Vth | -VSS+VDD-Voled,
此时DTFT的源极和栅极之间的电压差值Vsg = VDD-Voled-Vg = VDD-Voled-(Vdata_Vth_
oled-1 Vth I -VSS+VDD-Voled) = VSS+Vth_oled+1 Vth | -Vdata ;DTFT 工作，流过 DTFT 的电流
I=K (Vsg-1 Vth I)2 = K (VSS+Vth_oled+1 Vth | -Vdata-1 Vt h )2 = K (VSS+Vth_oled-Vdata)2,
OLED开始发光，直到下ー帧；其中，K为DTFT的电流系数；
WK = CoxXpx —；
L/u、Cox, W、L分别为DTFT的场效应迁移率，栅绝缘层单位面积电容、沟道宽度、长度；可以发现流过DTFT的电流I和DTFT的阈值电压Vth没有关系了，如此可以改善电流的均匀性，达到亮度的均匀；而同时流过DTFT的电流I的计算公式中包含了 Vth_oled，随着使用时间的延长，OLED材料老化发光效率下降，Vth_oled会上升,而Vth_oled的上升使工作电流相应増大，如此改善了材料老化导致的面板亮度降低。图IlA是该第三实施例所述的像素单元驱动电路在第一时间段的等效电路图；图IlB是该第三实施例所述的像素单元驱动电路在第二时间段的等效电路图；图IlC是该第三实施例所述的像素单元驱动电路在第三时间段的等效电路图。在本发明第二实施例所述的像素单元驱动电路中，Vdata必须是绝对值较大的负电压才能使整个电路发光，否则DTFT无法开启，而在本发明第三实施例所述的像素单元驱动电路中则没有该限制，Vdata只需要较小的正电压就可以使DTFT开启并正常工作。本发明第二实施例所述的像素单元驱动电路的操作时序仍然适用于本发明第三实施例所述的像素单元驱动电路，电路的操作也是完全一祥，只是本发明第三实施例所述的像素单元驱动电路在第三时间段时，P点电位由VDD跳变为VDD-Voled(Voled为此灰阶下OLED的エ作电压，与Vth_oled并不一致)，而DTFT的栅极处于悬空状态)，因此G点电位Vg跳变为Vdata-Vth_oled_|Vth卜Voled,从而DTFT的源极和栅极之间的电压差值Vsg = Vs-Vg =VDD-Voled-(Vdata-Vth_oled_ I Vth I-Voled) = VDD-Vdata+Vth_oled+1 Vth ,流过 DTFT 的电流 I = K (Vsg-1 Vth I)2 = I = K (VDD-Vdata+Vth_oled)2 ；K 为 DTFT 的电流系数；
WK = CoxXpx —；
L/u、Cox, W、L分别为DTFT的场效应迁移率，栅绝缘层单位面积电容、沟道宽度、长度。如图12所示，本发明第五实施例所述的像素单元驱动电路和本发明第六实施例所述的像素单元驱动电路在工作时，第一控制信号SI、第二控制信号S2和所述数据线的输出信号Vdata的时序图。本发明第五实施例所述的像素单元驱动电路与本发明第二实施例所述的像素单元驱动电路相比，只是将DTFT变为n型薄膜晶体管，并将OLED的阳极移至阴极，电路的エ作过程也是完全一祥，但是底发光会有开ロ率的问题。在本发明第五实施例所述的像素单元驱动电路中，Vdata也必须要为较大的正电压才能将DTFT开启，而本发明第六实施例所述的像素単元驱动电路则克服了这个问题，在本发明第六实施例所述的像素单元驱动电路中，Vdata只需要较小的正电压就可以将DTFT开启，使电路正常工作。本发明电路第五实施例所述的像素单元驱动电路的操作过程如下在第一时间段，T2、T3、T4开启，T1、T5、T6 关闭，Vg = Vdata+Vth_oled+Vth ；在第二时间段，T2、T3、T4、T5、T6关闭，Tl开启，电路缓冲；在第三时间段，Tl、T5、T6开启，T2、T3、T4关闭，Vp由VDD跳变为VSS+Voled，Vg跳变为 Vdata+Vth_oled+Vth+VSS+Voled-VDD，DTFT 的源极电位 Vs = VSS+Voled,从而 DTFT的源极和DTFT的栅极之间的电压差值Vsg = Vdata+Vth_oled+Vth-VDD,流过驱动薄膜晶体管 DTFT 的电流 I = K(Vsg-1 Vth )2 = K(Vdata+Vth_oIed-VDD)2 ;其中，K 为 DTFT 的电流系数；
权利要求
1.一种像素单元驱动电路，用于驱动OLED，其特征在于，包括驱动薄膜晶体管、第一开关元件、存储电容、驱动控制单元和充电控制单元，其中， 所述驱动薄膜晶体管的栅极，与所述存储电容的第一端连接，还通过所述充电控制单元与所述驱动薄膜晶体管的漏极连接； 所述驱动薄膜晶体管的源极，与所述OLED连接，并通过所述驱动控制单元与所述存储电容的第二端连接； 所述驱动薄膜晶体管的漏极，通过所述第一开关元件与驱动电源连接； 所述存储电容Cs的第二端，还通过所述充电控制单元与所述驱动电源连接； 所述驱动控制单元，还分别与所述驱动电源和所述OLED连接； 所述充电控制单元，还分别与数据线和所述OLED连接。
2.如权利要求I所述的像素单元驱动电路，其特征在于， 所述驱动薄膜晶体管是P型薄膜晶体管； 所述驱动薄膜晶体管的源极与所述OLED的阴极连接； 所述驱动薄膜晶体管的漏极通过所述第一开关元件与驱动电源的低电平输出端连接; 所述存储电容的第二端通过所述充电控制单元与所述驱动电源的低电平输出端连接。
3.如权利要求2所述的像素单元驱动电路，其特征在于， 所述第一开关元件为第一薄膜晶体管，所述驱动控制单元包括第二薄膜晶体管和第三薄膜晶体管，所述充电控制单元包括第四薄膜晶体管、第五薄膜晶体管和第六薄膜晶体管； 所述第一薄膜晶体管，栅极与第一控制线连接，漏极与所述驱动电源的低电平输出端连接，源极与所述驱动薄膜晶体管的漏极连接； 所述第二薄膜晶体管，栅极与第二控制线连接，源极与所述驱动电源的高电平输出端连接，漏极与所述OLED的阳极连接； 所述第三薄膜晶体管，栅极与第二控制线连接，源极与所述驱动薄膜晶体管的源极连接，漏极与所述存储电容的第二端连接； 所述第四薄膜晶体管，栅极与第一控制线连接，漏极与所述存储电容的第一端连接，源极与所述驱动薄膜晶体管的漏极连接； 所述第五薄膜晶体管，栅极与第一控制线连接，源极与所述驱动电源的低电平输出端连接，漏极与所述存储电容的第二端连接； 所述第六薄膜晶体管，栅极与第一控制线连接，源极与所述OLED的阳极连接，漏极与数据线连接； 所述第一薄膜晶体管、所述第二薄膜晶体管和所述第三薄膜晶体管都是P型薄膜晶体管，所述第四开关元件、所述第五薄膜晶体管和所述第六薄膜晶体管是n型薄膜晶体管。
4.如权利要求2所述的像素单元驱动电路，其特征在于， 所述第一开关元件为第一薄膜晶体管，所述驱动控制单元包括第二薄膜晶体管和第三薄膜晶体管，所述充电控制单元包括第四薄膜晶体管、第五薄膜晶体管和第六薄膜晶体管； 所述第一薄膜晶体管，栅极与第一控制线连接，漏极与所述驱动电源的低电平输出端连接，源极与所述驱动薄膜晶体管的漏极连接； 所述第二薄膜晶体管，栅极与第二控制线连接，源极与所述驱动电源的高电平输出端连接，漏极与所述OLED的阳极连接； 所述第三薄膜晶体管，栅极与第二控制线连接，源极与所述驱动薄膜晶体管的源极连接，漏极与所述存储电容的第二端连接； 所述第四薄膜晶体管，栅极与第一控制线连接，漏极与所述存储电容的第一端连接，源极与所述驱动薄膜晶体管的漏极连接； 所述第五薄膜晶体管，栅极与第一控制线连接，源极与所述存储电容的第二端连接，漏极与驱动电源的高电平输出端连接； 所述第六薄膜晶体管，栅极与第一控制线连接，源极与所述OLED的阳极连接，漏极与数据线连接； 所述第一薄膜晶体管、所述第二薄膜晶体管和所述第三薄膜晶体管都是P型薄膜晶体管，所述第四开关元件、所述第五薄膜晶体管和所述第六薄膜晶体管是n型薄膜晶体管。
5.如权利要求I所述的像素单元驱动电路，其特征在于， 所述驱动薄膜晶体管是n型薄膜晶体管； 所述驱动薄膜晶体管的源极与所述OLED的阳极连接； 所述驱动薄膜晶体管的漏极通过所述第一开关元件与驱动电源的高电平输出端连接; 所述存储电容的第二端通过所述充电控制单元与所述驱动电源的高电平输出端连接。
6.如权利要求5所述的像素单元驱动电路，其特征在于， 所述第一开关元件为第一薄膜晶体管，所述充电控制单元包括第二薄膜晶体管、第三薄膜晶体管和第四薄膜晶体管，所述驱动控制单元包括第五薄膜晶体管和第六薄膜晶体管； 所述第一薄膜晶体管，栅极与第一控制线连接，漏极与所述驱动薄膜晶体管的漏极连接，源极与驱动电源的高电平输出端连接； 所述第二薄膜晶体管，栅极与第一控制线连接，源极与所述存储电容的第二端连接，漏极与所述驱动电源的高电平输出端连接； 所述第三薄膜晶体管，栅极与第一控制线连接，漏极与所述驱动薄膜晶体管的漏极连接，源极与所述驱动薄膜晶体管的栅极连接； 所述第四薄膜晶体管，栅极与第一控制线连接，源极与数据线连接，漏极与所述OLED的阴极连接； 所述第五薄膜晶体管，栅极与第二控制线连接，源极与所述存储电容的第二端连接，漏极与所述驱动薄膜晶体管的源极连接； 所述第六薄膜晶体管，栅极与第二控制线连接，源极与所述OLED的阴极连接，漏极与所述驱动电源的低电平输出端连接； 所述第二薄膜晶体管、所述第三薄膜晶体管和所述第四薄膜晶体管为n型薄膜晶体管，所述第一薄膜晶体管、第五薄膜晶体管和所述第六薄膜晶体管为P型薄膜晶体管。
7.如权利要求5所述的像素单元驱动电路，其特征在于， 所述第一开关元件为第一薄膜晶体管，所述充电控制单元包括第二薄膜晶体管、第三薄膜晶体管和第四薄膜晶体管，所述驱动控制单元包括第五薄膜晶体管和第六薄膜晶体管； 所述第一薄膜晶体管，栅极与第一控制线连接，漏极与所述驱动薄膜晶体管的漏极连接，源极与驱动电源的高电平输出端连接； 所述第二薄膜晶体管，栅极与第一控制线连接，源极与所述驱动电源的低电平输出端连接，漏极与所述存储电容的第二端连接； 所述第三薄膜晶体管，栅极与第一控制线连接，漏极与所述驱动薄膜晶体管的漏极连接，源极与所述驱动薄膜晶体管的栅极连接； 所述第四薄膜晶体管，栅极与第一控制线连接，源极与数据线连接，漏极与所述OLED的阴极连接； 所述第五薄膜晶体管，栅极与第二控制线连接，源极与所述存储电容的第二端连接，漏极与所述驱动薄膜晶体管的源极连接； 所述第六薄膜晶体管，栅极与第二控制线连接，源极与所述OLED的阴极连接，漏极与所述驱动电源的低电平输出端连接； 所述第二薄膜晶体管、所述第三薄膜晶体管和所述第四薄膜晶体管为n型薄膜晶体管，所述第一薄膜晶体管、第五薄膜晶体管和所述第六薄膜晶体管为P型薄膜晶体管。
8.一种像素单元驱动方法，其应用于如权利要求I所述的像素单元驱动电路，其特征在于，所述像素单元驱动方法包括以下步骤 像素充电步骤充电控制单元首先控制驱动薄膜晶体管开启，并控制对存储电容进行充电，直至驱动薄膜晶体管的栅极电位升高至使得所述驱动薄膜晶体管关闭； 驱动OLED发光显示步骤驱动控制单元控制所述驱动薄膜晶体管导通并且其栅极处于悬空状态，以驱动OLED发光显示并使得所述驱动薄膜晶体管的栅源电压补偿所述驱动薄膜晶体管的阈值电压。
9.一种像素单元，其特征在于，包括OLED和如权利要求I至4中任一权利要求所述的像素单元驱动电路； 所述像素单元驱动电路包括的驱动薄膜晶体管的源极与所述OLED的阴极连接，所述OLED的阳极通过所述驱动控制单元与驱动电源的高电平输出端连接，所述驱动薄膜晶体管的漏极通过所述充电控制单元与所述驱动电源的低电平输出端连接。
10.一种像素单元，其特征在于，包括OLED和如权利要求1、5、6或7所述的像素单元驱动电路； 所述像素单元驱动电路包括的驱动薄膜晶体管的源极与所述OLED的阳极连接，所述OLED的阴极通过所述充电控制单元与驱动电源的低电平输出端连接，所述驱动薄膜晶体管的漏极通过所述驱动控制单元与所述驱动电源的高电平输出端连接。
全文摘要
本发明提供了一种像素单元驱动电路、像素单元驱动方法以及像素单元，像素单元驱动电路包括驱动薄膜晶体管、第一开关元件、存储电容、驱动控制单元和充电控制单元，驱动薄膜晶体管的栅极，与存储电容的第一端连接，还通过充电控制单元与驱动薄膜晶体管的漏极连接；驱动薄膜晶体管的源极，与OLED连接，并通过驱动控制单元与存储电容的第二端连接；驱动薄膜晶体管的漏极通过第一开关元件与驱动电源连接；存储电容Cs的第二端通过充电控制单元与驱动电源连接；驱动控制单元分别与驱动电源和OLED连接；充电控制单元分别与数据线和OLED连接。本发明补偿驱动薄膜晶体管的临界电压，并补偿OLED材料老化临界电压上升导致的驱动电流下降。
文档编号G09G3/32GK102708793SQ20121004789
公开日2012年10月3日 申请日期2012年2月27日 优先权日2012年2月27日
发明者祁小敬, 青海刚, 高永益 申请人:京东方科技集团股份有限公司, 成都京东方光电科技有限公司