驱动集成电路的制作方法
【专利摘要】一种驱动集成电路，包括信号处理电路、接收器及终端电阻提供电路。接收器耦接第一传输线及第二传输线，并经第一传输线及第二传输线接收一传输信号后输出至信号处理电路。终端电阻提供电路耦接接收器。
【专利说明】驱动集成电路
【技术领域】
[0001]本发明是有关于一种驱动电路，且特别是有关于一种驱动集成电路。
【背景技术】
[0002]平面显示器为现今广泛应用的产品。为求平面显示器画面的写实与生动，无可避免地必须提高画面分辨率和提升画面更新频率，因此高速应用的平面显示器便因应而生。面对高速应用的需求，传输线的反射与衰减导致提高平面显示器使用频率的困难，因此传输线必须有适当的阻抗匹配。
[0003]传统应用会将阻抗匹配的终端电阻，置放于最接近驱动集成电路输入端的印刷电路板上。然而，实际进入驱动集成电路内部的高速信号无可避免地仍旧会经过一段阻抗不匹配的路径，导致高速信号失真而降低了高速信号实际可达到的最高速度。
【发明内容】
[0004]本发明是有关于一种驱动集成电路。
[0005]根据本发明，提出一种驱动集成电路。驱动集成电路包括信号处理电路、接收器及终端电阻提供电路。接收器耦接第一传输线及第二传输线，并经第一传输线及第二传输线接收一传输信号后输出至信号处理电路。终端电阻提供电路是耦接接收器。
[0006]为了对本发明的上述及其它方面有更佳的了解，下文特举实施例，并配合所附图式，作详细说明如下。
【专利附图】
【附图说明】
[0007]图1绘示为一种具终端电阻提供电路的驱动集成电路的方块图。
[0008]图2绘示为依照第一实施例的驱动集成电路的示意图。
[0009]图3绘示为依照第二实施例的驱动集成电路的示意图。
[0010]图4绘示为依照第三实施例的驱动集成电路的示意图。
[0011]图5绘示为依照第四实施例的驱动集成电路的示意图。
[0012]图6绘示为依照第五实施例的驱动集成电路的示意图。
[0013]图7绘示为依照第六实施例的驱动集成电路的示意图。
[0014]图8绘示为依照第七实施例的一种显示驱动电路的示意图。
[0015]图9绘示为依照第八实施例的一种显示驱动电路的示意图。
[0016]图10绘示为依照第九实施例的一种显示驱动电路的示意图。
[0017]图11绘示为依照第九实施例的一种显示器的示意图。
[0018][主要元件标号说明]
[0019]10:驱动集成电路11:信号处理电路
[0020]12:接收器13、13(1)~16(6):终端电阻提供电路
[0021]20P、20N:传输线30:时序控制器[0022]40、50、60、70:印刷电路板 80:基板
[0023]90:显示面板111:模拟电路
[0024]112:数字电路121:保护电路
[0025]Rl ~Rn、Rll ~Rln、R21 ~R2n:终端电阻
[0026]Sffl ~SW4、Sffll ~Rln、Sff21 ~SW2n
【具体实施方式】
[0027]请参照图1，图1绘示为一种具终端电阻提供电路的驱动集成电路的方块图。驱动集成电路10包括信号处理电路11、接收器12及终端电阻提供电路13。信号处理电路11还包括模拟电路111及数字电路112。数字电路112耦接模拟电路111，且模拟电路111耦接接收器12。接收器12耦接传输线20P及传输线20N，并经传输线20P及传输线20N接收一传输信号后输出至信号处理电路11。举例来说，驱动集成电路10例如为源极驱动集成电路，驱动集成电路10接收由时序控制器产生的传输信号。驱动集成电路10是被时序控制器分支驱动(Mult1-drive)。也就是说，时序控制器的一个通道同时连接至数个驱动集成电路10的接收器12。终端电阻提供电路13耦接接收器12。接收器12还包括保护电路121，终端电阻提供电路13耦接至保护电路121。保护电路121耦接传输线20P及传输线20N。
[0028]前述终端电阻提供电路13是内建于驱动集成电路10，且能于传输线20P与传输线20N之间提供终端电阻。因此，不仅能缩短阻抗不匹配的路径及提高传输信号的质量，也能提升传输信号所能达到的最高频率。
[0029]第一实施例
[0030]请参照图2，图2绘示为依照第一实施例的驱动集成电路的示意图。前述终端电阻提供电路13于第一实施例是以终端电阻提供电路13(1)为例说明。终端电阻提供电路13(1)包括终端电阻R1。终端电阻Rl的一端电性连接至传输线20P，终端电阻Rl的另一端电性连接至传输线20N。 [0031]第二实施例
[0032]请参照图3，图3绘示为依照第二实施例的驱动集成电路的示意图。前述终端电阻提供电路13于第二实施例是以终端电阻提供电路13(2)为例说明。终端电阻提供电路13(2)包括终端电阻R1、开关SWl及开关SW2。终端电阻Rl的一端经开关SWl耦接至传输线20P，终端电阻Rl的另一端经开关SW2耦接至传输线20N。
[0033]第三实施例
[0034]请参照图4，图4绘示为依照第三实施例的驱动集成电路的示意图。前述终端电阻提供电路13于第三实施例是以终端电阻提供电路13(3)为例说明。终端电阻提供电路13 (3)包括开关SW3、终端电阻Rl及终端电阻R2。开关SW3的一端经该终端电阻Rl耦接至传输线20P，开关SW3的另一端经终端电阻Rl耦接至传输线20N。
[0035]第四实施例
[0036]请参照图5，图5绘示为依照第四实施例的驱动集成电路的示意图。前述终端电阻提供电路13于第四实施例是以终端电阻提供电路13(4)为例说明。终端电阻提供电路13 (4)包括终端电阻Rl及开关SW4，终端电阻Rl的一端经开关SW4耦接至传输线20P，终端电阻Rl的另一端耦接至传输线20N。[0037]第五实施例
[0038]请参照图6，图6绘示为依照第五实施例的驱动集成电路的示意图。前述终端电阻提供电路13于第五实施例是以终端电阻提供电路13(5)为例说明。终端电阻提供电路13(5)包括开关3121~51211、终端电阻1?11~1?111及终端电阻1?21~1?211，终端电阻1?11~Rln的一端耦接至传输线20P。开关SW21~SW2n的一端分别耦接至终端电阻Rll~Rln的另一端，开关SW21~SW2n的另一端分别耦接至终端电阻R21~R2n的一端，终端电阻R21~R2n的另一端耦接至传输线20N。
[0039]第六实施例
[0040]请参照图7，图7绘示为依照第六实施例的驱动集成电路的示意图。前述终端电阻提供电路13于第六实施例是以终端电阻提供电路13(6)为例说明。终端电阻提供电路13(6)包括终端电阻Rl~Rn及开关SWll~SWln。开关SWll~SWln的一端耦接至传输线20P，开关SWll~SWln的另一端分别耦接至终端电阻Rl~Rn的一端。终端电阻Rl~Rn的另一端耦接至传输线20N。
[0041]第七实施例
[0042]请参照图8,图8绘示为依照第七实施例的一种显示驱动电路的示意图。需说明的是，图8绘示的每一条实线包括用以传递传输信号的数条传输线。时序控制器30经由印刷电路板40分支驱动数个驱动集成电路10，并经由印刷电路板50分支驱动数个驱动集成电路10。由于终端电阻内建于驱动集成电路10，因此缩短了阻抗不匹配的路径，大为提高了高速信号的信号质量，也提升了高速信号所能达到的最高频率。 [0043]第八实 施例
[0044]请参照图9,图9绘示为依照第八实施例的一种显示驱动电路的示意图。需说明的是，图9绘示的每一条实线包括用以传递传输信号的数条传输线。时序控制器30经由印刷电路板40及印刷电路板50分支驱动数个驱动集成电路10，并经由印刷电路板50分支驱动数个驱动集成电路10。由于终端电阻内建于驱动集成电路10，因此缩短了阻抗不匹配的路径，大为提高了高速信号的信号质量，也提升了高速信号所能达到的最高频率。
[0045]第九实施例
[0046]请参照图10,图10绘示为依照第九实施例的一种显示驱动电路的示意图。需说明的是，图10绘示的每一条实线包括用以传递传输信号的数条传输线。时序控制器30经由印刷电路板60分支驱动数个驱动集成电路10。由于终端电阻内建于驱动集成电路10，因此缩短了阻抗不匹配的路径，大为提高了高速信号的信号质量，也提升了高速信号所能达到的最闻频率。
[0047]第十实施例
[0048]请参照图11，图11绘示为依照第九实施例的一种显示器的示意图。需说明的是，图11绘示的每一条实线包括用以传递传输信号的数条传输线。时序控制器30是设置于印刷电路板70上，而驱动集成电路10及显示面板是设置于基板80上以形成玻璃覆晶基板(Chip-On-Glass, COG)。时序控制器30经印刷电路板70及基板80电性连接驱动集成电路
10。由于终端电阻内建于驱动集成电路10，因此缩短了阻抗不匹配的路径，大为提高了高速信号的信号质量，也提升了高速信号所能达到的最高频率。
[0049]综上所述，虽然本发明已以实施例揭露如上，然其并非用以限定本发明。本发明所属【技术领域】中具有通常知识者，在不脱离本发明的精神和范围内，当可作各种的更动与润饰。因此，本发明的保护范围当视所附的权利要求范围所界定者为准。
【权利要求】
1.一种驱动集成电路，包括: 一信号处理电路； 一接收器，耦接一第一传输线及一第二传输线，并经该第一传输线及该第二传输线接收一传输信号后输出至该信号处理电路；以及 一终端电阻提供电路，耦接该接收器。
2.根据权利要求1所述的驱动集成电路，其中该终端电阻提供电路包括一终端电阻，该终端电阻的一端电性连接至该第一传输线，该终端电阻的另一端电性连接至该第二传输线。
3.根据权利要求2所述的驱动集成电路，其中该终端电阻提供电路包括一终端电阻、一第一开关及一第二开关，该终端电阻的一端经该第一开关耦接至该第一传输线，该终端电阻的另一端经该第二开关耦接至该第二传输线。
4.根据权利要求2所述的驱动集成电路，其中该终端电阻提供电路包括一开关、一第一终端电阻及一第二终端电阻，该开关的一端经该第一终端电阻耦接至该第一传输线，该开关的另一端经该第二终端电阻耦接至该第二传输线。
5.根据权利要求2所述的驱动集成电路，其中该终端电阻提供电路包括一终端电阻及一开关，该终端电阻的一端经该开关耦接至该第一传输线，该终端电阻的另一端耦接至该第二传输线。
6.根据权利要求2所述的驱动集成电路，其中该终端电阻提供电路包括多个开关、多个第一终端电阻及多个第二终端电阻，该多个第一终端电阻的一端耦接至该第一传输线，该多个开关的一端分别耦接至该多个第一终端电阻的另一端，该多个开关的另一端分别耦接至该多个第二终端电阻的一端，该多个第二终端电阻的另一端耦接至该第二传输线。
7.根据权利要求2所述的驱动集成电路，其中该终端电阻提供电路包括多个终端电阻及多个开关，该多个开关的一端耦接至该第一传输线，该多个开关的另一端分别耦接至该多个终端电阻的一端，该多个终端电阻的另一端耦接至该第二传输线。
8.根据权利要求1所述的驱动集成电路，其中该接收器包括一保护电路，该终端电阻提供电路耦接至该保护电路。
9.根据权利要求1所述的驱动集成电路，其中该驱动集成电路是被一时序控制器分支驱动。
【文档编号】G09G5/00GK103810983SQ201210459093
【公开日】2014年5月21日 申请日期:2012年11月14日 优先权日:2012年11月14日
【发明者】林立堂 申请人:联咏科技股份有限公司