专利名称：液晶显示器的栅极驱动电路及液晶显示器的制作方法
技术领域：
本实用新型属于显示技术领域，具体涉及一种液晶显示器的栅极驱动电路及液晶显示器。
背景技术：
液晶显示器现已广泛的应用于各个显示领域，如家 庭、办公、公共场所等。液晶显示器是由水平和垂直两个方向排列的像素矩阵构成的，进行显示时，通过栅极驱动电路依次向液晶显示器的各行栅极线输入高电平，对像素矩阵进行逐行扫描。图I为现有的栅极驱动电路的示意图，首先由触发信号线STV向第I个移位寄存器的输入管脚(input)输入高电平，第I个移位寄存器的输出管脚(output)向第I行栅极线G(I)输入高电平，同时向第2个移位寄存器的input输入高电平。第2个移位寄存器向G(2)和第3个移位寄存器的input输入高电平，同时还向第I个移位寄存器的复位管脚(reset)输入高电平，关闭第I个移位寄存器。依次类推，完成从G(I)至G(n)的正向扫描。本发明人在实现本实用新型的过程中发现，现有技术至少存在以下问题上述栅极驱动电路只能实现单一方向的扫描，如果要实现从G(n)至G(I)的反向扫描，就需要重新设计阵列基板的线路，因此适用范围较小。
实用新型内容本实用新型实施例提供了一种液晶显示器的栅极驱动电路及液晶显示器，解决了现有的栅极驱动电路只能以单一方向进行扫描，适用范围较小的技术问题。为达到上述目的，本实用新型的实施例采用如下技术方案—种液晶显示器的栅极驱动电路，包括η个级联的移位寄存器，至少一触发信号线STV、至少一第一控制信号线VDC1、至少一第二控制信号线VDC2，至少一第一晶体管Tl、至少一第二晶体管Τ2、至少一第三晶体管Τ3、至少一第四晶体管Τ4、至少一第五晶体管Τ5、至少一第六晶体管Τ6，其中η为整数，且η > 2 ;每一级的移位寄存器的输出管脚(output)与所述液晶显示器的栅极线G (I)-G (η)——对应相连；Tl的源极连接至STV，漏极连接至第一级的移位寄存器的输入管脚(input)；T2的源极连接至STV,漏极连接至最后一级的移位寄存器的input ；T3和T4的源极均连接至第i级的移位寄存器的output，T3和T4的漏极分别连接至第i+Ι级的移位寄存器的复位管脚(reset)和input,其中i为整数且ISiS n_l ；T5和T6的源极均连接至第j级的移位寄存器的output，T5和T6的漏极分别连接至第j-Ι级的移位寄存器的reset和input,其中j为整数且2彡j彡η ;VDCl与Tl的栅极、Τ4的栅极、Τ5的栅极相连；VDC2与Τ2的栅极、Τ3的栅极、Τ6的栅极相连。[0015]一种液晶显示器，内部设有上述栅极驱动电路。与现有技术相比，本实用新型所提供的上述技术方案具有如下优点在正向扫描模式时，将VDCl置为高电平，VDC2置为低电平，此时第一组晶体管，即Tl和所有的T4、T5导通；第二组晶体管，即Τ2和所有的Τ3、Τ6关断。STV发出的高电平通过Tl输入至第I级移位寄存器的input，第I级的移位寄存器的output向G(I)输入高电平，同时通过T4向第2级移位寄存器的input输入高电平。第2级的移位寄存器向G(2)输入高电平，并通过下一个T4向第3级移位寄存器的input输入高电平，同时还通过T5向第I级移位寄存器的reset输入高电平，关闭第I级移位寄存器。依次类推，完成从G(I)至G(n)的正向扫描。在反向扫描模式时，将VDCl置为低电平，VDC2置为高电平，此时第二组晶体管，SPT2和所有的T3、T6导通；第一组晶体管，即Tl和所有的Τ4、Τ5关断。STV发出的高电平通过Τ2输入至第η级移位寄存器的input,第η级的移位寄存器的output向G (η)输入高电平，同时通过Τ6向第η-I级移位寄存器的input输入高电平。第n_l级的移位寄存器向 G(n-l)输入高电平，并通过上一个T6向第n-2级移位寄存器的input输入高电平，同时还通过T3向第η级移位寄存器的reset输入高电平，关闭第η级移位寄存器。依次类推，完成从G(n)至G(I)的反向扫描。综上所述，本实用新型提供的栅极驱动电路，不需要更改阵列基板的线路，通过改变VDCl和VDC2的控制信号，再配合两组晶体管就能够分别实现正向扫描和反向扫描，任意一种移位寄存器都可以运用该栅极控制电路，实现可控双向扫描，因此本实用新型提供的栅极驱动电路的适用范围大，具有较高的兼容性和可操作性。
为了更清楚地说明本实用新型实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本实用新型的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。图I为现有的栅极驱动电路的部分示意图；图2为本实用新型的实施例I所提供的栅极驱动电路的示意图；图3为本实用新型的实施例I所提供的栅极驱动电路进行正向扫描时的信号时序图；图4为本实用新型的实施例I所提供的栅极驱动电路进行反向扫描时的信号时序图；图5为本实用新型的实施例2所提供的栅极驱动电路的示意图；图6A和图6B为本实用新型的实施例2中四条时钟信号线的信号时序图的两种情况。
具体实施方式
下面将结合本实用新型实施例中的附图，对本实用新型实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本实用新型一部分实施例，而不是全部的实施例。基于本实用新型中的实施例，本领域普通技术人员在没有付出创造性劳动的前提下所获得的所有其他实施例，都属于本实用新型保护的范围。实施例I :如图2所示，本实用新型实施例所提供的液晶显示器的栅极驱动电路，包括η个级联的移位寄存器，至少一触发信号线STV、至少一第一控制信号线VDC1、至少一第二控制信号线VDC2，至少一第一晶体管Tl、至少一第二晶体管，Τ2至少一第三晶体管Τ3、至少一第四晶体管Τ4、至少一第五晶体管Τ5、至少一第六晶体管Τ6，其中η为整数，且η > 2 ;每一级的移位寄存器的输出管脚(output)与所述液晶显示器的η行栅极线G (I)-G (η)——对应相连。Tl的源极连接至STV，漏极连接至第I级的移位寄存器的输入管脚(input)；T2的源极连接至STV，漏极连接至第η级的移位寄存器的输入管脚(input)；T3和T4的源极均连接至第i级的移位寄存器的输出管脚(output)，T3和T4的漏极分别连接至第i+Ι级的移位寄存器的复位管脚(reset)和输入管脚(input)，其中i为整数且 I < i < η-I ；T5和T6的源极均连接至第j级的移位寄存器的output，T5和T6的漏极分别连接至第j-Ι级的移位寄存器的reset和input,其中j为整数且2彡j彡η ;VDCl与Tl的栅极、Τ4的栅极、Τ5的栅极相连；VDC2与Τ2的栅极、Τ3的栅极、Τ6的栅极相连。栅极驱动电路中通常还包括低电平信号线VSS和时钟信号线，本实施例以两条时钟信号线CLK1、CLK2为例进行说明，VSS作为电源线连接至需要置低的移位寄存器的电源管脚，CLKl和CLK2连接至每个移位寄存器的时钟信号管脚相连，且在相邻的两个移位寄存器上各自连接的管脚互换，CLKl与CLK2输出的脉冲信号的相位也是相反的，VSS、CLKUCLK2的连接方式及功能都属于现有技术，在此不再过多赘述。可以理解的是i+1 = j ;作为一个优选方案，η>2，1彡i彡n_l时，液晶显示器的栅极驱动电路，包括触发信号线和η个移位寄存器，第一控制信号线、第二控制信号线、一个第一晶体管、一个第二晶体管，以及η-I个第三晶体管、η-I个第四晶体管、η-I个第五晶体管、η-I个第六晶体管；η个移位寄存器的输出管脚(output)均与液晶显示器的η行栅极线G(l)_G(n)一一对应相连，第一控制信号线VDCl与所述第一晶体管Tl的栅极、每个所述第四晶体管T4的栅极、每个所述第五晶体管T5的栅极相连；所述第二控制信号线VDC2与所述第二晶体管T2的栅极、每个所述第三晶体管T3的栅极、每个所述第六晶体管T6的栅极相连；所述第一晶体管Tl的源极连接至所述触发信号线STV，漏极连接第I级移位寄存器的输入管脚(input);所述第二晶体管T2的源极连接至所述触发信号线STV，漏极连接至第η级的移位寄存器的输入管脚(input)；第i个第三晶体管T3的源极连接于第i个移位寄存器的输出管脚(output)，漏极连接于第i+Ι个移位寄存器的复位管脚(reset)；第i个第四晶体管T4的源极连接于第i个移位寄存器的输出管脚(output)，漏极连接于第i+Ι个移位寄存器的输入管脚(input)；[0044]第i个第五晶体管T5的源极连接于第i+Ι个移位寄存器的输出管脚(output)，漏极连接于第i个移位寄存器的复位管脚(reset)；第i个第六晶体管T6的源极连接于第i+Ι个移位寄存器的输出管脚(output)，漏极连接于第i个移位寄存器的输入管脚(input)。作为一个优选方案，η为2的整数倍。本实施例中包括两条时钟信号线，那么把移位寄存器的个数设为2的整数倍，就可以将每两个移位寄存器作为一组，即移位寄存器的连接周期为2，与时钟信号的周期相适应。在正向扫描模式时，将VDCl置为高电平，VDC2置为低电平，此时第一组晶体管，SPTl和所有的Τ4、Τ5导通；第二组晶体管，即Τ2和所有的Τ3、Τ6关断。如图2所示，STV发出的高电平通过Tl输入至第I级移位寄存器的input,第I级的移位寄存器的output向G(I)输入高电平，同时另一个output通过T4向第2级移位寄存器的input输入高电平。第2级的移位寄存器向G(2)输入高电平，并通过下一个T4向第3级移位寄存器的input输入高电平，同时还通过T5向第I级移位寄存器的reset输入高电平，关闭第I级移位寄 存器。依次类推，完成从G(I)至G(n)的正向扫描，各线路上的信号时序图如图3所示。在反向扫描模式时，将VDCl置为低电平，VDC2置为高电平，此时第二组晶体管，即T2和所有的T3、T6导通；第一组晶体管，即Tl和所有的T4、T5关断。如图2所示，STV发出的高电平通过T2输入至第η级移位寄存器的input,第η级的移位寄存器的output向G(η)输入高电平，同时通过Τ6向第η-I级移位寄存器的input输入高电平。第n_l级的移位寄存器向G(n-l)输入高电平，并通过上一个T6向第n-2级移位寄存器的input输入高电平，同时另一个output还通过T3向第η级移位寄存器的reset输入高电平,关闭第η级移位寄存器。依次类推，完成从G(n)至G(I)的反向扫描，各线路上的信号时序图如图4所示。综上所述，本实用新型实施例提供的栅极驱动电路，不需要更改阵列基板的线路，通过改变VDCl和VDC2的控制信号，再配合两组晶体管就能够分别实现正向扫描和反向扫描，任意一种移位寄存器都可以运用该栅极控制电路，实现可控双向扫描，因此本实用新型实施例提供的栅极驱动电路的适用范围大，具有较高的兼容性和可操作性。可以理解的是，本实用新型提供的栅极驱动电路中，任意一个晶体管的源极和漏极都是可以互换位置的，并不局限于上述连接方式。实施例2:如图5所示，本实施例提供的栅极驱动电路与实施例I基本相同，其不同点在于，本实施例中包括四条时钟信号线CLK1、CLK2、CLK3、CLK4，其中CLK2较CLKl有1/2的脉冲宽度滞后，CLK4较CLK3有1/2脉冲宽度的滞后，CLKl与CLK3输出的脉冲信号的相位相反，CLK2与CLK4输出的脉冲信号的相位相反(见图6A)，或者CLK1，CLK2，CLK3，CLK4在一个脉冲周期内依次输出(见图6B)。同时，移位寄存器的个数为4的整数倍，即移位寄存器的连接周期为4。具体连接时，可将级数为奇数的移位寄存器与级数为偶数的移位寄存器分成相互独立的两部分，每个部分各自按照实施例I中的方式连接。也就是将第1、3、5……η-I级的移位寄存器按照实施例I中的方式连接，并且这些奇数级的移位寄存器仅与CLKl和CLK3相连；将第2、4、6……η级的移位寄存器也按照相同的方式连接，并且这些偶数级移位寄存器仅与CLK2和CLK4相连。相当于将η个级联的移位寄存器分成奇、偶两部分，而每一部分各自独立工作，只是将这两部分分别使用。根据上述原理，本实用新型实施例提供的栅极驱动电路，还可用于具有六条时钟信号线的情况，此时移位寄存器的数量η优选为6的整数倍。具体实现方式与上述实施例类似，只是将移位寄存器分成相互独立的三部分，即第1、4、7……级，第2、5、8……级，和第
3、6、9……级的移位寄存器。本实用新型实施例还提供一种液晶显示器，内部设有上述任意一种栅极驱动电路，以实现液晶显示器各行栅极线的正向扫描和反向扫描。由于本实用新型实施例提供的液晶显示器与上述实施例所提供的栅极驱动电路具有相同的技术特征，所以也能产生相同的技术效果，解决相同的技术问题。以上所述，仅为本实用新型的具体实施方式
，但本实用新型的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本实用新型揭露的技术范围内，可轻易想到的变化或替换，都应涵盖在本实用新型的保护范围之内。因此，本实用新型的保护范围应以权利要求的保护范围为准。
权利要求1.一种液晶显示器的栅极驱动电路，其特征在于包括η个级联的移位寄存器，至少一触发信号线、至少一第一控制信号线、至少一第二控制信号线，至少一第一晶体管、至少一第二晶体管，至少一第三晶体管、至少一第四晶体管、至少一第五晶体管、至少一第六晶体管，其中η为整数,且η > 2 ； 每一级的所述移位寄存器的输出管脚与所述液晶显示器的栅极线一一对应相连； 所述第一晶体管的源极连接至所述触发信号线，漏极连接至第一级的移位寄存器的输入管脚； 所述第二晶体管的源极连接至所述触发信号线，漏极连接至最后一级的移位寄存器的输入管脚； 所述第三晶体管和所述第四晶体管的源极均连接至第i级的移位寄存器的输出管脚，所述第三晶体管和所述第四晶体管的漏极分别连接至第i+Ι级的移位寄存器的复位管脚和输入管脚，其中i为整数且KiSn-I; 所述第五晶体管和所述第六晶体管的源极均连接至第j级的移位寄存器的输出管脚，所述第五晶体管和所述第六晶体管的漏极分别连接至第j-ι级的移位寄存器的复位管脚和输入管脚，其中j为整数且2 < j < η ; 所述第一控制信号线与所述第一晶体管的栅极、所述第四晶体管的栅极、所述第五晶体管的栅极相连； 所述第二控制信号线与所述第二晶体管的栅极、所述第三晶体管的栅极、所述第六晶体管的栅极相连。
2.根据权利要求I所述的栅极驱动电路，其特征在于还包括至少一电源线，所述电源线连接至每个所述移位寄存器的电源管脚。
3.根据权利要求I所述的栅极驱动电路，其特征在于还包括至少两条时钟信号线，所述时钟信号线连接至每个所述移位寄存器的时钟信号管脚。
4.根据权利要求3所述的栅极驱动电路，其特征在于所述时钟信号线的数量为两条、四条或六条。
5.根据权利要求4所述的栅极驱动电路，其特征在于所述η为2、4或6的整数倍。
6.一种液晶显示器，其特征在于包括权利要求I至5任一项所述的栅极驱动电路。
专利摘要本实用新型实施例公开了一种液晶显示器及其栅极驱动电路，属于显示技术领域。解决了现有的栅极驱动电路只能以单一方向进行扫描，适用范围较小的技术问题。该栅极驱动电路，包括n个级联的移位寄存器，触发信号线STV、第一控制信号线VDC1、第二控制信号线VDC2，至少一晶体管T1、T2、T3、T4、T5、T6；T1的源极连接至STV，漏极连接至第1级的移位寄存器的input；T2的源极连接至STV，漏极连接至第n级的移位寄存器的input；T3和T4连接至第i级与第i+1级的移位寄存器之间；T5和T6连接至第j级与第j-1级的移位寄存器之间；VDC1与T1的栅极、T4的栅极、T5的栅极相连；VDC2与T2的栅极、T3的栅极、T6的栅极相连(n，i，j为整数)。该液晶显示器内部设有上述栅极驱动电路。
文档编号G09G3/36GK202720872SQ20122018027
公开日2013年2月6日 申请日期2012年4月25日 优先权日2012年4月25日
发明者邵贤杰, 马睿, 王国磊, 胡明 申请人:合肥京东方光电科技有限公司, 京东方科技集团股份有限公司