薄膜晶体管驱动电路及其驱动方法、液晶显示装置制造方法
【专利摘要】本发明公开了一种薄膜晶体管驱动电路及其驱动方法、液晶显示装置，其中，所述薄膜晶体管驱动电路包括，多条扫描线，依次为每条扫描线加载扫描信号的扫描信号输出端口，每条扫描线连接有逻辑电路，且各逻辑电路连接至控制信号线。本发明通过为驱动电路增加逻辑电路，并利用逻辑电路的逻辑关系，在设定时间内输入与逻辑电路的真值表相应的输入控制信号，从而，得到输出至扫描线的能够改善扫描线上的扫描信号的输出控制信号，进而达到改善关断时的延迟失真的目的。
【专利说明】薄膜晶体管驱动电路及其驱动方法、液晶显示装置【技术领域】
[0001]本发明涉及显示【技术领域】，尤其涉及一种薄膜晶体管驱动电路及其驱动方法、液晶显示装置。
【背景技术】
[0002]现有技术中的薄膜晶体管(Thin Film Transistor，TFT)液晶显示装置，通过有源开关的方式来实现对各个像素的独立精确控制，因此，相比之前的无源驱动可以实现更精细的显示效果。
[0003]其中，TFT驱动电路中的扫描线具有一定的阻抗，因此，可以将驱动电路中的各扫描线等效为如图1所不的串联RC电路。
[0004]在理想情况下，当从扫描线的输入端为其加载扫描信号时，会呈现如图2 (a)所示的扫描信号波形图，其中，TFT在^时刻开启，在t2时刻关断。而实际当中，由于图1中与扫描线等价的串联RC电路的影响，会导致扫描信号传输过程中扫描信号的延迟失真，形成如图2 (b)所示的失真扫描信号波形图，其中，TFT在^时刻开启，在t’2时刻关断，t’2>t2，可见，TFT在关断时刻产生了延迟失真。而且，在扫描信号的传输过程中，扫描信号的延迟失真程度不同，越是接近扫描线末端，串联RC的等效阻抗越大，扫描信号的延迟失真就越严重。
[0005]在现有的液晶显示装置中，扫描信号的延迟失真容易影响显示质量，导致产生如区域闪烁、串扰等不良问题。
[0006]目前，常见的扫描线设计方案由如下三种:
[0007]1、单边驱动，如图3 Ca)所示，此种方案设计简单，但是会存在上述延迟失真等问题。
[0008]2、双边驱动，如图3 (b)所示，该方案虽然可以改善延迟失真，但是设计电路较为复杂，且对时钟信号的同步要求较高，同时，还会产生增加功耗、降低可靠性等问题。
[0009]3、交错驱动，如图3 (C)所示，虽然该方案可以从视觉方面改善延迟失真造成的不良问题(如闪烁、串扰)，但并不能从本质上改善延迟失真；而且由于交错驱动而增加的时钟信号会加重驱动集成电路的负荷。
【发明内容】
[0010]有鉴于此，本发明实施例提供一种薄膜晶体管TFT驱动电路及其驱动方法、显示装置，用以解决现有技术中存在的扫描线上关断信号的延迟造成的信号劣化失真的问题。
[0011]本发明实施例采用以下技术方案:本发明提供一种薄膜晶体管驱动电路，所述驱动电路包括:多条扫描线；扫描信号输出端口，用于为每条扫描线加载扫描信号；逻辑电路，与每条扫描线连接，且各逻辑电路连接至控制信号线。
[0012]本发明还提供一种对所述的驱动电路进行驱动的方法，所述方法包括:扫描信号输出端口依次为每条扫描线加载扫描信号，以及控制信号线为连接的所述逻辑电路加载输入控制信号，并由逻辑电路为自身所连接的扫描线加载输出控制信号，当加载在所述扫描线上的开启信号的时长达到第一设定时长时，所述输出控制信号在第二设定时长内反向，使得加载在所述扫描线上的扫描信号的电压状态为关断信号的电压状态。
[0013]本发明还提供一种液晶显示装置，包括任一上述的驱动电路。
[0014]本发明的有益效果如下:
[0015]在本发明实施例中，通过为驱动电路增加逻辑电路，并利用逻辑电路的逻辑关系，在设定时间内输入与逻辑电路的真值表相应的输入控制信号，从而，得到输出至扫描线的能够改善扫描线上的扫描信号的输出控制信号，从而，改善关断时的延迟失真。
【专利附图】
【附图说明】
[0016]为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简要介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域的普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。
[0017]图1为【背景技术】中扫描线与RC串联电路的等效示意图；
[0018]图2 Ca)为理想情况下扫描信号的波形示意图；
[0019]图2 (b)为实际情况下扫描信号的波形示意图；
[0020]图3 Ca)为现有技术中单边驱动结构示意图；
[0021]图3 (b)为现有技术中双边驱动结构示意图；
[0022]图3 (C)为现有技术中交错驱动结构示意图；
[0023]图4为本发明实施例一提供的一种薄膜晶体管驱动电路的结构示意图；
[0024]图5 Ca)为第一类型的逻辑电路对应的真值表；
[0025]图5 (b)为第二类型的逻辑电路对应的真值表；
[0026]图6 Ca)为本发明实施例一中的提供的第一类型的逻辑电路结构示意图；
[0027]图6 (b)为本发明实施例一中的提供的第二类型的逻辑电路结构示意图；
[0028]图7为本发明实施例二提供的一种利用实施例一中的薄膜晶体管驱动电路进行驱动的方法步骤流程图；
[0029]图8为利用包含第一类型的逻辑电路的薄膜晶体管驱动电路进行驱动前、后的信号时序对比图。
【具体实施方式】
[0030]为了使本发明的目的、技术方案和优点更加清楚，下面将结合附图对本发明作进一步地详细描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其它实施例，都属于本发明保护的范围。
[0031]在本发明实施例中，通过为驱动电路增加逻辑电路，并利用逻辑电路的逻辑关系，在设定时间内输入与逻辑电路的真值表相应的输入控制信号，从而，得到输出至扫描线的能够改善扫描线上的扫描信号的输出控制信号，从而，改善关断时的延迟失真。
[0032]如图4所示，为本发明实施例一提供的一种薄膜晶体管驱动电路的结构示意图，该驱动电路具体包括:
[0033]多条扫描线101。
[0034]扫描信号输出端口 102，用于依次为每条扫描线加载扫描信号的扫描信号。
[0035]多个逻辑电路103，且各逻辑电路的一端连接在扫描线101的末端，另一端连接至控制信号线104。
[0036]在图4所示的驱动电路图中，由驱动集成电路(如图中所示驱动IC)向连接的扫描信号输出端口 102提供控制信号,驱动扫描信号输出端口 102输出扫描信号，同时,还为连接的各逻辑电路103提供输入控制信号，其中，所有的控制信号及扫描信号都为周期信号，可由对驱动IC的设置控制加载高低电平的时间，以根据实际需求控制调节。
[0037]而对于图4中的各逻辑电路103，可以为由多个薄膜晶体管组合而成的逻辑电路。在实际当中，针对以上逻辑电路103，可以区分为两种类型的逻辑电路结构，如图5 (a)和图5 (b)所示，分别为第一类型的逻辑电路对应的真值表和第二类型的逻辑电路对应的真值表，在这两份真值表中，均是以高电平为开启电压(标识为I)、低电平为关断电压(标识为
0)为例进行逻辑分析的，然而，本发明并不对开启电压的电平状态作具体限定，由于无论高电平或是低电平均可以触发开启薄膜晶体管，因此，还可以以低电平为开启电压(标识为
1)、高电平为关断电压(标识为O)为例进行逻辑分析，本发明在此不作赘述，只要能表述清楚所示真值表即可。
[0038]在图5 (a)的真值表中，当扫描线上的扫描信号为低电平时，无论为逻辑电路输入的输入控制信号为高电平还是低电平，该逻辑电路输出的输出控制信号均为低电平，因此不会对扫描线上的电压状态为低电平的扫描信号产生影响。当扫描线上的扫描信号为高电平时，若为逻辑电路输入的输入控制信号为低电平，贝1J该逻辑电路输出的输出控制信号为低电平，该输出控制信号会加载在扫描线上，使得扫描信号变为低电平；若为该逻辑电路输入的输入控制信号为高电平，则该逻辑电路输出的输出控制信号为高电平，不会对扫描线上的电压状态为高电平的扫描信号产生影响。
[0039]在图5 (b)的真值表中，当扫描线上的扫描信号为低电平时，无论为逻辑电路输入的输入控制信号为高电平还是低电平，该逻辑电路输出的输出控制信号均为低电平，因此不会对扫描线上的电压状态为低电平的扫描信号产生影响。当扫描线上的扫描信号为高电平时，若为逻辑电路输入的输入控制信号为低电平，贝1J该逻辑电路输出的输出控制信号为高电平，不会对扫描线上的电压状态为高电平的扫描信号产生影响；若为该逻辑电路输入的输入控制信号为高电平，则该逻辑电路输出的输出控制信号为低电平，该输出控制信号加载在扫描线上，使得扫描信号变为低电平。
[0040]因此，对于逻辑电路103而言，无论其内部结构如何，都只会存在上述两种逻辑分析结果，对应于上述两类真值表，第一类型的逻辑电路和第二类型的逻辑电路分别可以有多种结构，且各逻辑电路中的薄膜晶体管的类型和数量并不做具体限定，可以根据需求进行选择和设置。
[0041]可选地，如图6 (a)所示，为本发明实施例一中的一种逻辑电路结构图，该逻辑电路为第一类型的逻辑电路，包括:三个P型薄膜晶体管和三个N型薄膜晶体管，其中，各薄膜晶体管之间直接相连或通过节点间接相连，具体连接关系为:
[0042]第一 P型薄膜晶体管201，其栅极与扫描线相连，漏极与第一节点相连，源极与第二节点相连，其中，第一节点与高电平信号线相连，第二节点与第三节点相连；
[0043]第二 P型薄膜晶体管202，其栅极通过第四节点与控制信号线相连，漏极与第一节点相连，源极与第二节点相连；
[0044]第三P型薄膜晶体管203，其栅极与第五节点相连，漏极与高电平信号线相连，源极与第六节点相连，其中，第六节点与扫描线相连；
[0045]第一 N型薄膜晶体管204，其栅极与第五节点相连，漏极与第六节点相连，源极与低电平信号线相连；
[0046]第二 N型薄膜晶体管205，其栅极与扫描线相连，漏极与第三节点相连，源极与第三N型薄膜晶体管的漏极相连；
[0047]第三N型薄膜晶体管206，其栅极通过第四节点与控制信号线相连，漏极与第二 N型薄膜晶体管的源极相连，源极与低电平信号线相连。
[0048]其中,在图6 Ca)中,第一节点?第六节点依次可以标记为节点I?节点6。
[0049]可选地，如图6 (b)所示，为本发明实施例一中的另一种逻辑电路结构图，该逻辑电路为第二类型的逻辑电路，包括四个P型薄膜晶体管和四个N型薄膜晶体管，其中，各薄膜晶体管之间直接相连或通过节点间接相连，具体地连接关系为:
[0050]第一 P型薄膜晶体管301，其栅极通过第二节点与所述控制信号线相连，漏极通过第一节点与高电平信号线相连，源极与第四节点相连，其中，第四节点与第五节点相连；
[0051]第二 P型薄膜晶体管302，其栅极与扫描线相连，漏极通过第三节点与高电平信号线相连，源极与第六节点相连，其中，第六节点与第七节点相连；
[0052]第三P型薄膜晶体管303，其栅极与第五节点相连，漏极通过第三节点与高电平信号线相连，源极与第六节点相连；
[0053]第四P型薄膜晶体管304，其栅极与第八节点相连，漏极通过第一节点与高电平信号线相连，源极通过第九节点与扫描线相连，其中，第八节点与第七节点相连；
[0054]第一 N型薄膜晶体管305，其栅极通过第二节点与控制信号线相连，漏极与第四节点相连，源极通过第十节点与低电平信号线相连；
[0055]第二 N型薄膜晶体管306，其栅极与扫描线相连，漏极与第七节点相连，源极与第四N型薄膜晶体管的漏极相连；
[0056]第三N型薄膜晶体管307，其栅极与第八节点相连，漏极通过第九节点与扫描线相连，源极通过第十节点与低电平信号线相连；
[0057]第四N型薄膜晶体管308，其栅极与第五节点相连，漏极与第二 N型薄膜晶体管的源极相连，源极与低电平信号线相连。
[0058]可选地，在本发明实施例中，源极与漏极不做具体限定，在一定程度上，源、漏极作为两个电极可以互换。
[0059]通过上述实施例一介绍的驱动电路，无论该驱动电路中的逻辑电路的类型如何，都可以通过自身类型所对应的真值表中的逻辑关系，选择合适的输入控制信号，进而得到输出至扫描线的可以改善扫描信号的输出控制信号。
[0060]基于以上实施例一提供的驱动电路，本发明实施例提供了一种利用实施例一所述的驱动电路进行驱动的方法，以下详细介绍该方案。
[0061]如图7所示，为本发明实施例二提供的一种利用实施例一所述的驱动电路进行驱动的方法步骤流程图，该方法具体包括以下步骤:
[0062]步骤401:扫描信号输出端口依次为每条扫描线加载扫描信号。
[0063]步骤402:控制信号线为连接的所述逻辑电路加载输入控制信号，并由逻辑电路为自身所连接的扫描线加载输出控制信号。
[0064]步骤403:当加载在所述扫描线上的开启信号的时长达到第一设定时长时，所述输出控制信号在第二设定时长内反向，使得加载在所述扫描线上的扫描信号的电压状态为关断信号的电压状态。
[0065]可选地，为了使输出控制信号在特定时间内起到改善扫描信号的作用，可以进行这样的设置:
[0066]在扫描信号为关断信号时，即此时的TFT本来就处于关断状态，则加载在扫描线上的输出控制信号不论是否反向都不会改变关断信号的电压状态，对应于图5 (a)逻辑关系1、2和图5 (b)中的逻辑关系1、2 ；
[0067]在扫描信号为开启信号，且开启信号加载时长未达到第一设定时长，即此时的TFT处于开启状态，但是距离关断该TFT还有一定时长，那么，将图5 (a)所对应的的逻辑电路中输出控制信号设置为与开启信号同向，对应于图5 (a)逻辑关系4;以及将图5 (b)所对应的的逻辑电路中输出控制信号设置为与开启信号反向，对应于图5 (b)逻辑关系3，才不会改变开启信号的电压状态。
[0068]可选地，当利用包含图6 (a)所示的逻辑电路的驱动电路进行驱动时，可以结合图8中的信号时序图对以下方案进行详细说明，且该时序图中以高电平作为开启电压。
[0069]在该方案中，选择其中的一条扫描线为例进行描述。如图8中的上图，在现有技术中，当第一行为该扫描线加载扫描信号时，该扫描信号在设定时刻变换为开启信号(高电平)，当持续该高电平第一设定时长t时，再经过特定时长△ t2后，该高电平就会在下降时延At1内逐渐变换为低电平(对应于时序图以低电平为开启电压为例，该At1则会表示上升时延)；其中，该下降时延At1会影响TFT关断，造成显示装置的闪烁、串扰等不良问题。
[0070]由于上述实施例一所涉及的逻辑电路中，可以通过调整输入控制信号来得到可以改善扫描线的扫描信号的输出控制信号，因此，在本发明实施例中，可以利用图6 (a)所示的逻辑电路来改善扫描信号的劣化。
[0071]具体地，当第一行为该扫描线加载扫描信号时，该扫描信号在设定时刻变换为开启信号(高电平)。在该设定时刻之前，扫描信号一直处于关断信号(低电平)的电压状态，此时，第一 P型薄膜晶体管201、第一 N型薄膜晶体管204分别导通，第三P型薄膜晶体管203、第二 N型薄膜晶体管205同时关闭，加载在扫描线上的输出控制信号不论是否与关断信号反向都不会改变关断信号的电压状态，也就是说，无论输入控制信号是否与关断信号反向都不会改变所述关断信号的电压状态。而时序图中输入控制信号在这段时间内是处于高电平状态的。当扫描线持续高电平第一设定时长t时，输入控制信号由之前的高电平变换为低电平，且该低电平持续至输入控制信号转换为低电平的那一时刻，即低电平持续第二设定时长At，其中，At为特定时长At2与下降时延At1之和。
[0072]由于当加载在逻辑电路上的输入控制信号与开启信号反向时，第二 P型薄膜晶体管202、第一 N型薄膜晶体管204、第二 N型薄膜晶体管205分别导通，第一 P型薄膜晶体管201、第三P型薄膜晶体管203、第三N型薄膜晶体管206同时关闭，则加载在扫描线上的输出控制信号与开启信号反向，才会使得加载在所述扫描线上的扫描信号的电压状态为关断信号的电压状态，得到如图8中下图所示的信号。而当加载在逻辑电路上的输入控制信号与开启信号同向时，第三P型薄膜晶体管203、第二 N型薄膜晶体管205、第三N型薄膜晶体管206导通，第一 P型薄膜晶体管201、第二 P型薄膜晶体管202、第一 N型薄膜晶体管204关闭，加载在扫描线上的输出控制信号与开启信号同向，使得加载在所述扫描线上的扫描信号的电压状态仍为开启信号的电压状态。因此，在第二设定时长内，将输入控制信号变换为低电平，并利用逻辑电路使得输出控制信号同样为低电平，输出至扫描线，使扫描线上的高电平变为低电平，从而改善关断时的信号劣化。
[0073]需要说明的是，在这一第二设定时长内，之所以在下降时延开始之前就将输入控制信号反向，是因为，这样可以最大程度的改善扫描信号在下降时延的延迟失真。
[0074]可选地，由上述可知，第一设定时长t通过以下公式(I)确定:
[0075]t=T-(At-At!)(1)
[0076]其中，所述t为所述第一设定时长；所述T为理想状态时开启信号的加载时长；At为所述第二设定时长；At1为电压的上升时延或电压的下降时延。可选地，扫描线上的开启信号持续所述第二设定时长的取值范围可以为IOOns~900ns。
[0077]除了利用包含图6(a)所示的逻辑电路的驱动电路进行驱动可以得到上述效果外，还可以利用图6 (b)所示的逻辑电路进行驱动，同样可以改善延迟信号的劣化问题。以下结合6 (b)所示的逻辑电路进行简单分析，其原理同针对图6 (a)所示的逻辑电路进行的描述类似，只是在第二设定时长内，与图6 (a)所示的逻辑电路的具体功能体现不同。
[0078]可选地，当利用图6 (b)所示的逻辑电路进行驱动时，在所述第二设定时长内:
[0079]当所述扫描信号为关断信号时，第二P型薄膜晶体管302、第三N型薄膜晶体管307分别导通，第四P型薄膜晶体管304、第二 N型薄膜晶体管306同时关闭，加载在扫描线上的输出控制信号不论是否与关断信号反向都不会改变所述关断信号的电压状态，也就是说，无论输入控制信号是否与关断信号反向都不会改变所述关断信号的电压状态；
[0080]当所述扫描信号为开启信号时，若加载在逻辑电路上的输入控制信号与开启信号反向，第一 P型薄膜晶体管301、第四P型薄膜晶体管304、第二 N型薄膜晶体管306、第四N型薄膜晶体管308分别导通，第二 P型薄膜晶体管302、第三P型薄膜晶体管303、第一 N型薄膜晶体管305、第三N型薄膜晶体管307同时关闭，则加载在扫描线上的输出控制信号与开启信号同向，使得加载在所述扫描线上的扫描信号的电压状态仍为开启信号的电压状态；若加载在逻辑电路上的输入控制信号与开启信号同向，第三P型薄膜晶体管303、第一N型薄膜晶体管305、第二 N型薄膜晶体管306、第三N型薄膜晶体管307分别导通，第一 P型薄膜晶体管301、第二 P型薄膜晶体管302、第四P型薄膜晶体管304、第四N型薄膜晶体管308同时关闭，则加载在扫描线上的控制信号与开启信号反向，使得加载在所述扫描线上的扫描信号的电压状态为关断信号的电压状态。
[0081]此外，在本发明实施例中，还提供了一种液晶显示装置，包括上述实施例中的任一驱动电路。
[0082]尽管已描述了本发明的优选实施例，但本领域内的技术人员一旦得知了基本创造性概念，则可对这些实施例作出另外的变更和修改。所以，所附权利要求意欲解释为包括优选实施例以及落入本发明范围的所有变更和修改。[0083]显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。
【权利要求】
1.一种薄膜晶体管驱动电路，其特征在于，所述驱动电路包括: 多条扫描线； 扫描信号输出端口，用于为每条扫描线加载扫描信号； 逻辑电路，与所述每条扫描线连接，且各逻辑电路连接至控制信号线。
2.如权利要求1所述的驱动电路，其特征在于，所述逻辑电路连接在扫描线的末端。
3.如权利要求1所述的驱动电路，其特征在于，所述逻辑电路由三个P型薄膜晶体管和三个N型薄膜晶体管构成，其中，各薄膜晶体管之间直接相连或通过节点间接相连，包括: 第一 P型薄膜晶体管，其栅极与扫描线相连，漏极与第一节点相连，源极与第二节点相连，其中，第一节点与高电平信号线相连，第二节点与第三节点相连； 第二 P型薄膜晶体管，其栅极通过第四节点与控制信号线相连，漏极与第一节点相连，源极与第二节点相连； 第三P型薄膜晶体管，其栅极与第五节点相连，漏极与高电平信号线相连，源极与第六节点相连，其中，第六节点与扫描线相连； 第一 N型薄膜晶体管，其栅极与第五节点相连，漏极与第六节点相连，源极与低电平信号线相连； 第二 N型薄膜晶体管，其栅极与扫描线相连，漏极与第三节点相连，源极与第三N型薄膜晶体管的漏极相连； 第三N型薄膜晶体管，其栅极通过第四节点与控制信号线相连，漏极与第二 N型薄膜晶体管的源极相连，源极与低电平信号线相连。
4.如权利要求1所述的驱动电路，其特征在于，所述逻辑电路由四个P型薄膜晶体管和四个N型薄膜晶体管构成，其中，各薄膜晶体管之间直接相连或通过节点间接相连，包括: 第一 P型薄膜晶体管，其栅极通过第二节点与所述控制信号线相连，漏极通过第一节点与高电平信号线相连，源极与第四节点相连，其中，第四节点与第五节点相连； 第二 P型薄膜晶体管，其栅极与扫描线相连，漏极通过第三节点与高电平信号线相连，源极与第六节点相连，其中，第六节点与第七节点相连； 第三P型薄膜晶体管，其栅极与第五节点相连，漏极通过第三节点与高电平信号线相连，源极与第六节点相连； 第四P型薄膜晶体管，其栅极与第八节点相连，漏极通过第一节点与高电平信号线相连，源极通过第九节点与扫描线相连，其中，第八节点与第七节点相连； 第一 N型薄膜晶体管，其栅极通过第二节点与控制信号线相连，漏极与第四节点相连，源极通过第十节点与低电平信号线相连； 第二 N型薄膜晶体管，其栅极与扫描线相连，漏极与第七节点相连，源极与第四N型薄膜晶体管的漏极相连； 第三N型薄膜晶体管，其栅极与第八节点相连，漏极通过第九节点与扫描线相连，源极通过第十节点与低电平信号线相连； 第四N型薄膜晶体管，其栅极与第五节点相连，漏极与第二 N型薄膜晶体管的源极相连，源极与低电平信号线相连。
5.一种对权利要求1所述的驱动电路进行驱动的方法，其特征在于，所述方法包括: 扫描信号输出端口依次为每条扫描线加载扫描信号，以及控制信号线为连接的所述逻辑电路加载输入控制信号，并由逻辑电路为自身所连接的扫描线加载输出控制信号； 当加载在所述扫描线上的开启信号的时长达到第一设定时长时，所述输出控制信号在第二设定时长内反向，使得加载在所述扫描线上的扫描信号的电压状态为关断信号的电压状态。
6.如权利要求5所述的方法，其特征在于，若所述扫描信号为关断信号，则加载在扫描线上的输出控制信号不论是否反向都不会改变所述关断信号的电压状态； 若所述扫描信号为开启信号，且开启信号加载时长未达到第一设定时长，则加载在扫描线上的输出控制信号不会改变所述开启信号的电压状态。
7.如权利要求5所述的方法，其特征在于，在所述第二设定时长内: 当所述扫描信号为关断信号时，加载在扫描线上的输出控制信号不论是否与关断信号反向都不会改变所述关断信号的电压状态； 当所述扫描信号为开启信号时，若加载在逻辑电路上的输入控制信号与开启信号反向，则加载在扫描线上的输出控制信号与开启信号反向，使得加载在所述扫描线上的扫描信号的电压状态为关断信号的电压状态；若加载在逻辑电路上的输入控制信号与开启信号同向，则加载在扫描线上的控制信号与开启信号同向，使得加载在所述扫描线上的扫描信号的电压状态仍为开启信号的电压状态。
8.如权利要求5所述的方法，其特征在于，在所述第二设定时长内: 当所述扫描信号为关断信号时，加载在扫描线上的输出控制信号不论是否与关断信号反向都不会改变所述关断信号的电压状态； 当所述扫描信号为开启信号时，若加载在逻辑电路上的输入控制信号与开启信号反向，则加载在扫描线上的输出控制信号与开启信号同向，使得加载在所述扫描线上的扫描信号的电压状态仍为开启信号的电压状态；若加载在逻辑电路上的输入控制信号与开启信号同向，则加载在扫描线上的控制信号与开启信号反向，使得加载在所述扫描线上的扫描信号的电压状态为关断信号的电压状态。
9.如权利要求5所述的方法，其特征在于，所述第二设定时长的取值范围为IOOns~900ns。
10.如权利要求9所述的方法，其特征在于，所述第一设定时长通过以下公式确定:
t=T- ( Δ t- Δ t2) 其中，所述t为所述第一设定时长；所述T为理想状态时开启信号的加载时长'Δt为所述第二设定时长；At2为电压的上升时延或电压的下降时延。
11.一种液晶显示装置，其特征在于，包括如权利要求1~4任一所述的驱动电路。
【文档编号】G09G3/36GK103928000SQ201310754136
【公开日】2014年7月16日 申请日期:2013年12月30日 优先权日:2013年12月30日
【发明者】李元, 陈子沣 申请人:厦门天马微电子有限公司, 天马微电子股份有限公司