一种主动发光显示器件像素电路的制作方法
【专利摘要】当前主动发光显示器件，由于是电流驱动器件，阴极阳极电压随走线产生电压降，此电压降会导致主动发光显示器件的驱动晶体管的Vgs发生变化，从而主动发光显示器件的电流的变化，造成显示均一性差，当前解决显示均一性的办法为增加阴极/阳极的电压差，降低Vgs中电压降的比例，从而提高均一性，此方案会导致功耗比较大，且不能解决颜色还原性也受电流负载的影响。本发明提供了一种均一性和色彩还原性不受电压降影响的解决办法。同时，因为电路不需要考虑电压降导致的均一性的问题，可以大大降低阴极与阳极之间的电压值，使功耗可以大为降低。
【专利说明】一种主动发光显示器件像素电路
【技术领域】
[0001 ] 本发明提供了一种主动发光显示器件像素电路。
【背景技术】
[0002]主动发光器件，如AMOLED显示技术因其高色度域，高响应速度，更轻薄等特点，目前正取代IXD技术而逐渐成为下一代显示【技术领域】有力的竞争者。目前采用LTPS器件驱动的AMOLED显示技术已经量产。目前很多研究机构也研究在单晶硅衬底上做单晶硅MOS管驱动的AMOLED或AMLED器件的技术。另外，也有很多研究机构在研究非晶硅和氧化物半导体驱动AMOLED的量产可行性。
[0003]由于金属走线必然存在的电阻，因此，主动发光器件需要的电流在金属线上传输时会产生电压降。导致阴极和阳极电压在显示区域内产生不均一性。传输线长的区域的电压降比较大。阴极阳极的电压影响驱动管的Vgs电压，导致驱动电流的不均一性进而导致显示亮度的不均一性。另一方面，同样的一个显示颜色，因整体显示内容的不同而不同，因此，色彩还原性差。
[0004]目前改善不均一性的办法是，增加阴极/阳极的电压，增加Vgs，从而降低电压降在Vgs中的比例，进而控制亮度均一性。另外一方面，减小驱动晶体管的宽长比，以平衡增加Vgs电压带来电流的增加。这种办法可以改善亮度不均一'丨生，但是，会大幅增加功耗。也无法改变色彩还原性差的问题。
【发明内容】
[0005]本发明提供了一种主动发光显示器件像素电路，显示均一性和色彩还原性不受电压降影响的解决办法。同时，因为电路不需要考虑电压降导致的均一性的问题，可以大大降低阴极与阳极之间的电压值，使功耗可以大为降低。
[0006]此方法工作原理如下:以PMOS管的AMOLED的像素电路为例。设电源阳极电压未经过走线衰减时的电压值为VddO,经过走线衰减后为Vddi,即VddO -1 (display content)* R(x, y) = Vddi0其中，I为随整体显示内容，R为随显示区域变动的值。Vdata-VddO为PMOS驱动管的目标控制电压。
[0007]现有的像素驱动电路方案如图1所示，当栅极信号到来的时候，状态写入晶体管Tl打开，数据信号Vdata写入存储电容Cs，状态写入晶体管Tl关闭后，显示状态被锁存在存储电容Cs内，此时，锁存的电压与阳极电压源Vddi分别是驱动晶体管的栅极电压和源极电压。驱动管T2栅源电压决定了通过OLED的电流。此时电路中栅源电压差Vgs = Vdata-Vddi = Vdata - VddO + I (display content) * R(x, y).此电压受整体显不内容和显示区域的影响，导致了显示不均一性和色彩还原性差的问题。
[0008]本发明的解决方案像素驱动电路方案如图2所示，在像素电路中增加一条独立电源VddO，VddO不给显示像素提供驱动电流，因此没有电压降，在显示区域内电压值相同。存储电容Cs原来接固定电位Vddi的一端，改为通过两个晶体管T2和T3开关分别连接到VddO和Vdd1.存储电容状态更新时，T2打开，T3关闭，电容的电压差为Vdata-VddO，存储电容状态保持状态时，T3打开，T2关闭。存储电容的电压差仍为Vdata-VddO，因一端通过晶体管T3接固定电位为Vddi，因此，存储电容的电压为Vdata-VddO+Vddi。驱动晶体管的栅源电压为存储电容的电压减去阳极电压Vgs = (Vdata-VddO+Vddi)-Vddi = Vdata-VddO ;因此，本发明的驱动办法能使驱动晶体管T4得到固定的栅源驱动电压Vgs = Vdata - VddO，因此，能独立稳定的驱动每一个像素的显示。大大提高了显示均一性和显示色彩的还原性。
[0009]以上为原理性说明，本发明可适用于各种补偿及优化功能的主动发光像素电路，框架结构图如图4所示，栅信号到来时Tl打开后，数据信号Vata经过补偿及优化后写入存储电容CS，CS与驱动晶体管的源极电压差控制显示器件电流的大小。仍然会受电压降影响。出现均一性差和色彩还原性差的问题。
[0010]图5为本发明应用后的补偿及优化功能的主动发光像素电路原理图。设Vdata补偿电路后为Vdata’。在像素电路中增加一条独立电源VddO，VddO不给显示像素提供驱动电流，因此没有电压降，在显示区域内电压值相同。存储电容Cs原来接固定电位Vddi的一端，改为通过两个晶体管T2和T3开关分别连接到VddO和Vdd1.存储电容状态更新时，T2打开，T3关闭，电容的电压差为Vdata’ -VddO，存储电容状态保持状态时，T3打开，T2关闭。存储电容的电压差仍为Vdata’-VddO，因一端通过晶体管T3接固定电位为Vddi，因此，存储电容的电压为Vdata’ -VddO+Vddi。驱动晶体管的栅源电压为存储电容的电压减去阳极电压Vgs = (Vdata，-VddO+Vddi)-Vddi = Vdata’ -VddO ;因此,本发明的驱动办法能使驱动晶体管T4得到固定的栅源驱动电压Vgs = Vdata’ - VddO，因此，能独立稳定的驱动每一个像素的显示。大大提高了显示均一性和显示色彩的还原性。
[0011]本发明可适用于图6的双驱动管交流驱动电路。原理都是相同的，在此不再赘述。
[0012]其他的电流驱动主动发光显示器件，通过存储电容保存信号状态的各种电路。皆可采用本发明的方案，原理相同，在此亦不再赘述。
[0013]【专利附图】
【附图说明】:
附图1为传统PMOS AMOLED 2T1C像素电路说明图。
[0014]附图2为传统PMOS AMOLED 2T1C采用本发明改进后像素电路说明图。
[0015]附图3为传统PMOS AMOLED 2T1C的实施例，增加带发光控制功能的电路图。
[0016]附图4为传统带补偿和优化电路的电路图。
[0017]附图5为本发明应用于传统带补偿和优化电路的实施例。
[0018]附图6为双管交替驱动方式电路的电路图。
[0019]附图7为本发明应用于双管交替驱动方式电路的实施例。
[0020]附图8为当前LTPS AMOLED阀值电压补偿电路的像素电路图。
[0021]附图9为本发明应用于当前LTPS AMOLED阀值电压补偿电路的实施例。
[0022]
【具体实施方式】
下面介绍的是本发明的多个实施例中的一部份，旨在提供对本发明的基本了解，并不旨在确认本发明的关键或决定性要素或限定所要保护的范围。根据本发明的技术方案，在不变更本发明的实质精神下，可以相互替换而得到其他的实现方式。如源漏极只是作为电极的区分，物理上是对称结构，可调换。另如非晶硅薄膜晶体管源漏两极与栅极之间存在的电容，在本电路基础上，在任何晶体管的栅源之间或栅漏之间加任意大小电容的电路均包括在本电路发明的范围内。再如，电容的串并联后仍为电容，晶体管的串并后仍为晶体管电路特性等，任何电路若等效电路与本发明电路相同，仍在本电路的发明范围之内。
[0023]本发明的一实施例，请参考图3，首先EM信号关闭T5，从而关闭OLED器件工作电流，确保显示状态交替时的OLED工作状态不会影响正常工作时的显示效果。然后Gate信号开启，Data信号和VddO写入到CS的两端，使CS的电压保持为Vdata-VddO后Gate关闭，然后EM信号打开T5和T3，使OLED器件正常工作的同时，使CS的存储电压保持为Vddi+Vdata-VddO,驱动管 T4 的栅源电压为 Vddi+Vdata-VddO-Vddi=Vdata_VddO。为与电压降无关，因此，T4的工作电流与电压降无关。得到面分布较好的显示均一性和色彩还原性。
[0024]如图4所示，当前由于LTPS的ELA工艺的退火不均一性会造成ELA的不均的问题，良率比较低，因此大部份目前正在量产的产品都采用了如图4所示的补偿电路，根据驱动管T4的特性，对写入的data信号进行补偿后存入CS。本发明的另一实施例，如图5所示，在CS原来接到Vddi的一端改为通过两个开关晶体管连接到VddO和Vddi，工作原理相同，参考说明，此不赘述。
[0025]如图6所示，由于非晶硅或IGZO器件存在阀值电压漂移的问题，即长时间驱动管正向栅压加载后，TFT器件会存在特性上的阀值电压漂移的现象。可采用双管(T4和T5 )交替驱动的方式，来消除阀值电压漂移的现象。本发明的另一实施例，在两CS原来接到Vddi的一端改为通过两个开关晶体管连接到VddO和Vddi，工作原理相同，参考说明的部份，此不赘述。
[0026]如图8所示，当前主流AMOLED — LTPS产品的像素电路为补偿驱动管T5的阀值电压的电路。本发明的实施例如图9所示，在两CS原来接到Vddi的一端改为通过两个开关晶体管连接到VddO和Vddi，工作原理相同，参考说明的部份，此不赘述。
【权利要求】
1.一种有源主动发光显示器件像素电路，包括状态写入晶体管，状态存储电容，驱动晶体管，发光器件，所述的像素电路，其特征在于，状态存储电容的一端通过两个晶体管分别与两个电压信号相连。
2.权利要求1所述的像素电路，其特征在于，状态存储电容的一端通过两个晶体管分别与两个电压信号相连，其中一个为给发光器件提供电流的阳极电压源。
3.权利要求2所述的像素电路，其特征在于，在存储电容状态保持的时间内，存储电容的一端通过其中一个晶体管打开连通到给发光提供电流的阳极电压源，而在存储电容状态更新的时间内，通过另一个晶体管打开连通到另一个电压信号。
4.权利要求3所述的像素电路，其特征在于，所述的另一个电压信号，其电压为给发光提供电流的阳极电压源未经过走线衰减电压时的值相等。
5.权利要求1所述的像素电路，其特征在于，状态存储电容的一端通过两个晶体管分别与两个电压信号相连，其中一个为给发光提供电流的阴极电压源。
6.权利要求5所述的像素电路，其特征在于，在存储电容状态保持的时间内，存储电容的一端通过其中一个晶体管打开连通到给发光提供电流的阴极电压源，而在存储电容状态更新的时间内，通过另一个晶体管打开连通到另一个电压信号。
7.权利要求6所述的像素电路，其特征在于，所述的另一个电压信号，其电压为给发光提供电流的阴极电压源未经过走线衰减电压时的值相等。
8.权利要求1所述的像素电路，其特征在于，状态存储电容的一端通过两个晶体管分别与两个电压信号相连，其中一个为周围相同颜色发光的阳极。
9.权利要求8所述的像素电路，其特征在于，在存储电容状态保持的时间内，存储电容的一端通过其中一个晶体管打开连通到给发光提供电流的阴极电压源，而在存储电容状态更新的时间内，通过另一个晶体管打开连通到另一个电压信号。
10.权利要求9所述的像素电路，其特征在于，所述的另一个电压信号，其电压为给发光提供电流的阴极电压源未经过走线衰减电压时的值相等。
11.权利要求1所述的像素电路，其特征在于，包括发光控制晶体管，该晶体管与发光串联。
12.权利要求1所述的像素电路，其特征在于，状态写入晶体管打开后，数据信号可通过电路补偿电路及特性优化电路进行修正后写入到状态存储电容。
【文档编号】G09G3/32GK104078007SQ201410308175
【公开日】2014年10月1日 申请日期:2014年7月1日 优先权日:2014年7月1日
【发明者】何东阳 申请人:何东阳