用于平板显示的互补型goa电路的制作方法
【专利摘要】本发明提供一种用于平板显示的互补型GOA电路，包括级联的多个GOA单元，按照第n级GOA单元控制对显示区域第n级水平扫描线G(n)充电，该第n级GOA单元包括上拉电路模块、下拉电路模块、下拉维持电路模块、上拉控制电路模块、第n级栅极信号点Q(n)的下拉电路模块、及自举电容；该上拉电路模块、下拉电路模块、下拉维持电路模块、第n级栅极信号点Q(n)的下拉电路模块、及自举电容分别与第n级栅极信号点Q(n)及该第n级水平扫描线G(n)电性连接，该上拉控制电路模块与该第n级栅极信号点Q(n)电性连接。本发明提供的用于平板显示的互补型GOA电路，可以减小GOA电路的下拉维持电路模块的尺寸，获得尺寸精简的GOA电路，使GOA电路适用于窄边框或无边框的平板显示产品。
【专利说明】用于平板显示的互补型GOA电路
【技术领域】
[0001]本发明涉及显示【技术领域】，尤其涉及一种用于平板显示的互补型GOA电路。
【背景技术】
[0002]GOA(Gate Driver on Array,阵列基板行驱动)技术是将作为栅极开关电路的TFT (Thin Film Transistor,薄膜场效应晶体管)集成于阵列基板上,从而省掉原先设置在阵列基板外的栅极驱动集成电路部分，从材料成本和工艺步骤两个方面来降低产品的成本。GOA 技术是目前 TFT-LCD (Thin Film Transistor-Liquid Crystal Display,薄膜场效应晶体管液晶显示器)【技术领域】常用的一种栅极驱动电路技术，其制作工艺简单，具有良好的应用前景。GOA电路的功能主要包括:利用上一行栅线输出的高电平信号对移位寄存器单元中的电容充电，以使本行栅线输出高电平信号，再利用下一行栅线输出的高电平信号实现复位。
[0003]GOA技术可以使用显示面板的现有制程将控制水平扫描线的驱动电路制作在面板显示区周围的基板上，使之替代IC(integrated circuit,集成电路)来完成水平扫描线的驱动。GOA技术能简化显示面板的制作工序，降低成本，并可使显示面板更适合制作窄边框或无边框的显示产品，近年来在平板显示领域得到广泛应用。
[0004]请参阅图1，为现有用于平板显示的GOA电路的单级架构示意图。包括:级联的多个GOA单元，按照第η级GOA单元控制对显示区域第η级水平扫描线G (η)充电，该第η级GOA单元包括上拉电路模块100、下拉电路模块200、下拉维持电路模块300、上拉控制电路模块400、第η级栅极信号点Q(n)的下拉电路模块500、及自举电容Cb ;该上拉电路模块100、下拉维持电路模块300及自举电容Cb分别与第η级栅极信号点Q(n)和该第η级水平扫描线G(n)连接，该下拉电路模块200、上拉控制电路模块400、及第η级栅极信号点Q(n)的下拉电路模块500分别与该第η级栅极信号点Q(n)连接；
[0005]所述上拉电路模块100包括:直接控制给显示区域第η级水平扫描线G (η)进行充电的薄膜晶体管Τ21，其栅极电性连接于第η级栅极信号点Q (η)，薄膜晶体管Τ21的漏极和源极分别输入该第η级时钟信号CK (η)和连接该第η级水平扫描线G (η)，所述薄膜晶体管Τ21栅极的第η级栅极信号点Q (η)的电位可直接影响该第η级时钟信号CK (η)对第η级水平扫描线G (η)充电；
[0006]所述下拉电路模块200包括对第η级栅极信号点Q(n)进行放电的薄膜晶体管T41，薄膜晶体管T41的栅极电性连接于该第n+2级水平扫描线G (n+2)，薄膜晶体管T41的漏极和源极分别连接第η级栅极信号点Q(n)和输入直流低电压VSS，薄膜晶体管T41可以在第n+2级水平扫描线G(n+2)处于高电位时打开进行放电；
[0007]所述下拉维持电路模块300包括的一组薄膜晶体管可以在GOA电路非充电时期保持第η级栅极信号点Q(n)与第η级水平扫描线G(n)的低电位。所述下拉维持电路模块300包括:薄膜晶体管T32，其栅极电性连接于第一电路点P，漏极和源极分别连接第η级水平扫描线G(n)和输入直流低电压VSS ;薄膜晶体管T33，其栅极电性连接于第二电路点K，漏极和源极分别电性连接于第η级水平扫描线G(n)和输入直流低电压VSS ;薄膜晶体管T42，其栅极电性连接于第一电路点P，漏极和源极分别电性连接于第η级水平扫描线G(n)和第η级栅极信号点Q(n);薄膜晶体管T43，其栅极电性连接于第二电路点K，漏极和源极分别电性连接于第η级水平扫描线G(n)和第η级栅极信号点Q(n);薄膜晶体管T52，其栅极电性连接于第η级栅极信号点Q (η)，漏极和源极分别电性连接于第一电路点P和输入直流低电压VSS ;薄膜晶体管Τ62，其栅极电性连接于第η级栅极信号点Q(n)，漏极和源极分别电性连接于第二电路点K和输入直流低电压VSS ;薄膜晶体管T53，其栅极输入第一低频时钟信号LC1，漏极和源极分别输入第一低频时钟信号LCl和连接第一电路点P ;薄膜晶体管T54，其栅极输入第二低频时钟信号LC2，漏极和源极分别输入第一低频时钟信号LCl和连接第一电路点P ;薄膜晶体管T63，其栅极输入第二低频时钟信号LC2，漏极和源极分别输入第二低频时钟信号LC2和连接第二电路点K ;薄膜晶体管T64，其栅极输入第一低频时钟信号LCl，漏极和源极分别输入第二低频时钟信号LC2和连接第二电路点K ；
[0008]所述上拉控制电路模块400包括薄膜晶体管Tl I，其栅极输入来自第n-2级GOA单元的开动信号ST (n-2)，漏极和源极分别连接第n-2级水平扫描线G(n_2)和第η级栅极信号点Q (η)；
[0009]所述第η级栅极信号点Q(n)的下拉电路模块500包括薄膜晶体管T22，其栅极电性连接于该第η级栅极信号点Q(η)，漏极和源极分别输入第η级时钟信号CK(η)和输出开动信号ST(η)。
[0010]工作时，所述下拉维持电路模块300中的第一电路点P与第二电路点K交替受第一低频时钟信号LCl与第二低频时钟信号LC2的充电而处于高电位，从而交替控制薄膜晶体管Τ32&Τ42或Τ33&Τ43的打开，以维持第η级水平扫描线G(n)或第η级栅极信号点Q(η)在非充电时期的低电位，并避免薄膜晶体管长时间受栅极电压应力的影响；薄膜晶体管Τ52与薄膜晶体管Τ62可在第η级栅极信号点Q(n)处于高电位时打开，而将第一电路点P、第二电路点K的电位拉低以关闭薄膜晶体管T32、薄膜晶体管T42、薄膜晶体管T33、及薄膜晶体管T43，使之不影响第η级水平扫描线G(n)和第η级栅极信号点Q(n)充电；所述薄膜晶体管Tll与薄膜晶体管T22可以控制将前级GOA电路的开动信号ST传递给本级GOA电路，使GOA电路可以逐级充放电；所述第η级栅极信号点Q(n)与第η级水平扫描线G(n)之间所连接的有自举功能的自举电容Cb，可在第η级水平扫描线G(n)电位提升时通过自举电容Cb的耦合效应使第η级栅极信号点Q (η)电位提升，从而获得更高的第η级栅极信号点Q(n)电位及更小的GOA充电信号的阻容延迟(RC delay)。
[0011]如图1所示的用于平板显示的GOA电路单级架构中GOA单元采用14个薄膜晶体管(Thin Film Transistor, TFT)兀件。
[0012]对于目前大部分的GOA电路，例如图1所示的GOA电路，上拉控制电路模块400中薄膜晶体管Tll栅极的峰值电位约等于第n-2级水平扫描线G(n-2)的电位Ve(n_2)，因此，第η级栅极信号点Q (η)可被薄膜晶体管Tll充至的电位约等于Ve(n_2)_Vth，第η级栅极信号点Q(η)在自举前可被充至的电位易受到薄膜晶体管Tll阈值电压Vth漂移的影响。
[0013]请参阅图2，为现有用于平板显示的GOA电路的多级架构示意图。图2给出了现有用于平板显示的GOA电路的一种多级连接方法，第一低频时钟信号LC1、第一低频时钟信号LC2、直流低电压VSS、及4个高频时钟信号CKl?CK4的金属线放置于面板左右两侧各级GOA电路的外围。数个提供数据信号的数据线，数个提供扫描信号的扫描线，数个像素P阵列排布，每一像素P电性连接于一条数据线及一条扫描线；数个移位寄存器依序排列S (n-3) > S (n-2)、S(n_l)、S(n),每一移位寄存器分别输出一栅极信号，以扫描显不装置中对应的扫描线(gate line)，各移位寄存器分别电性连接第一低频时钟信号LC1、第二低频时钟信号LC2、直流低电压VSS、四个高频时钟信号CKl?CK4中的一个高频时钟信号。具体地，第η级GOA电路分别接受第一低频时钟信号LC1、第二低频时钟信号LC2、直流低电压VSS、高频时钟信号CKl?CK4中的I个高频时钟信号、第n-2级GOA电路产生的G(n_2)信号和开动信号ST (n-2)、第n+2级GOA电路产生的G (n+2)信号，并产生G (η)、ST (η)和Q (η)信号。
[0014]由此可见，现有用于平板显示的GOA电路中使用的薄膜晶体管元件数量较多，并且在显示面板的左、右两侧都需要两条金属线来传输第一低频时钟信号LCl与第二低频时钟信号LC2，既不利于制作成本的降低，也不利于GOA电路尺寸的缩减。
【发明内容】
[0015]本发明的目的在于提供一种用于平板显示的互补型GOA电路，可以减小GOA电路的下拉维持电路模块的尺寸，可以获得尺寸精简的GOA电路，使GOA电路适合用于窄边框或无边框的平板显示产品。
[0016]为实现上述目的，本发明提供一种用于平板显示的互补型GOA电路，包括:级联的多个GOA单元，按照第η级GOA单元控制对显示区域第η级水平扫描线G (η)充电，该第η级GOA单元包括上拉电路模块、下拉电路模块、下拉维持电路模块、上拉控制电路模块、第η级栅极信号点Q(n)的下拉电路模块、及自举电容Cbl ;所述上拉电路模块、下拉电路模块、下拉维持电路模块、第η级栅极信号点Q(n)的下拉电路模块、及自举电容Cbl分别与第η级栅极信号点Q(n)及该第η级水平扫描线G(η)电性连接，所述上拉控制电路模块与该第η级栅极信号点Q (η)电性连接。
[0017]所述上拉电路模块包括:直接控制给显示区域第η级水平扫描线G(η)进行充电的薄膜晶体管Tl，其栅极电性连接于第η级栅极信号点Q(η)，薄膜晶体管Tl的漏极和源极分别输入该第η级时钟信号CK (η)和连接该第η级水平扫描线G (η)，所述薄膜晶体管Tl栅极的第η级栅极信号点Q(n)的电位可直接影响该第η级时钟信号CK(η)对第η级水平扫描线G(n)充电。
[0018]所述下拉电路模块包括:在充电结束时对第η级水平扫描线G(n)进行放电的薄膜晶体管T3与对第η级栅极信号点Q(n)进行放电的薄膜晶体管T4 ;薄膜晶体管T3的栅极电性连接于第n+2级水平扫描线G (n+2)，漏极和源极分别电性连接第η级水平扫描线G (η)与输入直流低电压VSS ;薄膜晶体管Τ4的栅极电性连接于该第n+2级水平扫描线G(n+2)，薄膜晶体管T4的漏极和源极分别连接第η级栅极信号点Q (η)和输入直流低电压VSS，薄膜晶体管Τ3与薄膜晶体管Τ4可以在第n+2级水平扫描线G(n+2)处于高电位时打开进行放电。
[0019]所述下拉维持电路模块包括:薄膜晶体管T5，其栅极电性连接于第一电路点P1，漏极和源极分别连接第η级水平扫描线G (η)和输入直流低电压VSS ;薄膜晶体管Τ6，其栅极电性连接于第η级栅极信号点Q (η)，漏极和源极分别电性连接于第二电路点Kl和输入直流低电压VSS ;薄膜晶体管T7，其栅极电性连接于第η级栅极信号点Q (η)，漏极和源极分别电性连接于第一电路点Pl和输入直流低电压VSS ;薄膜晶体管Τ8，其栅极电性连接于第二电路点Kl，其漏极输入第一低频时钟信号LCl或第二低频时钟信号LC2，其源极电性连接第一电路点P ;薄膜晶体管T9，其栅极输入第一低频时钟信号LCl或第二低频时钟信号LC2，其漏极输入第一低频时钟信号LCl或第二低频时钟信号LC2，其源极电性连接第二电路点Kl0
[0020]所述第一电路点Pl可以周期性受第一低频时钟信号LCl或第二低频时钟信号LC2的充电而处于高电位，从而控制薄膜晶体管Τ5的打开，以维持第η级水平扫描线G(η)在非充电时期的低电位；所述薄膜晶体管Τ6与薄膜晶体管Τ7可在第η级栅极信号点Q(n)处于高电位时打开，而将第一电路点Pl电位拉低以关闭薄膜晶体管T5，使之不影响第η级水平扫描线G(η)充电。
[0021]所述上拉控制电路模块包括薄膜晶体管Τ10，其栅极输入第n-3级栅极信号点Q(n-3)，漏极和源极分别电性连接第n-2级水平扫描线G(n_2)和第η级栅极信号点Q(η)，所述第n-3级栅极信号点Q (n-3)控制负责GOA电路的上、下级之间信号传递的薄膜晶体管TlO的打开。
[0022]所述第η级栅极信号点Q(η)的下拉电路模块包括薄膜晶体管Τ0，其栅极输入第η级时钟信号CK(η)，漏极和源极分别电性连接于第η级栅极信号点Q(η)与第η级水平扫描线 G (η)。
[0023]所述GOA单元采用10个薄膜晶体管元件。
[0024]在显示面板的左、右两侧都需要一条金属线来传输第一低频时钟信号LCl或第二低频时钟信号LC2。
[0025]采用Eldo SPICE软件模拟，在第一低频时钟信号LCl处于开启状态时及第二低频时钟信号LC2处于开启状态时均能正常输出第η级水平扫描线G (η)的波形，且两种情况下的第η级水平扫描线G(η)的波形基本重合。
[0026]本发明的有益效果:本发明提供一种用于平板显示的互补型GOA电路，通过显示面板左右两边GOA电路的下拉维持电路模块(G (n) pul I down)进行互补的方法，来减小GOA电路的下拉维持电路模块的尺寸，从而缩减GOA电路的尺寸，缩减GOA电路的尺寸可以使GOA电路更适合用于窄边框或无边框的显示产品，并且可以减少GOA电路区在显示面板制作过程中受尘埃影响的机会，有利于面板良率的提升。并且，本发明中GOA电路的上、下级之间的信号传递方法相较于目前主流的方法做了改进，用一个峰值电压更高的第n-3级栅极信号点Q(n_3)来控制负责GOA电路的上、下级之间信号传递的薄膜晶体管的打开，使GOA电路上、下级之间的信号传递受薄膜晶体管阈值电压漂移的影响较目前方法更小，因此，可使GOA电路的输出受薄膜晶体管元件阈值电压漂移的影响变小，应用本发明的GOA电路可以制作窄边框或无边框的平板显示产品。
[0027]为了能更进一步了解本发明的特征以及技术内容，请参阅以下有关本发明的详细说明与附图，然而附图仅提供参考与说明用，并非用来对本发明加以限制。
【专利附图】
【附图说明】
[0028]下面结合附图，通过对本发明的【具体实施方式】详细描述，将使本发明的技术方案及其它有益效果显而易见。
[0029]附图中，
[0030]图1为现有用于平板显示的GOA电路的单级架构示意图；
[0031]图2为现有用于平板显示的GOA电路的多级架构示意图；
[0032]图3为本发明用于平板显示的互补型GOA电路的单级架构示意图；
[0033]图4为本发明用于平板显示的互补型GOA电路的时序图；
[0034]图5为本发明用于平板显示的互补型GOA电路的多级架构示意图；
[0035]图6为本发明用于平板显示的互补型GOA电路的输出波形的模拟图。
【具体实施方式】
[0036]为更进一步阐述本发明所采取的技术手段及其效果，以下结合本发明的优选实施例及其附图进行详细描述。栅极驱动模块包括:
[0037]请参阅图3，为本发明用于平板显示的互补型GOA电路的单级架构示意图。包括:级联的多个GOA单元，按照第η级GOA单元控制对显示区域第η级水平扫描线G (η)充电，该第η级GOA单元包括上拉电路模块1、下拉电路模块2、下拉维持电路模块3、上拉控制电路模块4、第η级栅极信号点Q(n)的下拉电路模块5、及自举电容Cbl ;所述上拉电路模块
1、下拉电路模块2、下拉维持电路模块3、第η级栅极信号点Q(η)的下拉电路模块5、及自举电容Cbl分别与第η级栅极信号点Q(n)及该第η级水平扫描线G(η)电性连接，所述上拉控制电路模块4与该第η级栅极信号点Q(n)电性连接；
[0038]所述上拉电路模块I包括:直接控制给显示区域第η级水平扫描线G(η)进行充电的薄膜晶体管Tl，其栅极电性连接于第η级栅极信号点Q(η)，薄膜晶体管Tl的漏极和源极分别输入该第η级时钟信号CK (η)和连接该第η级水平扫描线G (η)，所述薄膜晶体管Tl栅极的第η级栅极信号点Q(η)的电位可直接影响该第η级时钟信号CK(η)对第η级水平扫描线G(n)充电；
[0039]所述下拉电路模块2包括:在充电结束时对第η级水平扫描线G(n)进行放电的薄膜晶体管T3与对第η级栅极信号点Q (η)进行放电的薄膜晶体管Τ4 ;薄膜晶体管Τ3的栅极电性连接于第n+2级水平扫描线G (n+2)，漏极和源极分别电性连接第η级水平扫描线G (η)与输入直流低电压VSS ;薄膜晶体管Τ4的栅极电性连接于该第n+2级水平扫描线G(n+2)，薄膜晶体管T4的漏极和源极分别连接第η级栅极信号点Q (η)和输入直流低电压VSS，薄膜晶体管Τ3与薄膜晶体管Τ4可以在第n+2级水平扫描线G(n+2)处于高电位时打开进行放电；
[0040]所述下拉维持电路模块3包括的一组薄膜晶体管可以在GOA电路非充电时期保持第η级水平扫描线G(n)的低电位。所述下拉维持电路模块3包括:薄膜晶体管T5，其栅极电性连接于第一电路点Pl，漏极和源极分别连接第η级水平扫描线G (η)和输入直流低电压VSS ;薄膜晶体管Τ6，其栅极电性连接于第η级栅极信号点Q (η)，漏极和源极分别电性连接于第二电路点Kl和输入直流低电压VSS ;薄膜晶体管Τ7，其栅极电性连接于第η级栅极信号点Q(n)，漏极和源极分别电性连接于第一电路点Pl和输入直流低电压VSS ;薄膜晶体管T8，其栅极电性连接于第二电路点K1，其漏极输入第一低频时钟信号LCl或第二低频时钟信号LC2，其源极电性连接第一电路点P ;薄膜晶体管T9，其栅极输入第一低频时钟信号LCl或第二低频时钟信号LC2，其漏极输入第一低频时钟信号LCl或第二低频时钟信号LC2，其源极电性连接第二电路点Kl ;所述第一电路点Pl可以周期性受第一低频时钟信号LCl或第二低频时钟信号LC2的充电而处于高电位，从而控制薄膜晶体管T5的打开，以维持第η级水平扫描线G(n)在非充电时期的低电位，并避免薄膜晶体管长时间受栅极电压应力的影响；所述薄膜晶体管T6与薄膜晶体管T7可在第η级栅极信号点Q(n)处于高电位时打开，而将第一电路点Pl电位拉低以关闭薄膜晶体管T5，使之不影响第η级水平扫描线G (η)充电。
[0041]所述上拉控制电路模块4包括薄膜晶体管Τ10，其栅极输入第n-3级栅极信号点Q(n-3)，漏极和源极分别电性连接第n-2级水平扫描线G(n_2)和第η级栅极信号点Q(η)；所述第n-3级栅极信号点Q(n-3)控制负责GOA电路的上、下级之间信号传递的薄膜晶体管TlO的打开，所述薄膜晶体管TlO可以控制将第n-3级GOA电路的栅极信号点Q(n_3)信号传递给本级GOA电路，使GOA信号可以逐级传递；
[0042]所述第η级栅极信号点Q (η)的下拉电路模块5包括薄膜晶体管Τ0，其栅极输入第η级时钟信号CK(η)，漏极和源极分别电性连接于第η级栅极信号点Q(η)与第η级水平扫描线G(n);所述第η级栅极信号点Q(η)的下拉电路模块5可以在非充电时期维持第η级栅极信号点Q (η)的低电位。
[0043]所述第η级栅极信号点Q(n)与第η级水平扫描线G(n)之间连接有自举功能的自举电容Cbl，可在第η级水平扫描线G(n)电位提升时通过自举电容Cbl的耦合效应使第η级栅极信号点Q(n)电位提升，从而获得更高的第η级栅极信号点Q(n)电位及更小的GOA充电信号的阻容延迟。
[0044]图4所示的本发明的GOA电路单级架构中GOA单元仅用了 10个薄膜晶体管元件，而如图1所示的目前用于平板显示的GOA电路单级架构中GOA单元采用14个薄膜晶体管元件。由此可见，本发明可以通过显示面板两侧GOA电路的下拉维持电路模块互补的方法来减少GOA电路的薄膜晶体管元件个数。
[0045]如图3所示，本发明中负责上、下级间信号传递的薄膜晶体管TlO的栅极输入第n-3级栅极信号点Q (n-3)，漏极和源极分别电性连接第n_2级水平扫描线G (n-2)和第η级栅极信号点Q (η);根据半导体器件物理常识，如果要使第η级栅极信号点Q (η)接受到来自薄膜晶体管TlO的充电，薄膜晶体管TlO的栅极与源极间的电压差Vgs须不小于其阈值电压 Vth,即 Vgs-Vth ^ O。
[0046]请参阅图4并结合图3，图4为本发明用于平板显示的互补型GOA电路的时序图。图4中tl?t4为第η级水平扫描线G(n)充电前的准备时间，t4?t5为G(n)的充电时间，t5后第η级水平扫描线G (η)被放电。本发明用于平板显示的互补型GOA电路的工作过程为:tl时，第n-3级时钟信号CK(n-3)的电位开始抬升，第n_3级栅极信号点Q(n_3)自举到高电位(约等于2倍第n-3级水平扫描线G(n-3)的高电位)，但薄膜晶体管TlO的漏极电性连接的第n-2级水平扫描线G (n-2)为低电位，第η级栅极信号点Q (η)未充电。t2时，第n-2级时钟信号CK(n-2)的电位开始抬升，第n_2级水平扫描线G(n_2)被充至高电位，第n-3级栅极信号点Q(n-3)仍维持高的自举电位(明显高于第n_2级水平扫描线G(n_2)的高电位)，薄膜晶体管TlO打开给第η级栅极信号点Q(n)充电。第η级栅极信号点Q(n)电位抬升后，可打开薄膜晶体管T6与薄膜晶体管T7，从而拉低第一电路点Pl电位以关闭薄膜晶体管T5，使之不影响第η级水平扫描线G(n)充电。t3时，第n_3级时钟信号CK(n_3)的电位开始下降，第n-3级栅极信号点Q (n-3)的电位也下降，第η级水平扫描线G (η)维持高电位，第η级栅极信号点Q(η)电位基本保持不变。t4时，第η级时钟信号CK(η)的电位开始抬升，薄膜晶体管Tl打开，第η级栅极信号点Q(η)自举到更高电位并控制薄膜晶体管Tl给第η级水平扫描线G(n)充电,第η级水平扫描线G(n)电位抬升。t5时,第η级时钟信号CK (η)开始下降，第n+2级水平扫描线G (n+2)电位抬升，薄膜晶体管T3与薄膜晶体管T4打开，以确保第η级水平扫描线G(n)与第η级栅极信号点Q(n)被拉至低电位。薄膜晶体管T6与薄膜晶体管T7在第η级栅极信号点Q(n)电位拉低后关闭，薄膜晶体管T4与薄膜晶体管TO可正常周期性打开，以维持第η级水平扫描线G(η)与第η级栅极信号点Q(η)在非充电时期的低电位。
[0047]如图4所示，本发明上拉控制电路模块4中薄膜晶体管TlO的栅极输入的第n-3级栅极信号点Q(n_3)在自举后的电位约是第n-2级水平扫描线G(n_2)高电位Ve(n_2)的2倍，即2Ve(n_2)，因此，第η级栅极信号点Q (η)可被薄膜晶体管TlO充至约等于Ve(n_2)，第η级栅极信号点Q(n)在自举前可被充至的电位不易受到薄膜晶体管TlO阈值电压Vth漂移的影响。
[0048]请参阅图5并结合图3，图5为本发明用于平板显示的互补型GOA电路的多级架构示意图。图5给出了本发明用于平板显示的互补型GOA电路的一种多级连接方法，显示区域的每条扫描线(gate line)的两端连接有GOA电路(其单级电路的架构可参见图3)，GOA电路可以从左、右两边对扫描线进行充电和放电，以获得均匀的充电效果。第一低频时钟信号LCl与第二低频时钟信号LC2中的一个低频时钟信号、直流低电压VSS、及四个高频时钟信号CKl?CK4的金属线放置于面板两侧各级GOA电路的外围。数个提供数据信号的数据线，数个提供扫描信号的扫描线，数个像素P阵列排布，每一像素P电性连接于一条数据线及一条扫描线；数个移位寄存器依序排列S (n-3)、S (n-2)、S(n-l)、S (η)，每一移位寄存器分别输出一栅极信号，以扫描显示装置中对应的扫描线，各移位寄存器分别电性连接第一低频时钟信号LCl或第二低频时钟信号LC2中的一个低频时钟信号、直流低电压VSS、四个高频时钟信号CKl?CK4中的一个高频时钟信号。具体地，第η级GOA电路分别接受第一低频时钟信号LCl或第二低频时钟信号LC2中的一个低频时钟信号、直流低电压VSS、四个高频时钟信号CKl?CK4中的一个高频时钟信号、第n-2级GOA电路产生的第n_2级栅极信号以扫描显示装置中对应的扫描线G (n-2)、第n-3级GOA电路产生的第n_3级栅极信号点Q(n-3)、第n+2级GOA电路产生的第n+2级栅极信号以扫描显示装置中对应的扫描线G (n+2)，并产生第η级栅极信号以扫描显示装置中对应的扫描线G (η)和第η_3级栅极信号点Q(n)。图5所示的多级连接方法可以保证GOA信号能逐级传递，并且各级GOA电路可以逐级从左、右两边对显示区的水平扫描线进行充电和放电。
[0049]与【背景技术】中图2所示的GOA电路相比，图2所示的GOA电路在显示面板的左、右两侧都需要两条金属线来传输第一低频时钟信号LCl与第二低频时钟信号LC2，而如图5所示的本发明的GOA电路在显示面板的左、右两侧都仅需要一条金属线来传输第一低频时钟信号LCl或第二低频时钟信号LC2。
[0050]请参阅图6并结合图3、图5，图6为本发明用于平板显示的互补型GOA电路的输出波形的模拟图，采用的模拟软件为Eldo SPICE软件。依照本发明用Eldo SPICE软件建立多级GOA电路，并代入某显示面板生产线所制备的非晶硅薄膜晶体管元件的特性参数，对GOA电路在第一低频时钟信号LCl处于开启(on)状态及第二低频时钟信号LC2处于打开启状态时的第η级水平扫描线G(n)的输出进行模拟。由图6的模拟结果可见，本发明用于平板显示的互补型GOA电路在第一低频时钟信号LCl处于开启状态时及第二低频时钟信号LC2处于开启状态时均能正常输出第η级水平扫描线G(n)的波形，且两种情况下的第η级水平扫描线G(n)的波形基本重合。Eldo SPICE软件模拟结果显示本发明GOA电路可以正常给显示面板的扫描线充电。
[0051]综上所述，本发明提供一种用于平板显示的互补型GOA电路，通过显示面板左右两边GOA电路的下拉维持电路模块(G(n)pull down)进行互补的方法，来减小GOA电路的下拉维持电路模块的尺寸，从而缩减GOA电路的尺寸，缩减GOA电路的尺寸可以使GOA电路更适合用于窄边框或无边框的显示产品，并且可以减少GOA电路区在显示面板制作过程中受尘埃影响的机会，有利于面板良率的提升。并且，本发明中GOA电路的上、下级之间的信号传递方法相较于目前主流的方法做了改进，用一个峰值电压更高的第n-3级栅极信号点Q(n-3)来控制负责GOA电路的上、下级之间信号传递的薄膜晶体管的打开，使GOA电路上、下级之间的信号传递受薄膜晶体管阈值电压漂移的影响较目前方法更小，因此，可使GOA电路的输出受薄膜晶体管元件阈值电压漂移的影响变小，应用本发明的GOA电路可以制作窄边框或无边框的平板显示产品。
[0052]以上所述，对于本领域的普通技术人员来说，可以根据本发明的技术方案和技术构思作出其他各种相应的改变和变形，而所有这些改变和变形都应属于本发明权利要求的保护范围。
【权利要求】
1.一种用于平板显示的互补型GOA电路，其特征在于，包括:级联的多个GOA单元，按照第η级GOA单元控制对显示区域第η级水平扫描线(G (η))充电，该第η级GOA单元包括上拉电路模块、下拉电路模块、下拉维持电路模块、上拉控制电路模块、第η级栅极信号点(Q(n))的下拉电路模块、及自举电容(Cbl);所述上拉电路模块、下拉电路模块、下拉维持电路模块、第η级栅极信号点(Q(n))的下拉电路模块、及自举电容(Cbl)分别与第η级栅极信号点(Q(n))及该第η级水平扫描线(G(n))电性连接，所述上拉控制电路模块与该第η级栅极信号点(Q(n))电性连接。
2.如权利要求1所述的用于平板显示的互补型GOA电路，其特征在于，所述上拉电路模块包括:直接控制给显示区域第η级水平扫描线(G(n))进行充电的薄膜晶体管(Tl)，其栅极电性连接于第η级栅极信号点(Q(n))，薄膜晶体管(Tl)的漏极和源极分别输入该第η级时钟信号(CK(η))和连接该第η级水平扫描线(G(n))，所述薄膜晶体管(Tl)栅极的第η级栅极信号点(Q(n))的电位可直接影响该第η级时钟信号(CK(η))对第η级水平扫描线(G(n))充电。
3.如权利要求1所述的用于平板显示的互补型GOA电路，其特征在于，所述下拉电路模块包括:在充电结束时对第η级水平扫描线(G(n))进行放电的薄膜晶体管(T3)与对第η级栅极信号点(Q(n))进行放电的薄膜晶体管(T4);薄膜晶体管(T3)的栅极电性连接于第n+2级水平扫描线(G(n+2))，漏极和源极分别电性连接第η级水平扫描线(G(n))与输入直流低电压(VSS);薄膜晶体管(T4)的栅极电性连接于该第n+2级水平扫描线(G(n+2))，薄膜晶体管(T4)的漏极和源极分别连接第η级栅极信号点(Q(n))和输入直流低电压(VSS)，薄膜晶体管(T3)与薄膜晶体管(T4)可以在第n+2级水平扫描线(G(n+2))处于高电位时打开进行放电。
4.如权利要求1所述的用于平板显示的互补型GOA电路，其特征在于，所述下拉维持电路模块包括:薄膜晶体管(T5)，其栅极电性连接于第一电路点(P1)，漏极和源极分别连接第η级水平扫描线(G(n))和输入直流低电压(VSS);薄膜晶体管(T6)，其栅极电性连接于第η级栅极信号点(Q(η))，漏极和源极分别电性连接于第二电路点(Kl)和输入直流低电压(VSS);薄膜晶体管(Τ7)，其栅极电性连接于第η级栅极信号点(Q(η))，漏极和源极分别电性连接于第一电路点(PD和输入直流低电压(VSS);薄膜晶体管(Τ8)，其栅极电性连接于第二电路点(Kl)，其漏极输入第一低频时钟信号(LCl)或第二低频时钟信号(LC2)，其源极电性连接第一电路点(P);薄膜晶体管(T9)，其栅极输入第一低频时钟信号(LCl)或第二低频时钟信号(LC2)，其漏极输入第一低频时钟信号(LCl)或第二低频时钟信号(LC2)，其源极电性连接第二电路点(Kl)。
5.如权利要求4所述的用于平板显示的互补型GOA电路，其特征在于，所述第一电路点(PD可以周期性受第一低频时钟信号(LCl)或第二低频时钟信号(LC2)的充电而处于高电位，从而控制薄膜晶体管(Τ5)的打开，以维持第η级水平扫描线(G(n))在非充电时期的低电位；所述薄膜晶体管(T6)与薄膜晶体管(T7)可在第η级栅极信号点(Q(n))处于高电位时打开，而将第一电路点(Pl)电位拉低以关闭薄膜晶体管(T5)，使之不影响第η级水平扫描线(G(n))充电。
6.如权利要求1所述的用于平板显示的互补型GOA电路，其特征在于，所述上拉控制电路模块包括薄膜晶体管(TlO)，其栅极输入第n-3级栅极信号点(Q(n-3))，漏极和源极分别电性连接第n-2级水平扫描线(G(n-2))和第η级栅极信号点(Q (η))，所述第η_3级栅极信号点(Q(n_3))控制负责GOA电路的上、下级之间信号传递的薄膜晶体管(TlO)的打开。
7.如权利要求1所述的用于平板显示的互补型GOA电路，其特征在于，所述第η级栅极信号点(Q(n))的下拉电路模块包括薄膜晶体管(TO)，其栅极输入第η级时钟信号(CK(η))，漏极和源极分别电性连接于第η级栅极信号点(Q(n))与第η级水平扫描线(G(n))。
8.如权利要求1所述的用于平板显示的互补型GOA电路，其特征在于，所述GOA单元采用10个薄膜晶体管元件。
9.如权利要求1所述的用于平板显示的互补型GOA电路，其特征在于，在显示面板的左、右两侧都需要一条金属线来传输第一低频时钟信号(LCl)或第二低频时钟信号(LC2)。
10.如权利要求1所述的用于平板显示的互补型GOA电路，其特征在于，采用EldoSPICE软件模拟，在第一低频时钟信号(LCl)处于开启状态时及第二低频时钟信号(LC2)处于开启状态时均能正常输出第η级水平扫描线(G(n))的波形，且两种情况下的第η级水平扫描线(G(n))的波形基本重合。
【文档编号】G09G3/36GK104167191SQ201410318442
【公开日】2014年11月26日 申请日期:2014年7月4日 优先权日:2014年7月4日
【发明者】虞晓江 申请人:深圳市华星光电技术有限公司