像素电路及其驱动方法、显示面板、显示装置制造方法
【专利摘要】本发明公开了一种像素电路及其驱动方法、显示面板、显示装置，其中，像素电路包括：第一晶体管、第二晶体管、第三晶体管、第四晶体管、驱动晶体管、第一电容、第二电容及发光元件，通过各个晶体管和两个电容之间的配合驱动，最终使得驱动电流与驱动晶体管本身的阈值电压和发光元件两端的跨压均无关系，消除了不良因素的影响，进而有效的改善了显示装置发光不均匀的问题，提高了显示装置发光均匀性和显示效果。
【专利说明】
像素电路及其驱动方法、显示面板、显示装置
【技术领域】
[0001]本发明设计有机发光显示【技术领域】，更具体的说，尤其涉及一种像素电路及其驱动方法、显示面板、显示装置。
【背景技术】
[0002]随着多媒体的不断发展，有机发光二极管(Organic Light Emitting D1de,OLED)显示器以简单的结构和极佳的工作温度、对比度、视角等优势，在显示器市场中受到瞩目。有机发光二极管显示器包括无源矩阵OLED显示器和有源矩阵OLED显示器，而有源矩阵OLED显示器由于功耗低被广泛使用。实际使用中，发现有机发光二极管显示器存在发光不均匀的现象。
【发明内容】
[0003]有鉴于此，本发明提供的了一种像素电路及其驱动方法、显示面板、显示装置，通过补偿驱动有机发光二极管的晶体管的阈值电压，消除阈值电压的影响，进而消除显示器件发光不均匀的现象。
[0004]本发明提供的技术方案如下:
[0005]一种像素电路，包括:第一晶体管、第二晶体管、第三晶体管、第四晶体管、驱动晶体管、第一电容、第二电容及发光元件；其中，
[0006]所述驱动晶体管用于确定驱动电流的大小，所述驱动电流的大小由所述驱动晶体管的栅极和源极电压决定；
[0007]所述第一晶体管由第一驱动信号控制，用于传输电源信号至所述驱动晶体管的栅极；
[0008]所述第二晶体管由第二驱动信号控制，用于将所述驱动晶体管的源极电压传输至所述第一电容的第二极板和第二电容的第二极板，所述第二电容的第一极板连接至所述电源信号；
[0009]所述第三晶体管由第三驱动信号控制，用于传输数据信号至所述驱动晶体管的栅极和第一电容的第一极板；
[0010]所述第四晶体管由第四驱动信号控制，用于将来自所述驱动晶体管的驱动电流传输至所述发光元件；
[0011]所述发光元件的阴极连接至阴极低电位，并响应于所述驱动电流而发光。
[0012]优选的，所述第一晶体管的栅极连接至所述第一驱动信号，所述第一晶体管的第一电极连接至所述电源信号，所述第一晶体管的第二电极连接至第一节点；
[0013]所述第二晶体管的栅极连接至所述第二驱动信号，所述第二晶体管的第一电极连接至第三节点，所述第二晶体管的第二电极连接至第二节点；
[0014]所述第三晶体管的栅极连接至所述第三驱动信号，所述第三晶体管的第一电极连接至所述数据信号，所述第三晶体管的第二电极连接至所述第一节点；
[0015]所述第四晶体管的栅极连接至所述第四驱动信号，所述第四晶体管的第一电极连接至所述第三节点，所述第四晶体管的第二电极连接至所述发光元件的阳极，所述发光元件的阴极连接至所述阴极低电位；
[0016]所述驱动晶体管的栅极连接至所述第一节点，所述驱动晶体管的漏极连接至所述电源信号，所述驱动晶体管的源极连接至所述第三节点；
[0017]所述第一电容的第一极板连接至所述第一节点，所述第一电容的第二极板连接至所述第二节点；以及，
[0018]所述第二电容的第一极板连接至所述电源信号，所述第二电容的第二极板连接至所述第二节点。
[0019]优选的，所述驱动晶体管为N型晶体管。
[0020]优选的，所述第一晶体管、第二晶体管、第三晶体管和第四晶体管均为N型晶体管；或者，
[0021]所述第一晶体管、第二晶体管、第三晶体管和第四晶体管均为P型晶体管。
[0022]优选的，所述第一晶体管、第二晶体管、第三晶体管、第四晶体管和所述驱动晶体管均为薄膜晶体管或金属-氧化物-半导体场效应晶体管。
[0023]优选的，所述发光元件为有机发光二极管。
[0024]相应的，本发明还提供了一种驱动方法，用于驱动上述的像素电路，所述驱动方法包括阈值抓取步骤、数据写入步骤和发光步骤，其中，
[0025]在所述阈值抓取步骤，将所述电源信号传输至所述驱动晶体管的栅极和漏极；
[0026]在所述数据写入步骤，将所述数据信号传输至所述第一电容的第一极板，通过所述第一电容耦合，使得所述数据信号传输至所述驱动晶体管的源极；
[0027]在所述发光步骤，所述驱动晶体管产生驱动电流，以驱动所述发光元件发光。
[0028]优选的，所述第一晶体管的栅极连接至所述第一驱动信号，所述第一晶体管的第一电极连接至所述电源信号，所述第一晶体管的第二电极连接至第一节点；
[0029]所述第二晶体管的栅极连接至所述第二驱动信号，所述第二晶体管的第一电极连接至第三节点，所述第二晶体管的第二电极连接至第二节点；
[0030]所述第三晶体管的栅极连接至所述第三驱动信号，所述第三晶体管的第一电极连接至所述数据信号，所述第三晶体管的第二电极连接至所述第一节点；
[0031 ] 所述第四晶体管的栅极连接至所述第四驱动信号，所述第四晶体管的第一电极连接至所述第三节点，所述第四晶体管的第二电极连接至所述发光元件的阳极，所述发光元件的阴极连接至所述阴极低电位；
[0032]所述驱动晶体管的栅极连接至所述第一节点，所述驱动晶体管的漏极连接至所述电源信号，所述驱动晶体管的源极连接至所述第三节点；
[0033]所述第一电容的第一极板连接至所述第一节点，所述第一电容的第二极板连接至所述第二节点；以及，
[0034]所述第二电容的第一极板连接至所述电源信号，所述第二电容的第二极板连接至所述第二节点；其中，所述驱动方法包括:
[0035]在所述阈值抓取步骤，驱动所述第一晶体管和第二晶体管导通，同时驱动所述第三晶体管和第四晶体管截止，所述第一节点和驱动晶体管的漏极电压均为所述电源信号提供的电源电压，所述驱动晶体管导通，直至所述第二节点的电压为所述电源电压减去所述驱动晶体管的阈值电压时截止，使所述第一电容和第二电容均存储有所述阈值电压；
[0036]在所述数据写入步骤，驱动所述第三晶体管导通，同时驱动所述第一晶体管和第二晶体管截止，且保持所述第四晶体管截止状态，所述第一节点电压为所述数据信号提供的数据电压，所述第一电容将所述数据电压耦合至所述第二节点；
[0037]在所述发光步骤，驱动第二晶体管和第四晶体管导通，同时驱动所述第三晶体管截止，且保持所述第一晶体管的截止状态，所述第一电容保持在所述数据写入步骤后的所述驱动晶体管的栅极和源极的电压差，确定所述驱动电流，以驱动所述发光元件发光。
[0038]相应的，本发明还提供了一种显示面板，包括上述的像素电路。
[0039]相应的，本发明还提供了一种显示装置，包括上述的显示面板。
[0040]相对于现有技术，本发明提供的技术方案至少具有以下的优点之一:
[0041]本发明提供的像素电路及其驱动方法、显示面板、显示装置，其中，像素电路包括:第一晶体管、第二晶体管、第三晶体管、第四晶体管、驱动晶体管、第一电容、第二电容及发光元件，通过各个晶体管和两个电容之间的配合驱动，最终使得驱动电流与驱动晶体管本身的阈值电压和发光元件两端的跨压均无关系，消除了不良因素的影响，进而有效的改善了显示装置发光不均匀的问题，提高了显示装置发光均匀性和显示效果。
【专利附图】
【附图说明】
[0042]为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据提供的附图获得其他的附图。
[0043]图1现有的一种像素电路的结构示意图；
[0044]图2为本申请实施例提供的一种像素电路的结构示意图；
[0045]图3为本申请实施例提供的一种驱动信号时序图；
[0046]图4a为图3中Tl阶段的电流通路图；
[0047]图4b为图3中T2阶段的电流通路图；
[0048]图4c为图3中T3阶段的电流通路图。
【具体实施方式】
[0049]下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
[0050]研究人员发现，实际使用中，发现有机发光二极管显示器存在发光不均匀的现象。参考图1所示，为有机发光二极管显示器中一种现有的像素电路的电路图，现有的像素电路大多采用2T1C结构，即包括两个晶体管和一个电容。其中，晶体管M20作为电流驱动晶体管，为有机发光二极管OLED提供发光用电流。通过扫描线Sn提供的信号控制晶体管MlO导通，并通过与晶体管MlO相连的数据线Dm提供的数据电压，数据电压被存储于电容C中，以控制晶体管M20的电流量。
[0051]研究人员还发现，实际工作中，由于制造工艺的影响，各个像素电路中的用于驱动有机发光二极管发光的晶体管的阈值电压不同，因此会导致对多个像素电路施加同一数据电压时，流经该多个像素电路中有机发光二极管的电流有差异，进而出现显示器显示画面的亮度(发光)不均匀的现象。
[0052]基于此，本申请实施例提供了一种像素电路，参考图2所不，为本申请实施例提供的一种像素电路的结构示意图，其中，像素电路包括:
[0053]第一晶体管Ml、第二晶体管M2、第三晶体管M3、第四晶体管M4、驱动晶体管MO、第一电容Cl、第二电容C2及发光元件D，其中发光元件D为有机发光二极管；其中，
[0054]驱动晶体管MO用于确定驱动电流的大小，驱动电流的大小由驱动晶体管MO的栅极和源极电压决定；
[0055]第一晶体管Ml由第一驱动信号SI控制，用于传输电源电压Vpvdd至驱动晶体管MO的栅极；
[0056]第二晶体管M2由第二驱动信号S2控制，用于将驱动晶体管MO的源极电压传输至第一电容Cl的第二极板和第二电容C2的第二极板，第二电容C2的第一极板连接至电源电压 Vpvdd ；
[0057]第三晶体管M3由第三驱动信号S3控制，用于传输数据信号Data至驱动晶体管MO的栅极和第一电容Cl的第一极板；
[0058]第四晶体管M4由第四驱动信号S4控制，用于将来自驱动晶体管MO的驱动电流传输至发光兀件D ；
[0059]发光元件D的阴极连接至阴极低电位Pvee,并响应于驱动电流而发光。
[0060]更为具体的，参考图2所示，在像素电路中，第一晶体管Ml的栅极连接至第一驱动信号SI，第一晶体管Ml的第一电极连接至电源信号Pvdd，第一晶体管Ml的第二电极连接至第一节点NI ；
[0061]第二晶体管M2的栅极连接至第二驱动信号S2，第二晶体管M2的第一电极连接至第三节点N3，第二晶体管M2的第二电极连接至第二节点N2 ；
[0062]第三晶体管M3的栅极连接至第三驱动信号S3，第三晶体管M3的第一电极连接至数据信号Data，第三晶体管M3的第二电极连接至第一节点NI ；
[0063]第四晶体管M4的栅极连接至第四驱动信号S4，第四晶体管M4的第一电极连接至第三节点N3，第四晶体管M4的第二电极连接至发光元件D的阳极，发光元件D的阴极连接至阴极低电位Pvee ；
[0064]驱动晶体管MO的栅极连接至所述第一节点NI，驱动晶体管MO的漏极连接至所述电源信号Pvdd，驱动晶体管MO的源极连接至所述第三节点N3 ；
[0065]第一电容Cl的第一极板连接至第一节点NI，第一电容Cl的第二极板连接至第二节点N2 ;以及，
[0066]第二电容C2的第一极板连接至电源信号Pvdd，第二电容C2的第二极板连接至第二节点N2。
[0067]在上述图2所对应实施例提供的像素电路中,驱动晶体管MO为N型晶体管。另外，对于第一晶体管Ml、第二晶体管M2、第三晶体管M3和第四晶体管M4的类型，其中任意一晶体管可以为N型晶体管或P型晶体管，对此需要根据实际应用进行具体设计，本申请实施例不作具体限制。但是在制作像素电路的过程中，其晶体管的类型相同，使得制作工艺更为简单和制作效率更高，因此，更为优选的，第一晶体管Ml、第二晶体管M2、第三晶体管M3和第四晶体管M4均为N型晶体管；或者，
[0068]第一晶体管Ml、第二晶体管M2、第三晶体管M3和第四晶体管M4均为P型晶体管。另外，对于本申请实施例提供的像素电路，第一晶体管Ml、第二晶体管M2、第三晶体管M3、第四晶体管M4和驱动晶体管MO均为薄膜晶体管或金属-氧化物-半导体场效应晶体管。
[0069]基于本申请提供的上述像素电路，本申请还提供了一种驱动方法，结合图2中提供的像素电路的结构，其中，本申请实施例提供的驱动方法包括:阈值抓取步骤、数据写入步骤和发光步骤，其中，
[0070]在阈值抓取步骤，将电源电压Vpvdd传输至驱动晶体管MO的栅极和漏极；
[0071 ] 在数据写入步骤，将数据信号Data传输至第一电容Cl的第一极板，通过第一电容Cl耦合，使得数据信号Data传输至驱动晶体管MO的源极；
[0072]在发光步骤，驱动晶体管MO产生驱动电流，以驱动发光元件D发光。
[0073]具体的，以图2所示的像素电路的结构为基础，结合图3?图4c所示，对本申请实施例提供的驱动方法进行更为详细的描述，其中，图3为本申请实施例提供的一种驱动信号时序图；图4a为图3中Tl阶段的电流通路图；图仙为图3中T2阶段的电流通路图；图4c为图3中T3阶段的电流通路图。其中，Tl阶段对应驱动方法中的阈值抓取步骤，T2阶段对应驱动方法中的数据写入步骤，以及，T3阶段对应驱动方法中的发光步骤。另外需要说明的是，本申请实施例提供的驱动方法中，其像素电路的晶体管均以N型晶体管进行说明，即驱动晶体管、第一晶体管、第二晶体管、第三晶体管和第四晶体管均为N型晶体管。
[0074]由图2可知，第一晶体管Ml的栅极连接至第一驱动信号SI，第一晶体管Ml的第一电极连接至电源信号Pvdd，第一晶体管Ml的第二电极连接至第一节点NI ；
[0075]第二晶体管M2的栅极连接至第二驱动信号S2，第二晶体管M2的第一电极连接至第三节点N3，第二晶体管M2的第二电极连接至第二节点N2 ；
[0076]第三晶体管M3的栅极连接至第三驱动信号S3，第三晶体管M3的第一电极连接至数据信号Data，第三晶体管M3的第二电极连接至第一节点NI ；
[0077]第四晶体管M4的栅极连接至第四驱动信号S4，第四晶体管M4的第一电极连接至第三节点N3，第四晶体管M4的第二电极连接至发光元件D的阳极，发光元件D的阴极连接至阴极低电位Pvee ；
[0078]驱动晶体管MO的栅极连接至所述第一节点NI，驱动晶体管MO的漏极连接至所述电源信号Pvdd，驱动晶体管MO的源极连接至所述第三节点N3 ；
[0079]第一电容Cl的第一极板连接至第一节点NI，第一电容Cl的第二极板连接至第二节点N2 ;以及，
[0080]第二电容C2的第一极板连接至电源信号Pvdd，第二电容C2的第二极板连接至第二节点N2 ;其中，驱动方法包括:
[0081 ] 在阈值抓取步骤TI，驱动第一晶体管Ml和第二晶体管M2导通，同时驱动第三晶体管M3和第四晶体管M4截止，第一节点NI和驱动晶体管MO的漏极电压均为电源电压Vpvdd提供的电源电压，驱动晶体管MO导通，直至第二节点N2的电压为电源电压减去驱动晶体管MO的阈值电压Vth时截止，使第一电容Cl和第二电容C2均存储有阈值电压Vth ；
[0082]具体的，参考图3和图4a所示，在阈值抓取步骤Tl，驱动晶体管MO的漏极电压为电源信号Pvdd提供的电源电压Vpvdd，第一驱动信号SI为高电平，驱动第一晶体管Ml导通，电源电压Vpvdd通过第一晶体管Ml传输至第一节点NI，使得第一节点NI的电压(即驱动晶体管MO的栅极电压)为电源信号Pvdd提供的电源电压Vpvdd ;第二驱动信号S2为高电平，驱动第二晶体管M2导通；第三驱动信号S3为低电平，驱动第三晶体管M3截止；第四驱动信号S4为低电平，驱动第四晶体管M4截止。
[0083]此时，在阈值抓取步骤Tl，由于驱动晶体管MO的栅极电压和漏极电压均为电源电压，使得驱动晶体管MO导通，直至第二节点N2电压(由于第二晶体管M2将第二节点N2和第三节点N3导通，即此时第二节点N2电压为驱动晶体管MO的源极电压)变为电源电压Vpvdd减去驱动晶体管MO的阈值电压Vth时，驱动晶体管MO截止，此时，第一电容Cl和第二电容C2均存储有驱动晶体管MO的阈值电压Vth。
[0084]在数据写入步骤T2，驱动第三晶体管M3导通，同时驱动第一晶体管Ml和第二晶体管M2截止，且保持第四晶体管M4截止状态，第一节点NI电压为数据信号Data提供的数据电压，第一电容Cl将数据电压耦合至第二节点N2 ；
[0085]具体的，参考图3和图4b所示，在数据写入步骤T2，第一驱动信号SI变为低电平，驱动第一晶体管Ml截止；第二驱动信号S2变为低电平，驱动第二晶体管M2截止；第三驱动信号S3变为高电平，驱动第三晶体管M3导通，第一节点NI的电压(即驱动晶体管MO的栅极电压)为数据信号Data提供的数据电压Vdata ;以及，第四驱动信号S4为低电平，驱动第四晶体管M4截止。
[0086]此时，通过第一电容Cl的耦合，将第一节点NI的数据电压耦合至第二节点N2，使得第二节点N2的电压变为:Vpvdd-Vth+(Vdata-Vpvdd) (Cl/(C1+C2))，即第一电容Cl的存储电压为:Vdata-Vpvdd+Vth- (Vdata-Vpvdd) (Cl/ (C1+C2))。
[0087]在发光步骤T3，驱动第二晶体管M2和第四晶体管M4导通，同时驱动第三晶体管M3截止，且保持第一晶体管Ml的截止状态，第一电容Cl保持在数据写入步骤T2后的驱动晶体管MO的栅极和源极的电压差，确定驱动电流，以驱动发光元件D发光。
[0088]具体的，参考图3和4c所示，在发光步骤T3，第一驱动信号SI保持为低电平，保持驱动第一晶体管Ml为截止状态；第二驱动信号S2变为高电平，驱动第二晶体管M2导通，使得第二节点N2和第三节点N3之间导通，即使得驱动晶体管MO的栅极和驱动晶体管MO的源极之间导通；第三驱动信号S3变为低电平，驱动第三晶体管M3截止；以及，第四驱动信号S4变为高电平，驱动第四晶体管M4导通。
[0089]此时，在发光步骤T3，第二节点N2电压和第三节点N3电压相同，第三节点N3的电压(即驱动晶体管MO的源极电压)为阴极低电位Pvee提供的阴极低电压Vpvee和发光元件D的两端跨压之和；由于第一电容Cl保持在数据写入步骤T2中的存储电压，使得第一节点NI的电压(即驱动晶体管MO的栅极电压)为:Vdata-Vpvdd+Vth_(Vdata-Vpvdd) (Cl/(Cl+C2))+Vpvee+Vd,因而，驱动晶体管MO的栅源电压Vgs为第一节点NI电压和第二节点N2电压之差:
[0090]Vgs = Vdata-Vpvdd+Vth-(Vdata-Vpvdd)(Cl/(C1+C2))+Vpvee+Vd-Vpvee-Vd
[0091]= Vdata-Vpvdd+Vth-(Vdata-Vpvdd) (Cl/(C1+C2)) 公式一
[0092]因为在发光步骤T3，驱动晶体管MO工作在饱和区，因此用于驱动发光元件D发光的驱动电流Id由驱动晶体管MO的栅极和源极的电压差决定，因此，驱动电流Id为:
[0093]Id = k (Vgs-Vth)2
[0094]= k[Vdata-Vpvdd+Vth-(Vdata-Vpvdd) (Cl/ (C1+C2))-Vth]2
[0095]= k[ (Vdata-Vpvdd) (C2/ (C1+C2))]2公式二
[0096]在公式二中，Id表示为驱动晶体管MO产生的驱动电流，即驱动发光元件发光的电流；k为常数；Vgs为驱动晶体管MO的栅极和源极之间的电压差；Vth为驱动晶体管MO的阈值电压；Vdata为数据信号Data提供的数据电压。
[0097]至此，通过第四晶体管M4，将与驱动晶体管MO的阈值电压Vth和发光元件D两端的跨压Vd均无关的驱动电流Id传输至发光元件D，以驱动发光元件D发光，使得显示装置的发光均匀，提高显示效果。
[0098]由上述内容可知，通过各个晶体管和两个电容在不同阶段的配合驱动，最终使得驱动电流与驱动晶体管本身的阈值电压和发光元件两端的跨压均无关系，消除了不良因素的影响，进而有效的改善了显示装置发光不均匀的问题，提高了显示装置发光均匀性和显示效果。
[0099]此外，本申请实施例还提供了一种显示面板，包括像素电路，其中，像素电路采用上述任意一种实施例所述的像素电路。
[0100]需要说明的是，本申请提供的显示面板对于像素电路的数量不作具体限制，可以根据实际应用进行设计。
[0101]最后，本申请实施例还提供了一种显示装置，包括显示面板，其中，显示面板采用上述任一种实施例所述的显示面板。
[0102]本申请实施例提供了一种像素电路及其驱动方法、显示面板、显示装置，其中，像素电路包括:第一晶体管、第二晶体管、第三晶体管、第四晶体管、驱动晶体管、第一电容、第二电容及发光元件，通过各个晶体管和两个电容之间的配合驱动，最终使得驱动电流与驱动晶体管本身的阈值电压和发光元件两端的跨压均无关系，消除了不良因素的影响，进而有效的改善了显示装置发光不均匀的问题，提高了显示装置发光均匀性和显示效果。
【权利要求】
1.一种像素电路，其特征在于，包括:第一晶体管、第二晶体管、第三晶体管、第四晶体管、驱动晶体管、第一电容、第二电容及发光元件；其中， 所述驱动晶体管用于确定驱动电流的大小，所述驱动电流的大小由所述驱动晶体管的栅极和源极电压决定； 所述第一晶体管由第一驱动信号控制，用于传输电源信号至所述驱动晶体管的栅极；所述第二晶体管由第二驱动信号控制，用于将所述驱动晶体管的源极电压传输至所述第一电容的第二极板和第二电容的第二极板，所述第二电容的第一极板连接至所述电源信号; 所述第三晶体管由第三驱动信号控制，用于传输数据信号至所述驱动晶体管的栅极和第一电容的第一极板； 所述第四晶体管由第四驱动信号控制，用于将来自所述驱动晶体管的驱动电流传输至所述发光元件； 所述发光元件的阴极连接至阴极低电位，并响应于所述驱动电流而发光。
2.根据权利要求1所述的像素电路，其特征在于，所述第一晶体管的栅极连接至所述第一驱动信号，所述第一晶体管的第一电极连接至所述电源信号，所述第一晶体管的第二电极连接至第一节点； 所述第二晶体管的栅极连接至所述第二驱动信号，所述第二晶体管的第一电极连接至第三节点，所述第二晶体管的第二电极连接至第二节点； 所述第三晶体管的栅极连接至所述第三驱动信号，所述第三晶体管的第一电极连接至所述数据信号，所述第三晶体管的第二电极连接至所述第一节点； 所述第四晶体管的栅极连接至所述第四驱动信号，所述第四晶体管的第一电极连接至所述第三节点，所述第四晶体管的第二电极连接至所述发光元件的阳极，所述发光元件的阴极连接至所述阴极低电位； 所述驱动晶体管的栅极连接至所述第一节点，所述驱动晶体管的漏极连接至所述电源信号，所述驱动晶体管的源极连接至所述第三节点； 所述第一电容的第一极板连接至所述第一节点，所述第一电容的第二极板连接至所述第二节点；以及， 所述第二电容的第一极板连接至所述电源信号，所述第二电容的第二极板连接至所述第二节点。
3.根据权利要求1所述的像素电路，其特征在于，所述驱动晶体管为N型晶体管。
4.根据权利要求3所述的像素电路，其特征在于，所述第一晶体管、第二晶体管、第三晶体管和第四晶体管均为N型晶体管；或者， 所述第一晶体管、第二晶体管、第三晶体管和第四晶体管均为P型晶体管。
5.根据权利要求1所述的像素电路，其特征在于，所述第一晶体管、第二晶体管、第三晶体管、第四晶体管和所述驱动晶体管均为薄膜晶体管或金属-氧化物-半导体场效应晶体管。
6.根据权利要求1所述的像素电路，其特征在于，所述发光元件为有机发光二极管。
7.一种像素电路的驱动方法，其特征在于，用于驱动权利要求1?6任意一项所述的像素电路，所述驱动方法包括阈值抓取步骤、数据写入步骤和发光步骤，其中， 在所述阈值抓取步骤，将所述电源信号传输至所述驱动晶体管的栅极和漏极； 在所述数据写入步骤，将所述数据信号传输至所述第一电容的第一极板，通过所述第一电容耦合，使得所述数据信号传输至所述驱动晶体管的源极； 在所述发光步骤，所述驱动晶体管产生驱动电流，以驱动所述发光元件发光。
8.根据权利要求7所述的驱动方法，其特征在于 所述第一晶体管的栅极连接至所述第一驱动信号，所述第一晶体管的第一电极连接至所述电源信号，所述第一晶体管的第二电极连接至第一节点； 所述第二晶体管的栅极连接至所述第二驱动信号，所述第二晶体管的第一电极连接至第三节点，所述第二晶体管的第二电极连接至第二节点； 所述第三晶体管的栅极连接至所述第三驱动信号，所述第三晶体管的第一电极连接至所述数据信号，所述第三晶体管的第二电极连接至所述第一节点； 所述第四晶体管的栅极连接至所述第四驱动信号，所述第四晶体管的第一电极连接至所述第三节点，所述第四晶体管的第二电极连接至所述发光元件的阳极，所述发光元件的阴极连接至所述阴极低电位； 所述驱动晶体管的栅极连接至所述第一节点，所述驱动晶体管的漏极连接至所述电源信号，所述驱动晶体管的源极连接至所述第三节点； 所述第一电容的第一极板连接至所述第一节点，所述第一电容的第二极板连接至所述第二节点；以及， 所述第二电容的第一极板连接至所述电源信号，所述第二电容的第二极板连接至所述第二节点；其中，所述驱动方法包括: 在所述阈值抓取步骤，驱动所述第一晶体管和第二晶体管导通，同时驱动所述第三晶体管和第四晶体管截止，所述第一节点和驱动晶体管的漏极电压均为所述电源信号提供的电源电压，所述驱动晶体管导通，直至所述第二节点的电压为所述电源电压减去所述驱动晶体管的阈值电压时截止，使所述第一电容和第二电容均存储有所述阈值电压； 在所述数据写入步骤，驱动所述第三晶体管导通，同时驱动所述第一晶体管和第二晶体管截止，且保持所述第四晶体管截止状态，所述第一节点电压为所述数据信号提供的数据电压，所述第一电容将所述数据电压耦合至所述第二节点； 在所述发光步骤，驱动第二晶体管和第四晶体管导通，同时驱动所述第三晶体管截止，且保持所述第一晶体管的截止状态，所述第一电容保持在所述数据写入步骤后的所述驱动晶体管的栅极和源极的电压差，确定所述驱动电流，以驱动所述发光元件发光。
9.一种显示面板，其特征在于，包括权利要求1?6任意一项所述的像素电路。
10.一种显示装置，其特征在于，包括权利要求9所述的显示面板。
【文档编号】G09G3/32GK104200777SQ201410498458
【公开日】2014年12月10日 申请日期:2014年9月25日 优先权日:2014年9月25日
【发明者】马志丽, 钱栋 申请人:上海天马有机发光显示技术有限公司, 天马微电子股份有限公司