一种像素电路、有机电致发光显示面板及显示装置制造方法
【专利摘要】本发明公开了一种像素电路，有机电致发光显示面板及显示装置，该像素电路在初始化阶段对第一节点和第三节点进行初始化；在补偿阶段对第一节点进行驱动模块的阈值电压补偿；在数据写入阶段对第一节点进行数据写入；在发光阶段驱动模块驱动发光模块中的发光器件发光，实现了发光器件的正常发光功能，这样相较于现有技术中的像素电路，本发明实施例提供的像素电路能够在初始化阶段对驱动模块的控制端进行初始化，在补偿阶段对驱动模块进行了阈值电压的补偿，避免了驱动模块的阈值电压的变化对发光器件的发光亮度的影响，提高了发光器件发光亮度的均一性，从而保证了显示画面的质量。
【专利说明】一种像素电路、有机电致发光显示面板及显示装置
【技术领域】
[0001]本发明涉及显示【技术领域】，尤其涉及一种像素电路、有机电致发光显示面板及显示装置。
【背景技术】
[0002]随着显示技术的进步，越来越多的有源矩阵有机发光二极管(八此廿IX01-8&1110 ￡11111:1:1118 010(16,^10120)显示面板进入市场，与传统的晶体管液晶显示面板(111111 11-8118181:01- 11^111(1 078^1 01邓1奶，丁？丁匕⑶)相比，具有低能耗、生产成本低、自发光、宽视角及响应速度快等优点，目前，在手机、？0八、数码相机等显示领域已经开始逐步取代传统的1X0显示屏。与1X0利用稳定的电压控制亮度不同，八101^0属于电流驱动，需要稳定的电流来控制发光。
[0003]现有的驱动01^0发光的像素电路，如图1所示，包括:驱动晶体管11、开关晶体管12、存储电容以及发光器件01^0 ；其中，驱动晶体管11的栅极分别与开关晶体管12的漏极和存储电容￠:的一端相连、源极与高电压信号端％0相连、漏极分别与存储电容的另一端和发光器件01^0的一端相连；开关晶体管12的栅极与扫描信号端(?仏相连、源极与数据信号端03仏相连；发光器件01^0的另一端与低电压信号端相连；驱动晶体管11驱动发光器件01^0发光时，驱动电流由高电压信号端700、数据信号端03仏以及驱动晶体管11共同控制，由于0120的发光亮度对其驱动电流的变化相当敏感，且驱动晶体管11在制作过程中无法做到完全一致，而且由于工艺制程和器件老化，以及工作过程中温度的变化等原因，会使各像素电路中的驱动晶体管11的阈值电压存在不均匀性，这样就导致了流过每个像素点01^0的电流发生变化使得显示亮度不均，从而影响整个图像的显示效果。
[0004]因此，如何消除像素电路中驱动晶体管阈值电压的变化对发光器件的发光亮度的影响，保证驱动发光器件01^0的电流的均一性，从而保证显示画面的质量，是本领域技术人员亟待解决的问题。
【发明内容】
[0005]本发明实施例提供了一种像素电路、有机电致发光显示面板及显示装置，用以解决现有技术中存在的像素电路中驱动晶体管阈值电压的变化影响发光器件的发光亮度的问题。
[0006]本发明实施例提供了一种像素电路，包括:初始化模块、充电控制模块、驱动模块、具有发光器件的发光模块；其中，
[0007]所述驱动模块的控制端与第一节点相连，输入端与第二节点相连，输出端与所述发光模块的输入端相连；所述充电控制模块的控制端与扫描信号端相连，输入端与数据信号端相连，输出端与第三节点相连；所述初始化模块连接于所述第一节点、所述第二节点、所述第三节点、第一参考信号端、第一信号控制端和所述扫描信号端之间；所述发光模块的第一控制端与第二信号控制端相连，第二控制端与发光信号控制端相连，输出端与第二参考信号端相连；
[0008]在初始化阶段，所述初始化模块用于在所述扫描信号端的控制下对所述第一节点进行初始化，所述充电控制模块用于在所述扫描信号端的控制下对所述第三节点进行初始化；
[0009]在补偿阶段，所述发光模块用于在所述第二信号控制端的控制下将所述驱动模块的输出端与所述第二参考信号端导通，所述初始化模块用于在所述第一信号控制端和所述扫描信号端的控制下对所述第一节点进行所述驱动模块的阈值电压补偿；
[0010]在数据写入阶段，所述充电控制模块用于在所述扫描信号端的控制下通过所述初始化模块对所述第一节点进行数据写入；
[0011]在发光阶段，所述初始化模块用于在所述第一信号控制端的控制下将所述第一参考信号端与所述驱动模块的输入端导通，使所述驱动模块驱动所述发光模块中的所述发光器件发光。
[0012]在一种可能的实施方式中，本发明实施例提供的上述像素电路中，所述驱动模块，具体包括:驱动晶体管；
[0013]所述驱动晶体管的栅极与所述第一节点相连，源极与所述第二节点相连，漏极与所述发光模块的输入端相连。
[0014]在一种可能的实施方式中，本发明实施例提供的上述像素电路中，所述初始化模块，具体包括:第一开关晶体管、第二开关晶体管和存储电容；其中，
[0015]所述第一开关晶体管的栅极与所述扫描信号端相连，源极与所述第一参考信号端相连，漏极与所述第一节点相连；
[0016]所述第二开关晶体管的栅极与所述第一信号控制端相连，源极与所述第一参考信号端相连，漏极与所述第二节点相连；
[0017]所述存储电容连接于所述第一节点与所述第三节点之间。
[0018]在一种可能的实施方式中，本发明实施例提供的上述像素电路中，所述充电控制模块，具体包括:第三开关晶体管；
[0019]所述第三开关晶体管的栅极与所述扫描信号端相连，源极与所述数据信号端相连，漏极与所述第三节点相连。
[0020]在一种可能的实施方式中，本发明实施例提供的上述像素电路中，所述第一开关晶体管和所述第三开关晶体管同时为？型晶体管，或同时为~型晶体管。
[0021〕 在一种可能的实施方式中，本发明实施例提供的上述像素电路中，所述发光模块，具体包括:发光器件、第四开关晶体管和第五开关晶体管；其中，
[0022]所述第四开关晶体管的栅极与所述第二信号控制端相连，源极分别与所述驱动模块的输出端和所述第五开关晶体管的源极相连，漏极分别与所述发光器件的输出端和所述第二参考信号端相连；
[0023]所述第五开关晶体管的栅极与所述发光信号控制端相连，漏极与所述发光器件的输入端相连。
[0024]本发明实施例提供了一种有机电致发光显示面板，包括本发明实施例提供的上述像素电路。
[0025]本发明实施例提供了一种显示装置，包括本发明实施例提供的上述有机电致发光显示面板。
[0026]本发明实施例的有益效果包括:
[0027]本发明实施例提供了一种像素电路，有机电致发光显示面板及显示装置，该像素电路在初始化阶段，初始化模块对第一节点进行初始化，充电控制模块对第三节点进行初始化；在补偿阶段，发光模块将驱动模块的输出端与第二参考信号端导通，初始化模块对第一节点进行驱动模块的阈值电压补偿；在数据写入阶段，充电控制模块通过初始化模块对第一节点进行数据写入；在发光阶段，初始化模块将第一参考信号端与驱动模块的输入端导通，使驱动模块驱动发光模块中的发光器件发光，实现了发光器件的正常发光功能，这样相较于现有技术中的像素电路，本发明实施例提供的像素电路能够在初始化阶段对驱动模块的控制端进行初始化，在补偿阶段对驱动模块进行了阈值电压的补偿，避免了驱动模块的阈值电压的变化对发光器件的发光亮度的影响，提高了发光器件发光亮度的均一性，从而保证了显示画面的质量。
【专利附图】
【附图说明】
[0028]图1为现有技术中的像素电路的结构示意图；
[0029]图2为本发明实施例提供的像素电路的结构示意图；
[0030]图％和图36分别为本发明实施提供的像素电路的具体结构示意图；
[0031]图如和图仙分别为本发明实施例提供的实施例一和实施例二的时序示意图。
【具体实施方式】
[0032]下面结合附图，对本发明实施例提供的像素电路、有机电致发光显示面板及显示装置的【具体实施方式】进行详细地说明。
[0033]本发明实施例提供了一种像素电路，如图2所示，包括:初始化模块01、充电控制模块02、驱动模块03、具有发光器件04的发光模块05 ；其中，
[0034]驱动模块03的控制端与第一节点？1相连，输入端与第二节点？2相连，输出端与发光模块05的输入端相连；充电控制模块02的控制端与扫描信号端3⑶!!相连，输入端与数据信号端此仏相连，输出端与第三节点？3相连；初始化模块01连接于第一节点？1、第二节点？2、第三节点？3、第一参考信号端1？社1、第一信号控制端￡1和扫描信号端3⑶!!之间；发光模块05的第一控制端与第二信号控制端￡2相连，第二控制端与发光信号控制端￡1相连，输出端与第二参考信号端如？2相连；
[0035]在初始化阶段，初始化模块01用于在扫描信号端31的控制下，对第一节点？1进行初始化，充电控制模块02用于在扫描信号端3⑶!!的控制下对第三节点？3进行初始化；
[0036]在补偿阶段，发光模块05用于在第二信号控制端￡2的控制下将驱动模块03的输出端与第二参考信号端卩社2导通，初始化模块01用于在第一信号控制端￡1和扫描信号端80811的控制下对第一节点？1进行驱动模块03的阈值电压补偿；
[0037]在数据写入阶段，充电控制模块02用于在扫描信号端的控制下通过初始化模块01对第一节点？1进行数据写入；
[0038]在发光阶段，初始化模块01用于在第一信号控制端￡1的控制下将第一参考信号端尺6？1与驱动模块03的输入端导通,使驱动模块03驱动发光模块05中的发光器件04发光。
[0039]本发明实施例提供的上述像素电路，在初始化阶段，初始化模块01对第一节点？1进行初始化，充电控制模块02对第三节点？3进行初始化；在补偿阶段，发光模块05将驱动模块03的输出端与第二参考信号端1？社2导通，初始化模块01对第一节点？1进行驱动模块03的阈值电压补偿；在数据写入阶段，充电控制模块02通过初始化模块01对第一节点？1进行数据写入；在发光阶段，初始化模块01将第一参考信号端卩社1与驱动模块03的输入端导通，使驱动模块03驱动发光模块05中的发光器件04发光，实现了发光器件04的正常发光功能，这样相较于现有技术中的像素电路，本发明实施例提供的像素电路能够在初始化阶段对驱动模块03的控制端进行初始化，在补偿阶段对驱动模块03进行了阈值电压的补偿电压，避免了驱动模块03的阈值电压的变化对发光器件04的发光亮度的影响，提高了发光器件04发光亮度的均一性，从而保证了显示画面的质量。
[0040]在具体实施时，本发明实施例提供的上述像素电路中，驱动模块03，如图33和图3?所示，可以具体包括:驱动晶体管01 ；驱动晶体管01的栅极与第一节点？1相连，源极与第二节点？2相连，漏极与发光模块05的输入端相连。
[0041]具体地，本发明实施例提供的上述像素电路中，如图％所示，驱动晶体管01可以为~型晶体管；如图36所示，驱动晶体管01也可以为？型晶体管，在此不作限定。在初始化时间段，初始化模块01在扫描信号端的控制下将第一参考信号端如？1与第一节点？1导通，对第一节点？1即驱动晶体管01的栅极进行初始化，使得驱动晶体管01处于饱和开启状态；在补偿阶段，初始化模块01与驱动晶体管01组成放电回路，将第一节点？1的电压放电至驱动晶体管01的阈值电压，即实现了对驱动晶体管01的阈值电压的补偿；在数据写入阶段，充电控制模块02通过初始化模块01将数据信号端0社3输入的数据信号写入到第一节点？1，即对驱动晶体管01的栅极进行数据写入；在发光阶段，初始化模块01将第一参考信号端如？1与驱动晶体管01的源极导通，将第一参考信号端1？社1输入的电压信号作为驱动电压，使驱动晶体管01驱动发光模块05中的发光器件04发光。
[0042]在具体实施时，本发明实施例提供的上述像素电路中，如图33和图36所示，初始化模块01，可以具体包括:第一开关晶体管I1、第二开关晶体管12和存储电容；其中，第一开关晶体管II的栅极与扫描信号端相连，源极与第一参考信号端1？社1相连，漏极与第一节点相连；第二开关晶体管12的栅极与第一信号控制端￡1相连，源极与第一参考信号端如？1相连，漏极与第二节点？2相连；存储电容连接于第一节点？1与第三节点？3之间。
[0043]具体地，本发明实施例提供的上述像素电路中，如图％所示，第一开关晶体管丁1和第二开关晶体管12可以为~型晶体管；如图36所示，第一开关晶体管II和第二开关晶体管12可以为？型晶体管，在此不作限定。在初始化阶段，第一开关晶体管II在扫描信号端3⑶!!的控制下导通，导通的第一开关晶体管II将第一参考信号端如？1与第一节点？1导通，对第一节点？1进行初始化；在补偿阶段，第一开关晶体管II和第二开关晶体管12分别在扫描信号端3⑶!!与第一信号控制端￡1的控制下导通，导通的第一开关晶体管II和第二开关晶体管12与驱动晶体管01组成放电回路，将第一节点？1的电压放电至驱动晶体管的阈值电压#1！；在发光阶段，第二开关晶体管12在第一信号控制端￡1的控制下导通，导通的第二开关晶体管12将第一参考信号端如？1与驱动晶体管01的源极导通，将第一参考信号端输入的电压信号作为驱动电压，使驱动晶体管01驱动发光模块05中的发光器件04发光。
[0044]在具体实施时，本发明实施例提供的上述像素电路中，如图33和图36所示，充电控制模块02，可以具体包括:第三开关晶体管13 ；第三开关晶体管13的栅极与扫描信号端80811相连，源极与数据信号端0社3相连，漏极与第三节点？3相连。
[0045]具体地，本发明实施例提供的上述像素电路中，如图％所示，第三开关晶体管丁3可以为~型晶体管；如图36所示，第三开关晶体管13可以为？型晶体管，在此不作限定。在初始化阶段，第三开关晶体管13在扫描信号端3⑶!!的控制下导通，导通的第三开关晶体管丁3将数据信号端0社3与第三节点？3导通，通过数据信号端0社3输入的电压信号对第三节点？3进行初始化；在补偿阶段，同样导通的第三开关晶体管13保持第三节点？3的电压不变；在数据写入阶段，同样导通的第三开关晶体管13将数据信号端此仏输入的数据信号写入到第三节点？3。
[0046]在具体实施时，本发明实施例提供的上述像素电路中，由于第一开关晶体管II和第三开关晶体管13采用同一扫描信号端31作为控制端，为了实现两个晶体管在同一扫描信号端30^1的控制下，在不同阶段完成各自的功能，因此将第一开关晶体管II和第三开关晶体管13设置为同一类型晶体管，如图％所示，第一开关晶体管II和所述第三开关晶体管13可以同时为~型晶体管，如图36所示，第一开关晶体管II和所述第三开关晶体管13也可以同时为？型晶体管。
[0047]在具体实施时，本发明实施例提供的上述像素电路中，如图33和图36所示，发光模块05，具体包括:发光器件04、第四开关晶体管14和第五开关晶体管15 ；其中，第四开关晶体管14的栅极与第二信号控制端￡2相连，源极分别与驱动模块03的输出端和第五开关晶体管15的源极相连，漏极分别与发光器件04的输出端和第二参考信号端1？社2相连；第五开关晶体管了5的栅极与发光信号控制端￡1相连，漏极与发光器件04的输入端相连。
[0048]具体地，本发明实施例提供的上述像素电路中，如图％所示，第四开关晶体管丁4和第五开关晶体管15可以为~型晶体管；如图36所示，第四开关晶体管14和第五开关晶体管15可以为？型晶体管，在此不作限定。在补偿阶段，第四开关晶体管14在第二信号控制端￡2的控制下导通，导通的第四开关晶体管14将驱动模块03的输出端与第二参考信号端尺社2导通；在数据写入阶段，同样导通的第四开关晶体管14保持驱动模块03的输出端的电压不变；在发光阶段，第五开关晶体管15在发光信号控制端￡1的控制下导通，导通的第五开关晶体管了5将驱动模块03的输出端与发光器件04的输入端导通,使驱动模块03驱动发光器件04发光。
[0049]需要说明的是本发明实施例中提到的开关晶体管和驱动晶体管可以是薄膜晶体管(了？了，他丨=口丨]^ 了1^118181:010，也可以是金属氧化物半导体场效应管(103,161^1 0x1(168011110011(11101:01-)，在此不做限定。在具体实施中，这些晶体管的源极和漏极可以互换，不做具体区分。在描述具体实施例时以薄膜晶体管为例进行说明。
[0050]并且，本发明实施例提供的上述像素电路中提到的开关晶体管和驱动晶体管可以全部采用？型晶体管或全部采用~型晶体管设计，这样可以简化像素电路的制作工艺流程。[0051〕 下面结合本发明实施例提供的像素电路的结构和时序对本发明实施例提供的像素电路的工作过程进行详细描述:其中，实施例一中像素电路的开关晶体管和驱动晶体管全部采用~型晶体管进行设计；实施例二中像素电路的开关晶体管和驱动晶体管全部采用？型晶体管进行设计。
[0052]实施例一:结合图33所示的像素电路以及图如所示的图33的输入输出时序图，对本发明实施例提供的像素电路的工作过程作以描述。具体地，选取如图如所示的输入输出时序图中的?0四个阶段。下述描述中以1表示高电平信号，0表示低电平信号。
[0053]在1:1 阶段，80811 = 1, ￡1 = 0，￡2 = 0，￡1 = 0，0^1:8 = VI，尺6？1 = 乂况，尺6？2 =0。由于3(^11 = 1，因此第一开关晶体管I1、第三开关晶体管了3导通；由于￡1 = 0，￡2 =
0,21 = 0,因此第二开关晶体管12、第四开关晶体管14和第五开关晶体管15截止。导通的第一开关晶体管II将第一参考信号端如？1与第一节点导通，对第一节点？1进行初始化，即对驱动晶体管01的栅极进行初始化，此时第一节点？1的电压即存储电容右端的电压为；导通的第三开关晶体管13将数据信号端0社3输入的电压信号VI传递给第三节点？3，此时第三节点的电压即存储电容左端的电压为VI，在此阶段驱动晶体管01栅极电压被初始化为％山使驱动晶体管01处于饱和开启的状态。丨1阶段为初始化阶段。
[0054]在1:2 阶段，= 1, ￡1 = 1，￡2 = 1, ￡1 = 0, 0已七8 = VI，尺6？1 = 乂己山尺6？2 =
0。由于31 = 1,21 = 1,22 = 1，因此第一开关晶体管I1、第二开关晶体管12、第三开关晶体管13和第四开关晶体管14导通；由于￡1 = 0，因此第五开关晶体管15截止。导通的第一开关晶体管II和第二开关晶体管12与驱动晶体管01组成放电回路，将第一节点？1的电压放电至驱动晶体管01的阈值电压#11，即此时存储电容的右端的电压为#11，此时驱动晶体管01处于临界开启状态；导通的第三开关晶体管13保持第三节点？3的电压为VI，即存储电容左端的电压仍为VI，此时存储电容两端的电压差为；导通的第四开关晶体管14将驱动晶体管01的漏极与第二参考信号端1？社2导通。丨2阶段为补偿阶段。
[0055]在1:3 阶段，80811 = 1, ￡1 = 0，￡2 = 1，￡1 = 0，0社8 =1？6？1 = 7(1(1，尺6？2=0.由于31 = 1,22 = 1，因此第一开关晶体管I1、第三开关晶体管13和第四开关晶体管丁4导通；由于￡1 = 0，￡1 = 0，因此第二开关晶体管12和第五开关晶体管15截止。导通的第一开关晶体管II将第一参考信号端如？1与驱动晶体管01的栅极导通，导通的第四开关晶体管14驱动晶体管01的漏极与第二参考信号端1？社2导通；导通的第三开关晶体管丁3将数据信号端0社3输入的数据信号7(1社3传递给第三节点？3，因此存储电容左端的电压调整为仏，由于存储电容两端的电压差保持为上一段的访，因此存储电容01右端的电压即第一节点？1的电压为访。丨3阶段为数据写入阶段。
[0056]在1:4 阶段，= 0，￡1 = 1，￡2 = 0，￡1 = 1，0^1:8 = VI，1？6？1 = 乂己山 1？6？2 =
0。由于￡1 = 1,21= 1，因此第二开关晶体管12和第五开关晶体管15导通；由于3(^1 =0，￡2 = 0，因此第一开关晶体管I1、第三开关晶体管13和第四开关晶体管14截止。导通的第二开关晶体管12将第一参考信号端1？社1与驱动晶体管01的源极导通，导通的第五开关晶体管15将驱动晶体管01的漏极与发光器件04的输入端导通，将第一参考信号端尺社1输入的电压信号作为驱动电压，使驱动晶体管01驱动发光器件04发光。由上一阶段可知，驱动晶体管01栅极电压为7血仏-，因此驱动发光器件04发光的驱动电流为:1 =1( (乂印-乂让)2 = 1(2 = 1( 0(1 社2，其中，为驱动晶体管 01 栅极与源极之间的电压差，1(为与驱动晶体管01的工艺参数和几何尺寸有关的常数，由此可知，驱动发光器件04发光的驱动电流与驱动晶体管01的阈值电压无关，从而消除了驱动晶体管01的阈值电压的变化对发光器件04的发光亮度的影响，提高了发光器件04的发光亮度的均一性。14阶段为发光阶段。
[0057]在后续时间段，驱动晶体管01将继续处于开启状态，驱动发光器件04持续发光，直到下个扫描信号端3⑶!!的高电平信号到来为止。
[0058]实施例二:结合图36所示的像素电路以及图仙所示的图36的输入输出时序图，对本发明实施例提供的像素电路的工作过程作以描述。具体地，选取如图仙所示的输入输出时序图中的?0四个阶段。下述描述中以1表示高电平信号，0表示低电平信号。
[0059]在1:1 阶段，= 0，￡1 = 1，￡2 = 1，￡1 = 1，0^1:8 = VI，1？6？1 = 乂己山 1？6？2 =
1。由于3(^11 = 0，因此第一开关晶体管I1、第三开关晶体管了3导通；由于￡1 = 1，￡2 =141= 1，因此第二开关晶体管12、第四开关晶体管14和第五开关晶体管15截止。导通的第一开关晶体管II将第一参考信号端如？1与第一节点导通，对第一节点？1进行初始化，即对驱动晶体管01的栅极进行初始化，此时第一节点？1的电压即存储电容右端的电压为；导通的第三开关晶体管13将数据信号端0社3输入的电压信号VI传递给第三节点？3，此时第三节点的电压即存储电容左端的电压为VI，在此阶段驱动晶体管01栅极电压被初始化为％山使驱动晶体管01处于饱和开启的状态。丨1阶段为初始化阶段。
[0060]在1:2 阶段，80811 = 0，￡1 = 0，￡2 = 0，￡1 = 1，0社8 = VI，尺6？1 = 乂况，尺6？2 =
1。由于31 = 0,21 = 0,22 = 0，因此第一开关晶体管I1、第二开关晶体管12、第三开关晶体管13和第四开关晶体管14导通；由于￡1= 1，因此第五开关晶体管15截止。导通的第一开关晶体管II和第二开关晶体管12与驱动晶体管01组成放电回路，将第一节点？1的电压放电至驱动晶体管01的阈值电压#11，即此时存储电容的右端的电压为#11，此时驱动晶体管01处于临界开启状态；导通的第三开关晶体管13保持第三节点？3的电压为V[，即存储电容左端的电压仍为VI，此时存储电容两端的电压差为71；访；导通的第四开关晶体管14将驱动晶体管01的漏极与第二参考信号端1？社2导通。丨2阶段为补偿阶段。
[0061]在1:3 阶段，80811 = 0，￡1 = 1，￡2 = 0，￡1 = 1，0^1:8 = 乂也仏，尺6？1 = 乂况，尺6？2=1。由于31 = 0,22 = 0，因此第一开关晶体管I1、第三开关晶体管13和第四开关晶体管丁4导通；由于￡1 = 1，￡1= 1，因此第二开关晶体管12和第五开关晶体管15截止。导通的第一开关晶体管II将第一参考信号端如？1与驱动晶体管01的栅极导通，导通的第四开关晶体管14驱动晶体管01的漏极与第二参考信号端1？社2导通；导通的第三开关晶体管丁3将数据信号端0社3输入的数据信号7(1社3传递给第三节点？3，因此存储电容左端的电压调整为仏，由于存储电容两端的电压差保持为上一段的访，因此存储电容01右端的电压即第一节点？1的电压为访。丨3阶段为数据写入阶段。
[0062]在1:4 阶段，= 1, ￡1 = 0，￡2 = 1, ￡1 = 0, 0已七8 = VI，尺6？1 = 乂己山尺6？2 =
1。由于￡1 = 0，刚=0，因此第二开关晶体管12和第五开关晶体管15导通；由于3(^1 =1，￡2 = 1，因此第一开关晶体管I1、第三开关晶体管13和第四开关晶体管14截止。导通的第二开关晶体管12将第一参考信号端1？社1与驱动晶体管01的源极导通，导通的第五开关晶体管15将驱动晶体管01的漏极与发光器件04的输入端导通，将第一参考信号端1？社1输入的电压信号作为驱动电压，使驱动晶体管01驱动发光器件04发光。由上一阶段可知，驱动晶体管01栅极电压为乂也仏-，因此驱动发光器件04发光的驱动电流为:1 =1( (乂印-乂让)2 = 1(2 = 1( 0(1 社2，其中，为驱动晶体管 01 栅极与源极之间的电压差，X为与驱动晶体管01的工艺参数和几何尺寸有关的常数，由此可知，驱动发光器件04发光的驱动电流与驱动晶体管01的阈值电压无关，从而消除了驱动晶体管01的阈值电压的变化对发光器件04的发光亮度的影响，提高了发光器件04的发光亮度的均一性。14阶段为发光阶段。
[0063]在后续时间段，驱动晶体管01将继续处于开启状态，驱动发光器件04持续发光，直到下个扫描信号端3⑶!!的低电平信号到来为止。
[0064]基于同一发明构思，本发明实施例提供了一种有机电致发光显示面板，包括本发明实施例提供的上述像素电路。由于该有机电致发光显示面板解决问题的原理与像素电路相似，因此该有机电致发光显示面板的实施可以参见像素电路的实施，重复之处不再赘述。
[0065]基于同一发明构思，本发明实施例提供了一种显示装置，包括本发明实施例提供的上述有机电致发光显示面板。该显示装置可以为:手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。由于该显示装置解决问题的原理与有机电致发光显示面板相似，因此该显示装置的实施可以参见有机电致发光显示面板的实施，重复之处不再赘述。
[0066]本发明实施例提供了一种像素电路，有机电致发光显示面板及显示装置，该像素电路在初始化阶段，初始化模块对第一节点进行初始化，充电控制模块对第三节点进行初始化；在补偿阶段，发光模块将驱动模块的输出端与第二参考信号端导通，初始化模块对第一节点进行驱动模块的阈值电压补偿；在数据写入阶段，充电控制模块通过初始化模块对第一节点进行数据写入；在发光阶段，初始化模块将第一参考信号端与驱动模块的输入端导通，使驱动模块驱动发光模块中的发光器件发光，实现了发光器件的正常发光功能，这样相较于现有技术中的像素电路，本发明实施例提供的像素电路能够在初始化阶段对驱动模块的控制端进行初始化，在补偿阶段对驱动模块进行了阈值电压的补偿，避免了驱动模块的阈值电压的变化对发光器件的发光亮度的影响，提高了发光器件发光亮度的均一性，从而保证了显示画面的质量。
[0067]显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。
【权利要求】
1.一种像素电路，其特征在于，包括:初始化模块、充电控制模块、驱动模块、具有发光器件的发光模块；其中， 所述驱动模块的控制端与第一节点相连，输入端与第二节点相连，输出端与所述发光模块的输入端相连；所述充电控制模块的控制端与扫描信号端相连，输入端与数据信号端相连，输出端与第三节点相连；所述初始化模块连接于所述第一节点、所述第二节点、所述第三节点、第一参考信号端、第一信号控制端和所述扫描信号端之间；所述发光模块的第一控制端与第二信号控制端相连，第二控制端与发光信号控制端相连，输出端与第二参考信号端相连； 在初始化阶段，，所述初始化模块用于在所述扫描信号端的控制下对所述第一节点进行初始化，所述充电控制模块用于在所述扫描信号端的控制下对所述第三节点进行初始化； 在补偿阶段，所述发光模块用于在所述第二信号控制端的控制下将所述驱动模块的输出端与所述第二参考信号端导通，所述初始化模块用于在所述第一信号控制端和所述扫描信号端的控制下对所述第一节点进行所述驱动模块的阈值电压补偿； 在数据写入阶段，所述充电控制模块用于在所述扫描信号端的控制下通过所述初始化模块对所述第一节点进行数据写入； 在发光阶段，所述初始化模块用于在所述第一信号控制端的控制下将所述第一参考信号端与所述驱动模块的输入端导通，使所述驱动模块驱动所述发光模块中的所述发光器件发光。
2.如权利要求1所述的像素电路，其特征在于，所述驱动模块，具体包括:驱动晶体管； 所述驱动晶体管的栅极与所述第一节点相连，源极与所述第二节点相连，漏极与所述发光模块的输入端相连。
3.如权利要求1所述的像素电路，其特征在于，所述初始化模块，具体包括:第一开关晶体管、第二开关晶体管和存储电容；其中， 所述第一开关晶体管的栅极与所述扫描信号端相连，源极与所述第一参考信号端相连，漏极与所述第一节点相连； 所述第二开关晶体管的栅极与所述第一信号控制端相连，源极与所述第一参考信号端相连，漏极与所述第二节点相连； 所述存储电容连接于所述第一节点与所述第三节点之间。
4.如权利要求3所述的像素电路，其特征在于，所述充电控制模块，具体包括:第三开关晶体管； 所述第三开关晶体管的栅极与所述扫描信号端相连，源极与所述数据信号端相连，漏极与所述第三节点相连。
5.如权利要求4所述的像素电路，其特征在于，所述第一开关晶体管和所述第三开关晶体管同时为P型晶体管，或同时为N型晶体管。
6.如权利要求1-5任一项所述的像素电路，其特征在于，所述发光模块，具体包括:发光器件、第四开关晶体管和第五开关晶体管；其中， 所述第四开关晶体管的栅极与所述第二信号控制端相连，源极分别与所述驱动模块的输出端和所述第五开关晶体管的源极相连，漏极分别与所述发光器件的输出端和所述第二参考信号端相连； 所述第五开关晶体管的栅极与所述发光信号控制端相连，漏极与所述发光器件的输入端相连。
7.一种有机电致发光显示面板，其特征在于，包括如权利要求1-6任一项所述的像素电路。
8.—种显示装置，其特征在于，包括如权利要求7所述的有机电致发光显示面板。
【文档编号】G09G3/32GK104318897SQ201410640340
【公开日】2015年1月28日 申请日期:2014年11月13日 优先权日:2014年11月13日
【发明者】木素真, 胡祖权 申请人:合肥鑫晟光电科技有限公司, 京东方科技集团股份有限公司