驱动单元及其驱动方法、驱动电路、阵列基板和显示面板的制作方法

驱动单元及其驱动方法、驱动电路、阵列基板和显示面板的制作方法
【专利摘要】本发明公开了一种驱动单元及其驱动方法、驱动电路、阵列基板和显示面板，其中，驱动单元包括：锁存子单元，以及与锁存子单元对应的N个扫描信号产生子单元，N为大于1的正整数，其中，锁存子单元用于根据触发信号和第一时钟信号产生次级触发信号和第一控制信号；所述N个扫描信号产生子单元用于根据接收到的所述第一控制信号和第二至第N+1时钟信号依次产生N个扫描信号，其中，第i+1时钟信号用于控制第i个扫描信号产生子单元产生扫描信号，i为不大于N的正整数。本发明提供的驱动单元不仅可以降低驱动电路的功耗以及使阵列基板和显示面板容易实现窄边框化，还可以降低驱动驱动电路的时钟信号对阵列基板和显示面板产生的电磁干扰。
【专利说明】驱动单元及其驱动方法、驱动电路、阵列基板和显示面板

【技术领域】
[0001]本发明涉及显示【技术领域】，尤其涉及一种驱动单元及其驱动方法、驱动电路、阵列基板和显不面板。

【背景技术】
[0002]近来，随着显示技术的发展，显示面板的应用也越来越广泛。在显示面板工作时，位于显示面板中的驱动电路要产生扫描信号，以逐一地驱动阵列基板内的每一条扫描线，使得数据信号能够传输到阵列基板内的每一个像素单元。上述的扫描信号是由驱动电路中的驱动单元来产生的。
[0003]图1是现有技术的驱动单元的结构示意图。如图1所示，驱动单元包括:锁存器10、与非门AS、三个串联电连接的反相器(第三反相器A3、第四反相器A4和第五反相器A5)构成的三级缓冲器、触发信号输入端IN、第一时钟信号输入端CKV1、扫描时钟信号输入端CKV2和输出端G0UT，其中，锁存器10包括两个反相器(第一反相器Al和第二反相器A2)和两个时钟反相器(第一时钟反相器A6和第二时钟反相器A7)，锁存器10的输入端为触发信号输入端IN和第一时钟信号输入端CKV1,锁存器10的输出端作为次级触发信号输出端NEXT，并和与非门A8的第一输入端电连接，其第二输入端与扫描时钟信号输入端CKV2电连接，与非门A8的输出端与第三反相器A3的输入端电连接,第五反相器A5的输出端与驱动单元的输出端GOUT电连接。
[0004]通过将上述驱动单元逐级串联电连接可以得到驱动电路，其中，任意相邻两级驱动单元中上一级驱动单元的次级触发信号一种新型RGBW搭配RGB背光的显示方法输出端与下一级驱动单元的触发信号输入端电连接。将上述驱动电路应用于显示面板，由于每个驱动单兀只有一个输出端GOUT,该输出端GOUT输出的扫描信号用于扫描一行扫描线，因此，如果显示面板有N行扫描线，就需要驱动电路至少包括N级串联电连接的驱动单元。
[0005]现有技术中，对于显示面板而言，驱动电路的功耗占据很大一部分。并且驱动电路采用图1所示的驱动单元，由于需要的驱动单元的数量较多，因此使得驱动电路的功耗比较大；此外，驱动电路设置在显示面板的边框区域，由于构成驱动电路的驱动单元的数量较多，因此，显示面板实现窄边框化比较困难；另外，驱动电路在工作时，由于各级驱动单元均由两条时钟信号线来给第一时钟信号输入端CKVl和扫描时钟信号输入端CKV2来提供时钟信号，因此，为了满足驱动电路工作，两个时钟信号的频率较高，特别是随着显示面板的分辨率提闻，电磁干扰会比较大。


【发明内容】

[0006]有鉴于此，本发明实施例提供一种驱动单元及其驱动方法、驱动电路、阵列基板和显示面板，以解决上述现有技术中存在的技术问题。
[0007]第一方面，本发明实施例提供一种驱动单元，包括:锁存子单元，以及与所述锁存子单元对应的N个扫描信号产生子单元，N为大于I的正整数，其中，
[0008]所述锁存子单元用于根据触发信号和第一时钟信号产生次级触发信号和第一控制信号，所述锁存子单元包括触发信号输入端、第一时钟信号输入端、次级触发信号输出端以及第一控制信号输出端；
[0009]所述N个扫描信号产生子单元用于根据接收到的所述第一控制信号和第二至第N+1时钟信号依次产生N个扫描信号，其中，所述第i+Ι时钟信号用于控制第i个扫描信号产生子单元产生扫描信号，i为不大于N的正整数，且每个所述扫描信号产生子单元包括第一控制信号输入端、扫描时钟信号输入端以及扫描信号输出端；
[0010]所述锁存子单元的第一控制信号输出端电连接对应的所述N个扫描信号产生子单元的第一控制信号输入端。
[0011]第二方面，本发明实施例还提供一种驱动单元的驱动方法，所述驱动方法由上述第一方面所述的驱动单元来执行，所述驱动方法包括:
[0012]锁存子单元根据触发信号和第一时钟信号产生次级触发信号和第一控制信号；
[0013]第i个扫描信号产生子单元根据接收到的所述第一控制信号和第i + Ι时钟信号依次产生所述第i个扫描信号产生子单元对应的扫描信号，直至所有扫描信号产生子单元驱动完毕。
[0014]第三方面，本发明实施例还提供一种驱动电路，包括多级串联电连接的上述第一方面所述的驱动单元，其中，任意相邻两级驱动单元中上一级驱动单元的次级触发信号输出端与下一级驱动单元的触发信号输入端电连接。
[0015]第四方面，本发明实施例还提供一种阵列基板，包括多条数据线、多条扫描线和由所述多条数据线和多条扫描线交叉限定的多个像素单元，其中所述像素单元包括薄膜晶体管和与其电连接的像素电极，还包括上述第三方面所述的驱动电路，其中，所述驱动电路中的扫描信号产生子单元的每个扫描信号输出端电连接一条扫描线。
[0016]第五方面，本发明实施例还提供一种显示面板，包括上述第四方面所述的阵列基板。
[0017]本发明实施例提供的驱动单元及其驱动方法、驱动电路、阵列基板和显示面板，通过在驱动单元中设置锁存子单元以及与锁存子单元对应的N个扫描信号产生子单元，N为大于I的正整数，其中每个扫描信号产生子单元可以产生一个扫描信号，由于一个锁存子单元可以驱动N个扫描信号产生子单元并产生N个扫描信号，因此，这样不仅可以降低应用该驱动单元的驱动电路的功耗，还可以减小驱动电路占用的空间，从而可以使应用该驱动电路的阵列基板和显示面板容易实现窄边框化；此外，驱动电路由第一时钟信号和第二至第N+1时钟信号来驱动，即由N+1个时钟信号来驱动，因此，在栅极电路工作时，可以降低时钟信号的频率，从而可以降低时钟信号对阵列基板和显示面板产生的电磁干扰。

【专利附图】

【附图说明】
[0018]通过阅读参照以下附图所作的对非限制性实施例所作的详细描述，本发明的其它特征、目的和优点将会变得更明显:
[0019]图1是现有技术的驱动单元的结构示意图；
[0020]图2是本发明实施例提供的一种驱动单元的结构示意图；
[0021]图3a是本发明实施例提供的一种锁存子单元的电路结构示意图；
[0022]图3b是图3a中各输入端的输入信号和各输出端的输出信号的时序图；
[0023]图4a是本发明实施例提供的一种扫描信号产生子单元的电路结构示意图；
[0024]图4b是图4a中各输入端的输入信号和输出端的输出信号的时序图；
[0025]图4c是本发明实施例提供的另一种扫描信号产生子单元的电路结构示意图；
[0026]图4d是本发明实施例提供的又一种扫描信号产生子单元的电路结构示意图；
[0027]图5a是本发明实施例提供的一种驱动单元的电路结构示意图；
[0028]图5b是图5a中各输入端的输入信号和各输出端的输出信号的时序图；
[0029]图6是本发明实施例提供的一种驱动单元的驱动方法的流程示意图；
[0030]图7a是本发明实施例提供的一种驱动电路的结构示意图；
[0031]图7b是图7a中驱动电路的一种【具体实施方式】的结构示意图；
[0032]图7c是图7b中驱动电路的各输入端的输入信号和各输出端的输出信号的时序图；
[0033]图8是本发明实施例提供的一种阵列基板的结构示意图；
[0034]图9是本发明实施例提供的一种显示面板的结构示意图。

【具体实施方式】
[0035]下面结合附图和实施例对本发明作进一步的详细说明。可以理解的是，此处所描述的具体实施例仅仅用于解释本发明，而非对本发明的限定。另外还需要说明的是，为了便于描述，附图中仅示出了与本发明相关的部分而非全部内容。
[0036]本发明实施例提供一种驱动单元。图2是本发明实施例提供的一种驱动单元的结构示意图。如图2所示，所述驱动单元包括:锁存子单元21，以及与所述锁存子单元21对应的N个扫描信号产生子单元(在图中对应于第一扫描信号产生子单元221到第N扫描信号产生子单元22N)，N为大于I的正整数，其中，所述锁存子单元21用于根据触发信号和第一时钟信号产生次级触发信号和第一控制信号，所述锁存子单元21包括触发信号输入端STV、第一时钟信号输入端CKV1、次级触发信号输出端NEXT以及第一控制信号输出端GTV ；所述N个扫描信号产生子单元用于根据接收到的所述第一控制信号和第二至第N+1时钟信号依次产生N个扫描信号，其中，所述第i+Ι时钟信号用于控制第i个扫描信号产生子单元产生扫描信号，i为不大于N的正整数，且每个所述扫描信号产生子单元22i包括第一控制信号输入端GTV2」、扫描时钟信号输入端CKV2_i以及扫描信号输出端GOUTi ;所述锁存子单元21的第一控制信号输出端GTV电连接对应的所述N个扫描信号产生子单元的第一控制信号输入端(GTV2_1?GTV2_N)。
[0037]需要说明的是，驱动单元可以设置在显示面板的阵列基板上，相应的扫描信号输出端GOUTi与设置在阵列基板上的扫描线电连接，且扫描线又与设置在阵列基板上的薄膜晶体管电连接，由扫描信号输出端GOUTi产生的扫描信号经扫描线可以控制薄膜晶体管的开启，因此，在本发明实施例中由扫描信号产生子单元产生的N个扫描信号是指使相应薄膜晶体管开启的信号，即为有效的扫描信号。
[0038]通过图2所示的驱动单元可知，由锁存子单元21产生的第一控制信号输出给N个扫描信号产生子单元，并同第二至第N+1时钟信号来控制该N个扫描信号产生子单元依次产生N个扫描信号，其中N为大于I的正整数，即本发明技术方案的一个驱动单元可以产生至少两个扫描信号，与一个驱动单元只能够产生一个扫描信号相比，提高了单个驱动单元产生扫描信号的效率。
[0039]接下来以优选的实施方式给出驱动单元中的锁存子单元、扫描信号产生子单元以及驱动单元。如图3a所示，驱动单元中的锁存子单元还包括第一与非门NAND1、第二与非门NAND2、第三与非门NAND3、第四与非门NAND4、钳位二极管23、第一反相器BI和恒定低电平信号输入端VGL ;所述第一与非门NANDl的第一输入端与所述第一控制信号输出端GTV电连接，其第二输入端与所述第一时钟信号输入端CKVl电连接，其输出端与所述第二与非门NAND2的第二输入端电连接；所述第二与非门NAND2的第一输入端与所述触发信号输入端STV电连接，其输出端与所述第四与非门NAND4的第一输入端电连接；所述第三与非门NAND3的第一输入端与所述第一时钟信号输入端CKVl电连接,其第二输入端与所述次级触发信号输出端NEXT电连接，其输出端与所述第四与非门NAND4的第二输入端电连接；所述第四与非门NAND4的输出端与所述次级触发信号输出端NEXT电连接；所述钳位二极管23的阳极Pl与所述恒定低电平信号输入端VGL电连接，其阴极P2与所述次级触发信号输出端NEXT电连接；所述第一反相器BI的输入端与所述次级触发信号输出端NEXT电连接，其输出端与所述第一控制信号输出端GTV电连接。
[0040]需要说明的是，钳位二极管23的阳极Pl与恒定低电平信号输入端VGL电连接，此时钳位二极管23没有导通，通过其钳位作用，可以使其阴极P2保持低电平。由于次级触发信号输出端NEXT与钳位二极管23的阴极P2电连接，因此，钳位二极管23用于使锁存子单元初始状态时的次级触发信号输出端NEXT保持低电平，第一控制信号输出端GTV保持高电平。
[0041]在图3a中，钳位二极管23由NMOS管匪I形成，所述NMOS管匪I的栅极与其漏极电连接在一起作为钳位二极管23的阳极P1，所述NMOS管匪I的源极作为钳位二极管23的阴极，然而这仅是实现钳位二极管23的一个具体示例，在另一个具体示例中，钳位二极管也可以由PMOS管形成，所述PMOS管的源极作为钳位二极管的阳极，所述PMOS管的栅极与其漏极电连接在一起作为钳位二极管的阴极。
[0042]图3b是图3a中各输入端的输入信号和各输出端的输出信号的时序图。在图3b中，SSTV代表触发信号输入端STV输入的触发信号；SCKV1代表第一时钟信号输入端CKVl输入的第一时钟信号；SNEXT代表次级触发信号输出端输出的次级触发信号；以及SGTV代表第一控制信号输出端GTV输出的第一控制信号。并且在图3b所示的时序过程中，恒定低电平信号输入端VGL持续保持输入恒定低电平信号。接下来就结合图3b对图3a中锁存子单元的工作原理做进一步的说明。
[0043]在进一步说明之前,对输入信号和输出信号为低电平信号和高电平信号做一个简单设定，即用O来表不输入信号和输出信号为低电平信号,用I来表不输入信号和输出信号为高电平信号。上述设定对接下来的各个实施例同样适用。
[0044]如图3b所示的时序图，tl到t5五个时刻依次逐渐增大。在tl时刻之前，由于触发信号SSTV为0，因此，无论第一时钟信号SCKVl由I变成0，还是由O变成1，次级触发信号SNEXT仍然保持初始状态时的0，第一控制信号SGTV仍然保持初始状态时的I。
[0045]在tl时刻，触发信号SSTV由O变成I，此时第一时钟信号SCKVl为1，在tl时刻前为I的第一控制信号SGTV发送到第一与非门NANDl的第一输入端，则第一与非门NANDl输出O，第二与非门NAND2输出I ;在tl时刻前为O的次级触发信号SNEXT发送到第三与非门NAND3的第二输入端，则第三与非门NAND3输出1，第四与非门NAND4输出O，因此在tl时刻，次级触发信号SNEXT为O，第一控制信号SGTV为I。
[0046]在tl时刻到t2时刻之间，次级触发信号SNEXT保持为0，第一控制信号SGTV保持为I。
[0047]在t2时刻，第一时钟信号SCKVl由I变成0，在t2时刻前为I的第一控制信号SGTV发送到第一与非门NANDl的第一输入端，则第一与非门NANDl输出I，第二与非门NAND2输出O ;在t2时刻前为O的次级触发信号SNEXT发送到第三与非门NAND3的第二输入端，则第三与非门NAND3输出1，第四与非门NAND4输出1，因此在t2时刻，次级触发信号SNEXT由O变成I，第一控制信号SGTV由I变成O。
[0048]在t2时刻到t3时刻之间，将t2时刻为O的第一控制信号SGTV发送到第一与非门NANDl的第一输入端，则第一与非门NANDl输出I，第二与非门NAND2输出O ;将t2时刻为I的次级触发信号SNEXT发送到第三与非门NAND3的第二输入端，则第三与非门NAND3输出I，第四与非门NAND4输出I，因此在t2时刻到t3时刻之间，次级触发信号SNEXT保持为I，第一控制信号SGTV保持为O。
[0049]在t3时刻，第一时钟信号SCKVl由O变成I，在t3时刻前为O的第一控制信号SGTV发送到第一与非门NANDl的第一输入端，则第一与非门NANDl输出I，第二与非门NAND2输出O ;在t3时刻前为I的次级触发信号SNEXT发送到第三与非门NAND3的第二输入端，则第三与非门NAND3输出0，第四与非门NAND4输出1，因此在t3时刻，次级触发信号SNEXT保持为I，第一控制信号SGTV保持为O。
[0050]在t3时刻到t4时刻之间，次级触发信号SNEXT保持为I，第一控制信号SGTV保持为O。
[0051]在t4时刻，触发信号SSTV由I变成0，在t4时刻前为O的第一控制信号SGTV发送到第一与非门NANDl的第一输入端，则第一与非门NANDl输出I，第二与非门NAND2输出I ;在t4时刻前为I的次级触发信号SNEXT发送到第三与非门NAND3的第二输入端，则第三与非门NAND3输出0，第四与非门NAND4输出1，因此在t4时刻，次级触发信号SNEXT保持为I，第一控制信号SGTV保持为O。
[0052]在t4时刻到t5时刻，次级触发信号SNEXT仍保持为I，第一控制信号SGTV仍保持为O。
[0053]在t5时刻，第一时钟信号由I变成0，在t5时刻前为O的第一控制信号SGTV发送到第一与非门NANDl的第一输入端，则第一与非门NANDl输出I，第二与非门NAND2输出I ;在t5时刻前为I的次级触发信号SNEXT发送到第三与非门NAND3的第二输入端，则第三与非门NAND3输出1，第四与非门NAND4输出0，因此在t5时刻，次级触发信号SNEXT由I变成O，第一控制信号SGTV由O变成I。
[0054]在t5时刻以后，次级触发信号SNEXT保持为O，第一控制信号SGTV保持为I。
[0055]通过对图3a中锁存子单元的工作原理的描述以及图3b示出的时序图可以得出:在tl时刻，尽管触发信号SSTV由O变成1，但是此时锁存子单元产生的次级触发信号SNEXT仍然为O ;在t2时刻，第一时钟信号SCKVl由I变成O且触发信号SSTV仍然为1，此时锁存子单元被触发，其产生的次级触发信号SNEXT由O变成I ;在t3时刻，第一时钟信号SCKVl由O变成I且触发信号SSTV保持为I以及在t4时刻第一时钟信号SCKVl保持为I且触发信号SSTV由I变成O，相应的次级触发信号SNEXT保持为I ;在t5时刻，第一时钟信号SCKVl由I变成O且触发信号SSTV保持为O，此时次级触发信号SNEXT由I变成O。因此，在触发信号SSTV由O变成I后，且在第一时钟信号SCKVl由I变成O的时刻开始的一个第一时钟信号SCKVl的周期内，即使在该周期内触发信号SSTV会由I变成O，次级触发信号SNEXT会一直保持输出1，这表明锁存子单元具有锁存的功能。
[0056]在图3b中从t2时刻开始到t5时刻为止，锁存子单元产生的次级触发信号SNEXT为1，第一控制信号SGTV为0，且通过对扫描信号产生子单元的设置，在第一控制信号SGTV为O的时间段内，可以使与锁存子单元电连接的扫描信号产生子单元产生扫描信号。
[0057]为了与图3a中的锁存子单元相配合并实现驱动单元的功能，如图4a所示，驱动单元中的每个扫描信号产生子单元至少还包括一个或非门NORi，所述或非门NORi的第一输入端与所述扫描时钟信号输入端CKV2_i电连接以接收所述第二至第N时钟信号中的一个时钟信号，其第二输入端与所述第一控制信号输入端GTV2」电连接，其输出端与所述扫描信号输出端GOUTi电连接以输出所述N个扫描信号中的一个扫描信号。
[0058]图4b是图4a中各输入端的输入信号和输出端的输出信号的时序图。在图4b中，SCKV2i代表扫描时钟信号输入端CKV2」输入的第i+Ι时钟信号；SGTV2i代表第一控制信号输入端GTV2_i输入的第一控制信号；SG0UTi代表扫描信号输出端GOUTi输出的扫描信号。如图4b所示，在输入扫描信号产生子单元的第一控制信号SGTV2i为O且第i+Ι时钟信号SGTV2i为O时，扫描信号产生子单元输出的扫描信号SGOUTi为I。也就是说，在图3a中的锁存子单元产生的第一控制信号为O时，随着施加给扫描信号产生子单元的第i+Ι时钟信号SGTV2i的变化，扫描信号产生子单元输出的扫描信号SGOUTi为1，因此图4a中的扫描信号产生子单元和图3a中的锁存子单元相配合能够实现驱动单元的功能。
[0059]由于图4a中的扫描信号产生子单元产生的扫描信号较弱，因此，为了增强图4a中的扫描信号产生子单元产生的扫描信号，如图4c所示，在图4a的基础上，每个扫描信号产生子单元还包括2M个串联电连接的第二反相器(Bi_l?Bi_2M)，M为大于O的正整数，其中，第一个第二反相器Bi_l的输入端与所述或非门NORi的输出端电连接，第2M个第二反相器Bi_2M的输出端与所述扫描信号输出端GOUTi电连接。需要说明的是，由于图4c中的第二反相器的个数为偶数个，因此，扫描信号输出端GOUTi输出的扫描信号与或非门的输出端输出的信号具有相同的电平，而2M个第二反相器仅起到增强或非门输出信号的作用，也就是说，此种情况下，图4a中的扫描信号产生子单元产生的扫描信号与阵列基板上的薄膜晶体管的开启所需的扫描信号互为同相信号。在实际设计中，可以根据需要对第二反相器的个数进行选择。优选为在每个扫描信号产生子单元中设置两个串联电连接的第二反相器，这样不仅可以对或非门的输出信号起到增强的作用，同时可以降低生产成本和减小设置第二反相器的空间。
[0060]然而，在阵列基板上的薄膜晶体管的开启所需的扫描信号也可以与图4a中的扫描信号产生子单元产生的扫描信号互为反相信号，此种情况下，为了增强图4a中的扫描信号产生子单元产生的扫描信号，如图4d所示，在图4a的基础上，每个扫描信号产生子单元还包括2L-1个第二反相器(Bi_l?Bi_2L-l)，其中L为大于O的正整数；对于L = 1，每个扫描信号产生子单兀包括一个第二反相器(例如为Bi_l),所述第二反相器的输入端与所述或非门NORi的输出端电连接，所述第二反相器的输出端与所述扫描信号输出端GOUTi电连接；对于L大于1，每个扫描信号产生子单元包括2L-1个串联电连接的第二反相器，其中，第一个第二反相器Bi_l的输入端与所述或非门NORi的输出端电连接，第2L-1个第二反相器Bi_2L-l的输出端与所述扫描信号输出端GOUTi电连接。由于图4d中扫描信号产生子单元所产生的扫描信号与图4a中扫描信号产生子单元所产生的扫描信号互为反相信号，因此，关于图4d所产生的扫描信号的波形，具体可以参考图4b，在此不再赘述。基于上述描述，在接下来的各个实施例中，以图4c所示的扫描信号产生子单元为例进行了说明。
[0061]在本发明实施例中，优选地，所述第一时钟信号的波形和周期与所述第二至第N+1时钟信号的波形和周期相同，且所述第一时钟信号与所述第二时钟信号之间的延迟时间以及所述第N+1时钟信号与所述第一时钟信号之间的延迟时间等于所述第二至第N+1时钟信号中任意相邻两个时钟之间的延迟时间；所述第一时钟信号和所述第二至第N+1时钟信号的占空比均等于在一个周期内脉冲持续时间与(N+1) X (所述脉冲持续时间+所述延迟时间)之比。
[0062]接下来结合上述锁存子单元和扫描信号产生子单元的电路结构，示例性地给出一个驱动单元的电路结构，并对上述关于第一时钟信号和第二至第N+1时钟信号的周期、脉冲持续时间、延迟时间和占空比等做进一步说明。如图5a所示，驱动单元中的锁存子单元与图3a中的相同，在此不再赘述；驱动单元包括三个扫描信号产生子单元(对应N = 3)，每个扫描信号产生子单元由一个或非门(对于三个扫描信号产生子单元来说分别为N0R1、N0R2和N0R3)和两个串联电连接的第二反相器组成(对于三个扫描信号产生子单元来说分别为Bll和B12、B21和B22以及B31和B32)，三个扫描信号产生子单元对应三个用于依次接收第二至第四时钟信号的扫描时钟信号输入端CKV2_1、CKV2_2和CKV2_3，以及对应三个用于依次输出扫描信号的扫描信号输出端G0UT1、G0UT2和G0UT3。
[0063]图5b是图5a中各输入端的输入信号和输出端的输出信号的时序图。在图5b中，SSTV代表锁存子单元的触发信号输入端STV输入的触发信号；SCKV1代表锁存子单元的第一时钟信号输入端CKVl输入的第一时钟信号；SGTV代表锁存子单元的第一控制信号输出端GTV输出的第一控制信号；SCKV21、SCKV22和SCKV23分别代表三个扫描信号产生子单元的扫描时钟信号输入端CKV2_1、CKV2_2和CKV2_3输入的第二至第四时钟信号；SG0UT1、SG0UT2和SG0UT3分别代表三个扫描信号产生子单元的扫描信号输出端G0UT1、G0UT2和G0UT3输出的扫描信号。
[0064]如图5b所示，第一时钟信号SCKVl的周期与第二至第四时钟信号的周期均为T，且在一个周期T内相应的脉冲持续时间均为Tl，其中，所述脉冲为O脉冲；以及第一时钟信号SCKVl与第二时钟信号SCKV21之间的延迟时间、第二时钟信号SCKV21与第三时钟信号SCKV22之间的延迟时间、第三时钟信号SCKV22与第四时钟信号SCKV23之间的延迟时间和第四时钟信号SCKV23与第一时钟信号SCKVl之间的延迟时间均为T2，因此，第一时钟信号SCKVl和第二至第四时钟信号的周期T可以表达为:T = 4Τ1+4Τ2，相应地，第一时钟信号SCKVl和第二至第四时钟信号的占空比可以表达为Tl/T = Tl/(4Τ1+4Τ2)，即该占空比等于在一个周期内脉冲持续时间Tl与4Χ (脉冲持续时间Tl+延迟时间Τ2)之比。
[0065]通过上述对施加给锁存子单元的第一时钟信号SCKVl的设置，以及对三个扫描信号产生子单元所施加的第二时钟信号SCKV21、第三时钟信号SCKV22和第四时钟信号SCKV23的设置，可以依次使三个扫描信号产生子单元输出的扫描信号SG0UT1、SG0UT2和SG0UT3为1，因此，基于对图3a、图4a和图4c的分析和相关描述，图5a所示的驱动单元可以实现其功能，即产生扫描信号，且图5a中的驱动单元可以依次产生三个扫描信号，与一个驱动单元只产生一个扫描信号相比，本发明提供的驱动单元可以提高产生扫描信号的效率。
[0066]需要说明的是，图5a仅是关于驱动单元的一个具体示例，关于其所包括的扫描信号产生子单元的个数和扫描信号产生子单元中第二反相器的个数，在此不作限定。
[0067]本发明实施例还提供一种驱动单元的驱动方法，所述驱动方法由上述实施例所述的驱动单元来执行。图6是本发明实施例提供的一种驱动单元的驱动方法的流程示意图。如图6所示,所述驱动方法包括:
[0068]步骤31、锁存子单元根据触发信号和第一时钟信号产生次级触发信号和第一控制信号;
[0069]步骤32、第i个扫描信号产生子单元根据接收到的所述第一控制信号和第i+Ι时钟信号依次产生所述第i个扫描信号产生子单元对应的扫描信号，直至所有扫描信号产生子单元驱动完毕，其中i为不大于N的正整数。
[0070]关于上述步骤31至步骤32的详细描述，请参照上述实施例关于驱动单元的相关描述，在此不再赘述。
[0071]本发明实施例还提供一种驱动电路。图7a是本发明实施例提供的一种驱动电路的结构示意图。如图7a所示,包括多级串联电连接的上述实施例所述的驱动单元,其中,第一级驱动单元中的触发信号端STVl与用于提供触发信号的触发信号线stv电连接，任意相邻两级驱动单元中上一级驱动单元的次级触发信号输出端NEXTn与下一级驱动单元的触发信号输入端STVn+Ι电连接，其中η为大于等于I且小于驱动单元串联级数的正整数，最后一级驱动单兀的次级触发信号输出端悬空。在图7a中，CLK_1?N+1代表N+1条用于施加时钟信号的时钟信号线，分别与每级驱动单兀中的第一时钟信号输入端CKVl和N个扫描时钟信号输入端CKV2_1?CKV2_N电连接，用于提供第一时钟信号和第二至第N+1时钟信号；GTVr代表每级驱动单元中的锁存子单元的第一控制信号输出端，其中r为大于等于I且小于等于串联级数的正整数。
[0072]具体地，在图7a所示的驱动电路中，对于第一级驱动单元，CLK_1与该级驱动单元中的第一时钟信号输入端CKVl电连接，CLK_2?CLK_N+1分别与该级驱动单元中的N个扫描时钟信号输入端CKV2_1?CKV2_N电连接；对于第二级驱动单元，CLK_N+1与该级驱动单元中的第一时钟信号输入端CKVl电连接，CLK_1?CLK_N分别与该级驱动单元中的N个扫描时钟信号输入端CKV2_1 ?CKV2_N电连接；当驱动单元的串联级数等于3时，对于第三级驱动单元，CLK_N与该级驱动单元中的第一时钟信号输入端CKVl电连接，CLK_N+1与该级驱动单元的第一个扫描时钟信号输入端CKV2_1电连接，CLK_1?CLK_N-1分别与该级驱动单元中的剩余N-1个扫描时钟信号输入端CKV2_2?CKV2_N电连接；当驱动单元的串联级数大于3时，对于第j级驱动单元，CLK_N-j+3与该级驱动单元中的第一时钟信号输入端CKVl电连接，CLK_N-j+4到CLK_N+1与该级驱动单元的扫描时钟信号输入端CKV2_1到CKV2_n_2电连接，CLK_1到CLK_N-j+2与该级驱动单元的扫描时钟信号输入端CKV2_j-l到CKV2_N电连接，其中，j为大于3的正整数。
[0073]通过给每级驱动单元施加第二至第N+1时钟信号，可以保证每级驱动单元依次输出与第二至第N+1时钟信号相对应的扫描信号；通过上述对各级驱动单元中的第一时钟信号输入端和扫描时钟信号输入端与时钟信号线的设置可知，下一级驱动单元中的第一时钟信号输入端总是与给其上一级驱动单元施加第N+1时钟信号的时钟信号线电连接，也就是说，上一级驱动单元产生最后一个扫描信号时，会驱动其下一级驱动单元中的锁存子单元开始工作，这样可以保证各级驱动单元依次输出扫描信号，从而可以使整个驱动电路能够依次输出扫描信号。
[0074]需要说明的是，图7a仅是示意性地表示由上述实施例中的驱动单元来构成驱动电路，在实际设计中，构成驱动电路的各个驱动单元中包括的扫描信号产生子单元的个数可以都相等，也可以部分驱动单元中的扫描信号产生子单元的个数相等，也可以全部驱动单元中的扫描信号产生子单元的个数都不相等，具体可以根据实际情况进行选定，只要能够通过上述实施例中的驱动单元构成所需的驱动电路即可，在此不作限定。
[0075]驱动电路采用上述实施例所述的驱动单元，由于每个驱动单元可以产生至少两个扫描信号，也就是说，设置在驱动单元中的锁存子单元可以驱动至少两个扫描信号产生子单元并产生相应数量的扫描信号。与驱动电路采用的驱动单元为每个栅极单元只能产生一个扫描信号即每产生一个扫描信号就需要一个锁存子单元相比，本发明技术方案的驱动电路中可以设置更少的锁存子单元，不仅可以降低驱动电路的功耗，还可以减小驱动电路占用的空间。此外，与只需要两个时钟信号来驱动的驱动电路相比，本发明技术方案中的驱动电路至少需要三个时钟信号来驱动，因此，在驱动电路工作时，可以减小时钟信号的频率，从而可以降低时钟信号所产生的电磁干扰。
[0076]接下来给出一个例子来说明图7a中的驱动电路的工作原理。假设图7a中的驱动电路共有三级串联电连接的驱动单元，且每级驱动单元包括三个扫描信号产生子单元。如图7b所示，驱动电路共有三级串联电连接的驱动单元，且每级驱动单元包括三个扫描信号产生子单元，其中，每级驱动单元中的锁存子单元和扫描信号产生子单元均采用图5a所示的驱动单元中的锁存子单元和扫描信号产生子单元；基于每级驱动单元包括三个扫描信号产生子单元可知，整个驱动电路需要第一时钟信号和第二至第四时钟信号，由图中的4条用于施加时钟信号的时钟信号线CLK_1?4来提供，其中，第一级驱动单元的第一时钟信号输入端CKVl与第一条时钟信号线CLK_1电连接，第一级驱动单元的三个扫描时钟信号输入端CKV2_1、CKV2_2和CKV2_3分别与第二条时钟信号线CLK_2、第三条时钟信号线CLK_3和第四条时钟信号线CLK_4电连接；第二级驱动单元的第一时钟信号输入端CKVl与第四条时钟信号线CLK_4电连接，第二级驱动单元的三个扫描时钟信号输入端CKV2_1、CKV2_2和CKV2_3分别与第一条时钟信号线CLK_1、第二条时钟信号线CLK_2和第三条时钟信号线CLK_3电连接；第三级驱动单元的第一时钟信号输入端CKVl与第三条时钟信号线CLK_3电连接，第三级驱动单元的三个扫描时钟信号输入端CKV2_1、CKV2_2和CKV2_3分别与第四条时钟信号线CLK_4、第一条时钟信号线CLK_1和第二条时钟信号线CLK_2电连接。通过上述对各级驱动单元中的第一时钟信号输入端和扫描时钟信号输入端与时钟信号线的设置可知，下一级驱动单元中的第一时钟信号输入端总是与给其上一级驱动单元施加第四时钟信号的时钟信号线电连接，也就是说，上一级驱动单元产生最后一个扫描信号时，会驱动其下一级驱动单元中的锁存子单元开始工作，这样可以保证各级驱动单元依次输出扫描信号，从而可以使整个驱动电路能够依次输出扫描信号。
[0077]图7c是图7b中驱动电路的各输入端的输入信号和各输出端的输出信号的时序图。在图7c中，sstv代表触发信号线stv提供的触发信号；SCLKl?SCLK4代表4条时钟信号线CLK_1?CLK_4依次提供的时钟信号；SGTV1、SGTV2和SGTV3分别代表第一级驱动单元中的第一控制信号输出端GTVl产生的第一控制信号、第二级驱动单元中的第一控制信号输出端GTV2产生的第一控制信号和第三级驱动单元中的第一控制信号输出端GTV3产生的第一控制信号；SNEXT1、SNEXT2和SNEXT3分别代表第一级驱动单元中的次级触发信号输出端NEXTl产生的次级触发信号、第二级驱动单元中的次级触发信号输出端NEXT2产生的次级触发信号和第三级驱动单元中的次级触发信号输出端NEXT3产生的次级触发信号；SGOUTl?SG0UT9代表驱动电路输出的九个扫描信号。基于对图5a和图5b的分析及相关描述以及对图7b的解释说明，从图7c可知，图7b所示的驱动电路可以实现依次输出所需的扫描信号的功能。
[0078]本发明实施例还提供一种阵列基板。图8是本发明实施例提供的一种阵列基板的结构示意图。如图8所示，阵列基板包括栅极驱动电路41、数据驱动电路42、多条数据线(图8中所示D1、D2、……、Dk)、多条扫描线(图8中所示S1、S2、……、Sm)和由多条数据线和多条扫描线交叉限定的多个像素单元43，其中像素单元43包括薄膜晶体管431和与其电连接的像素电极432，其中栅极驱动电路41为上述实施例所述的驱动电路。
[0079]具体地，栅极驱动电路41，用于向各条扫描线(S1、S2、……、Sm)提供扫描信号，其中，栅极驱动电路41中的扫描信号产生子单元的每个扫描信号输出端电连接一条扫描线；数据驱动电路42，用于向各条数据线(D1、D2、……、Dk)提供数据信号；像素单元43中的薄膜晶体管431的栅极与一条扫描线电连接，薄膜晶体管431的源极与一条数据线电连接，薄膜晶体管431的漏极和与其位于同一个像素单元43中的像素电极432电连接，扫描线提供的扫描信号可以控制薄膜晶体管431的开启或者关闭，数据线提供的数据信号可以通过开启的薄膜晶体管431传送到像素电极432，从而可以实现显示相应的显示画面。
[0080]由于阵列基板中的栅极驱动电路采用上述实施例中所述的驱动电路，且该驱动电路占用的空间较小，因此，设置该驱动电路的阵列基板的边框区域可以较小，从而可以有利于使阵列基板容易实现窄边框化。此外，由于上述驱动电路可以降低时钟信号所产生的电磁干扰，因此，本实施例中的阵列基板也具有同样的效果。
[0081]本发明实施例还提供一种显示面板。图9是本发明实施例提供的一种显示面板的结构示意图。参见图9，显示面板包括对置基板51、与对置基板51相对设置的阵列基板52、在对置基板51和阵列基板52之间的中间层53。其中，阵列基板52为上述实施例所述的阵列基板。
[0082]具体地，中间层53与显示面板的显示类型有关。当采用液晶显示时，中间层53为液晶层，对置基板51可以为彩膜基板，通过设置在对置基板31中的公共电极和设置在阵列基板52中的像素电极之间形成的电场(对应扭曲向列型)或者通过设置在阵列基板52内的公共电极和像素电极之间形成的电场(对应边缘场开关型或者平面转换型)来控制液晶层中的液晶分子的转动，从而实现显示效果。
[0083]当采用有机发光二极管(Organic Light-Emitting D1de,简称0LED)显示时，中间层53用于设置有机发光层，对置基板51可以为彩膜基板、封装玻璃(Cover Glass)或者盖板玻璃(Cover Lens)等,通过阵列基板52来控制有机发光层发光来实现显示效果。
[0084]由于显示面板采用了上述实施例中所述的阵列基板，因此，显示面板不仅可以容易实现窄边框化，也可以降低驱动驱动电路的时钟信号所产生的电磁干扰。
[0085]本发明实施例提供的驱动单元及其驱动方法、驱动电路、阵列基板和显示面板，通过在驱动单元中设置锁存子单元以及与锁存子单元对应的N个扫描信号产生子单元，N为大于I的正整数，其中每个扫描信号产生子单元可以产生一个扫描信号，由于一个锁存子单元可以驱动N个扫描信号产生子单元并产生N个扫描信号，因此，这样不仅可以降低应用该驱动单元的驱动电路的功耗，还可以减小驱动电路占用的空间，从而可以使应用该驱动电路的阵列基板和显示面板容易实现窄边框化；此外，驱动电路由第一时钟信号和第二至第N+1时钟信号来驱动，即由N+1个时钟信号来驱动因此，在栅极电路工作时，可以降低时钟信号的频率，从而可以降低时钟信号对阵列基板和显示面板产生的电磁干扰。
[0086]注意，上述仅为本发明的较佳实施例及所运用技术原理。本领域技术人员会理解，本发明不限于这里所述的特定实施例，对本领域技术人员来说能够进行各种明显的变化、重新调整和替代而不会脱离本发明的保护范围。因此，虽然通过以上实施例对本发明进行了较为详细的说明，但是本发明不仅仅限于以上实施例，在不脱离本发明构思的情况下，还可以包括更多其他等效实施例，而本发明的范围由所附的权利要求范围决定。
【权利要求】
1.一种驱动单元，其特征在于，包括:锁存子单元，以及与所述锁存子单元对应的N个扫描信号产生子单元，N为大于I的正整数，其中， 所述锁存子单元用于根据触发信号和第一时钟信号产生次级触发信号和第一控制信号，所述锁存子单元包括触发信号输入端、第一时钟信号输入端、次级触发信号输出端以及第一控制信号输出端； 所述N个扫描信号产生子单元用于根据接收到的所述第一控制信号和第二至第N+1时钟信号依次产生N个扫描信号，其中，所述第i+Ι时钟信号用于控制第i个扫描信号产生子单元产生扫描信号，i为不大于N的正整数，且每个所述扫描信号产生子单元包括第一控制信号输入端、扫描时钟信号输入端以及扫描信号输出端； 所述锁存子单元的第一控制信号输出端电连接对应的所述N个扫描信号产生子单元的第一控制信号输入端。
2.根据权利要求1所述的驱动单元，其特征在于，所述锁存子单元还包括第一与非门、第二与非门、第三与非门、第四与非门、钳位二极管、第一反相器和恒定低电平信号输入端; 所述第一与非门的第一输入端与所述第一控制信号输出端电连接，其第二输入端与所述第一时钟信号输入端电连接，其输出端与所述第二与非门的第二输入端电连接； 所述第二与非门的第一输入端与所述触发信号输入端电连接，其输出端与所述第四与非门的第一输入端电连接； 所述第三与非门的第一输入端与所述第一时钟信号输入端电连接，其第二输入端与所述次级触发信号输出端电连接，其输出端与所述第四与非门的第二输入端电连接； 所述第四与非门的输出端与所述次级触发信号输出端电连接； 所述钳位二极管的阳极与所述恒定低电平信号输入端电连接，其阴极与所述次级触发信号输出端电连接； 所述第一反相器的输入端与所述次级触发信号输出端电连接，其输出端与所述第一控制信号输出端电连接。
3.根据权利要求2所述的驱动单元，其特征在于，所述钳位二极管由NMOS管形成，所述NMOS管的栅极与其漏极电连接在一起作为所述钳位二极管的阳极，所述NMOS管的源极作为所述钳位二极管的阴极；或者 所述钳位二极管由PMOS管形成，所述PMOS管的源极作为所述钳位二极管的阳极，所述PMOS管的栅极与其漏极电连接在一起作为所述钳位二极管的阴极。
4.根据权利要求1或2所述的驱动单元，其特征在于，每个扫描信号产生子单元至少还包括一个或非门； 所述或非门的第一输入端与所述扫描时钟信号输入端电连接以接收所述第二至第N+1时钟信号中的一个时钟信号，其第二输入端与所述第一控制信号输入端电连接，其输出端与所述扫描信号输出端电连接以输出所述N个扫描信号中的一个扫描信号。
5.根据权利要求4所述的驱动单元，其特征在于，每个扫描信号产生子单元还包括2L-1个第二反相器，其中L为大于O的正整数； 对于L = 1，每个扫描信号产生子单元包括一个第二反相器，所述第二反相器的输入端与所述或非门的输出端电连接，所述第二反相器的输出端与所述扫描信号输出端电连接； 对于L大于1，每个扫描信号产生子单元包括2L-1个串联电连接的第二反相器，其中，第一个第二反相器的输入端与所述或非门的输出端电连接，第2L-1个第二反相器的输出端与所述扫描信号输出端电连接。
6.根据权利要求4所述的驱动单元，其特征在于，每个扫描信号产生子单元还包括2M个串联电连接的第二反相器，M为大于O的正整数，其中，第一个第二反相器的输入端与所述或非门的输出端电连接，第2M个第二反相器的输出端与所述扫描信号输出端电连接。
7.根据权利要求1所述的驱动单元，其特征在于，所述第一时钟信号的波形和周期与所述第二至第N+1时钟信号的波形和周期相同，且所述第一时钟信号与所述第二时钟信号之间的延迟时间以及所述第N+1时钟信号与所述第一时钟信号之间的延迟时间等于所述第二至第N+1时钟信号中任意相邻两个时钟信号之间的延迟时间； 所述第一时钟信号和所述第二至第N+1时钟信号的占空比均等于在一个周期内脉冲持续时间与(N+1) X (所述脉冲持续时间+所述延迟时间)之比。
8.—种驱动单元的驱动方法，所述驱动方法由权利要求1-7中任一项所述的驱动单元来执行，其特征在于，所述驱动方法包括: 锁存子单元根据触发信号和第一时钟信号产生次级触发信号和第一控制信号； 第i个扫描信号产生子单元根据接收到的所述第一控制信号和第i+Ι时钟信号依次产生所述第i个扫描信号产生子单元对应的扫描信号，直至所有扫描信号产生子单元驱动完毕。
9.一种驱动电路，其特征在于，包括多级串联电连接的如权利要求1-7中任一项所述的驱动单元，其中，任意相邻两级驱动单元中上一级驱动单元的次级触发信号输出端与下一级驱动单元的触发信号输入端电连接。
10.一种阵列基板，包括多条数据线、多条扫描线和由所述多条数据线和多条扫描线交叉限定的多个像素单元，其中所述像素单元包括薄膜晶体管和与其电连接的像素电极，其特征在于，还包括如权利要求9所述的驱动电路，其中，所述驱动电路中的扫描信号产生子单元的每个扫描信号输出端电连接一条扫描线。
11.一种显示面板，其特征在于，包括如权利要求10所述的阵列基板。
【文档编号】G09G3/20GK104392687SQ201410733496
【公开日】2015年3月4日 申请日期:2014年12月4日 优先权日:2014年12月4日
【发明者】苏凌志 申请人:厦门天马微电子有限公司, 天马微电子股份有限公司