一种像素电路和显示装置制造方法
【专利摘要】本实用新型实施例提供一种像素电路和显示装置，涉及显示【技术领域】，可以有效地补偿TFT的阈值电压漂移，提升显示效果。该像素电路中的第一晶体管的栅极连接第一控制信号端，其第一极连接数据信号端；第二晶体管的栅极连接第一晶体管的第二极，其第一极连接第三晶体管的第二极，其第二极连接发光器件的第一端；第三晶体管的栅极连接第二控制信号端，其第一极连接第一电源信号端；存储电容的一端连接第二晶体管的栅极，其另一端连接第二晶体管的第二极；发光器件形成的寄生电容的一端连接发光器件的第一端，其另一端连接发光器件的第二端；发光器件的第二端还连接第二电源信号端。本实用新型实施例用于制造显示面板。
【专利说明】一种像素电路和显示装置
【技术领域】
[0001]本实用新型涉及显示【技术领域】，尤其涉及一种像素电路和显示装置。
【背景技术】
[0002]目前,AMOLED (Active Matrix/Organic Light Emitting Diode,有源矩阵有机发光二极体面板)使用 TFT (Thin Film Transistor,薄膜晶体管)驱动 OLED (Organic LightEmitting Diode,有机发光二极管)发光。
[0003]现有技术中，AMOLED像素电路通常采用2T1C电路，该2T1C电路包括两个TFT和一个电容。在该2T1C电路中，流经OLED的电流Imd通过如下公式计算:
1W,
[0004]1led = -U11.Cox---(Vdata - Voied - VthnY
2L
[0005]其中μ η为载流子迁移率，Cox为栅氧化层电容，W/L为晶体管宽长比，Vdata为数据电压，Voled为OLED的工作电压，为所有像素单元共享，Vthn为晶体管的阈值电压，对于增强型TFT，Vthn为 正值，对于耗尽型TFT，Vthn为负值。
[0006]但是由于晶化工艺和制作水平的限制，导致在大面积玻璃基板上制作的TFT开关电路常常在诸如阈值电压、迁移率等电学参数上出现非均匀性，从而使得各个TFT的阈值电压偏移不一致，则由上式可知，如果不同像素单元之间的Vthn不同，流经不同OLED的电流存在差异。如果像素的Vthn随时间发生漂移，则可能造成先后流经同一个OLED的电流不同，导致残影，且由于OLED器件非均匀性引起OLED工作电压不同，也会导致电流差异，从而造成了 AMOLED显不売度的差异。
实用新型内容
[0007]本实用新型提供一种像素电路及显示装置，可以有效地补偿TFT的阈值电压漂移，提高显示装置发光亮度的均匀性，提升显示效果。
[0008]为达到上述目的，本实用新型的实施例采用如下技术方案:
[0009]本实用新型实施例的第一方面，提供一种像素电路，包括:
[0010]第一晶体管、第二晶体管、第三晶体管、存储电容以及发光器件；
[0011]所述第一晶体管的栅极连接第一控制信号端，其第一极连接数据信号端；
[0012]所述第二晶体管的栅极连接所述第一晶体管的第二极，其第一极连接所述第三晶体管的第二极，其第二极连接所述发光器件的第一端；
[0013]所述第三晶体管的栅极连接第二控制信号端，其第一极连接第一电源信号端；
[0014]所述存储电容的一端连接所述第二晶体管的栅极，其另一端连接所述第二晶体管的第二极；
[0015]所述发光器件形成的寄生电容的一端连接所述发光器件的第一端，其另一端连接所述发光器件的第二端；
[0016]所述发光器件的第二端还连接第二电源信号端。[0017]在第一方面的第一种可能的实现方式中，所述第一晶体管、所述第二晶体管和所述第三晶体管均为N型晶体管；
[0018]所述第一晶体管、所述第二晶体管和所述第三晶体管的第一极均为漏级，第二极均为源级，所述发光器件的第一端为所述发光器件的阳极，所述发光器件的第二端为所述发光器件的阴极。
[0019]结合第一种可能的实现方式，在第二种可能的实现方式中，所述晶体管包括耗尽型TFT或增强型TFT。
[0020]结合第一方面或者第二种可能的实现方式，在第三种可能的实现方式中，所述发光器件为有机发光二极管。
[0021]第二方面，本实用新型实施例还提供一种显示装置，包括如上所述的像素电路。
[0022]本实用新型实施例提供的像素电路及其驱动方法、显示装置，通过多个晶体管和电容对电路进行开关和充放电控制，可以使得通过晶体管的用于驱动发光器件的电流与晶体管的阈值电压无关，补偿了由于晶体管的阈值电压的不一致或偏移所造成的流过发光器件的电流差异，提高了显示装置发光亮度的均匀性，显著提升了显示效果。此外，由于这样一种结构的像素电路结构简单，晶体管的数量较少，从而可以减少覆盖晶体管的遮光区域的面积，有效增大显示装置的开口率。
【专利附图】
【附图说明】
[0023]为了更清楚地说明本实用新型实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本实用新型的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
[0024]图1为本实用新型实施例提供的一种像素电路的连接结构示意图；
[0025]图2为驱动图1所示像素电路的各信号线的时序图；
[0026]图3为本实用新型实施例提供的像素电路在重置阶段的等效电路示意图；
[0027]图4为本实用新型实施例提供的像素电路在补偿阶段的等效电路示意图；
[0028]图5为本实用新型实施例提供的像素电路在准备写入数据之前的等效电路示意图；
[0029]图6为本实用新型实施例提供的像素电路在写数据阶段的等效电路示意图；
[0030]图7为本实用新型实施例提供的像素电路在准备驱动发光器件发光之前的等效电路不意图；
[0031]图8为本实用新型实施例提供的像素电路在发光阶段的等效电路示意图；
[0032]图9为本实用新型实施例提供的一种像素电路驱动方法的流程示意图。
【具体实施方式】
[0033]下面将结合本实用新型实施例中的附图，对本实用新型实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本实用新型一部分实施例，而不是全部的实施例。基于本实用新型中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本实用新型保护的范围。[0034]本实用新型实施例提供的像素电路，如图1所示，包括:
[0035]第一晶体管Tl、第二晶体管T2、第三晶体管T3、存储电容Cl以及发光器件L。
[0036]第一晶体管Tl的栅极连接第一控制信号端SI，其第一极连接数据信号端DATA。
[0037]第二晶体管T2的栅极连接第一晶体管Tl的第二极，其第一极连接第三晶体管T3的第二极，其第二极连接发光器件L的第一端。
[0038]第三晶体管T3的栅极连接第二控制信号端S2，其第一极连接第一电源信号端ELVDD0
[0039]存储电容Cl的一端连接第二晶体管T2的栅极，其另一端连接第二晶体管T2的第二极。
[0040]发光器件L形成的寄生电容C2的一端连接发光器件L的第一端，其另一端连接发光器件的L的第二端。
[0041]发光器件L的第二端还连接第二电源信号端ELVSS。
[0042]需要说明的是，本实用新型实施例中的发光器件L可以是现有技术中包括LED(Light Emitting Diode,发光二极管)或 OLED (Organic Light Emitting Diode,有机发光二极管)在内的多种电流驱动发光器件。在本实用新型实施例中，是以OLED为例进行的说明。
[0043]本实用新型实施例提供的像素电路，通过多个晶体管和电容对电路进行开关和充放电控制，可以使得通过晶体管的用于驱动发光器件的电流与晶体管的阈值电压无关，补偿了由于晶体管的阈值电压的不一致或偏移所造成的流过发光器件的电流差异，提高了显示装置发光亮度的均匀性，显著提升了显示效果。此外，由于这样一种结构的像素电路结构简单，晶体管的数量较少，从而可以减少覆盖晶体管的遮光区域的面积，有效增大显示装置的开口率。
[0044]其中，第一晶体管Tl、第二晶体管T2和第三晶体管T3均为N型晶体管，该第一晶体管Tl、该第二晶体管T2和该第三晶体管T3的第一极均为漏级，第二极均为源级，该发光器件的第一端为阳极，第二端为阴极。
[0045]需要说明的是，现有技术中，采用N型晶体管集成驱动电路的制作工艺已经很成熟了，因此本实用新型中第一晶体管Tl、第二晶体管T2和第三晶体管T3均为N型晶体管可以减少制作成本，实现工艺简单。
[0046]在图1所示的像素电路的工作时，其工作过程具体可以分为四个阶段，分别为:重置阶段、补偿阶段、写数据阶段以及发光阶段。图2是图1所示像素电路工作过程中各信号线的时序图。如图2所示，在图中分别用P1、P2、P3和P4来相应地表示重置阶段、补偿阶段、写数据阶段以及发光阶段。
[0047]具体的，Pl阶段为重置阶段，该阶段的等效电路如图3所示。在重置阶段中，第一控制信号端SI和第二控制信号端S2均输入高电平,第一电源信号端ELVDD输入低电平(Voled)，数据信号端DATA输入低电平的重置信号(Vref )，其中Vref-VoIed>Vth (Vth为T2晶体管的阈值电压)。此时，第一晶体管Tl、第二晶体管T2和第三晶体管T3导通，存储电容Cl两端的电压为Vref-Voled，发光器件L的阳极电压为Voled，发光器件L处于关闭状态。
[0048]P2阶段为补偿阶段，该阶段的等效电路如图4所示。在补偿阶段中，第一控制信号端S1、第二控制信号端S2以及第一电源信号端ELVDD均输入高电平，数据信号端DATA输入低电平的重置信号(Vref )。此时，第一晶体管Tl、第二晶体管T2和第三晶体管T3保持导通，发光器件L的阳极电压随着第二晶体管T2的充电而升高，直到电压等于Vref-Vth。在补偿阶段结束时，存储在存储电容Cl两端的电荷为Vth.Cst，其中Cst为存储电容Cl的电容值，此时，第二晶体管关闭，存储电容Cl两端的电压为第二晶体管的阈值电压Vth。
[0049]P3阶段为写数据阶段。具体的，在准备写入数据之前，需要关闭第三晶体管T3，此时的等效电路如图5所示，第二晶体管T2的栅极电压为数据信号端DATA输入的低电平的重置信号Vref，此时，发光器件L的阳极电压此时为Vref-Vth。在写数据阶段中，等效电路如图6所不，其中，第一控制信号端SI和第一电源信号端ELVDD均输入高电平,第二控制信号端S2输入低电平，数据信号端DATA输入高电平的数据信号(Vdata)。此时，第一晶体管Tl和第二晶体管T2导通，第三晶体管T3关闭，则由于存储电压Cl和发光器件形成的寄生电容C2的分压作用，发光器件L的阳极电压此时变为Vref-Vth+a(Vdata-Vref)，其中a=CST/(Cst+Cl)，(^为寄生电容C2的电容值。
[0050]P4阶段为发光阶段。具体的，在像素电路准备驱动发光器件进行发光之前，需要关闭第一晶体管Tl，此时的等效电路如图7所示。在发光阶段中，第一电源信号端ELVDD和第二控制信号端S2均输入高电平，第一控制信号端SI输入低电平，以使得第三晶体管T3导通，第一晶体管Tl保持关闭，此时的等效电路如图8所示，此时第二晶体管T2的栅源极之间电压差 Vgs 为(1-a) (Vdata-Vref)+Vth。
[0051]此时流过第三晶体管T3、第二晶体管T2和发光器件L的电流为:
【权利要求】
1.一种像素电路，其特征在于，包括: 第一晶体管、第二晶体管、第三晶体管、存储电容以及发光器件； 所述第一晶体管的栅极连接第一控制信号端，其第一极连接数据信号端； 所述第二晶体管的栅极连接所述第一晶体管的第二极，其第一极连接所述第三晶体管的第二极，其第二极连接所述发光器件的第一端； 所述第三晶体管的栅极连接第二控制信号端，其第一极连接第一电源信号端； 所述存储电容的一端连接所述第二晶体管的栅极，其另一端连接所述第二晶体管的第二极； 所述发光器件形成的寄生电容的一端连接所述发光器件的第一端，其另一端连接所述发光器件的第二端； 所述发光器件的第二端还连接第二电源信号端。
2.根据权利要求1所述的像素电路，其特征在于，所述第一晶体管、所述第二晶体管和所述第三晶体管均为N型晶体管； 所述第一晶体管、所述第二晶体管和所述第三晶体管的第一极均为漏级，第二极均为源级，所述发光器件的第一端为所述发光器件的阳极，所述发光器件的第二端为所述发光器件的阴极。
3.根据权利要求2所述的像素电路，其特征在于，所述晶体管包括耗尽型TFT或增强型TFT。
4.根据权利要求1或3所述的像素电路，其特征在于，所述发光器件为有机发光二极管。
5.一种显示装置，其特征在于，包括如权利要求1至4中任一所述像素电路。
【文档编号】G09G3/32GK203760050SQ201420152600
【公开日】2014年8月6日 申请日期:2014年3月31日 优先权日:2014年3月31日
【发明者】段立业, 吴仲远, 王俪蓉, 曹昆 申请人:京东方科技集团股份有限公司