一种能与fpga控制核心兼容的led控制显示系统的制作方法
【专利摘要】本实用新型公开了一种能与FPGA控制核心兼容的LED控制显示系统，包括LED屏幕、FPGA控制器，和LED驱动模块FPGA控制器包括显示数据存储ROM模块，ROM地址发生器模块和位信号输出模块，ROM地址发生器模块的输出端与显示数据存储ROM模块的地址端相连接，显示数据存储ROM模块的数据输出端与位信号输出模块的数据输入端相连接，LED驱动模块的串行数据输入端与位信号输出模块的数据输出端相连接，LED驱动模块的各个并行数据输出端分别与LED屏幕的各个驱动信号接收端口对应相连接。本实用新型具有可使LED显示控制功能能够与FPGA控制核心兼容，系统硬件设计简化的优点。
【专利说明】一种能与FPGA控制核心兼容的LED控制显示系统
【技术领域】
[0001]本实用新型涉及一种LED灯阵列控制显示系统，具体是一种有利于与FPGA控制核心兼容的LED控制显示系统，属于电子【技术领域】。
【背景技术】
[0002]LED显示屏是利用发光二极管点阵模块或像素单元组成的平面式显示屏幕。由于它具有色彩鲜艳、亮度高、寿命长、工作稳定可靠等优点，在许多行业都得到了广泛的应用，如在车站、码头、商场、银行等公共场所将LED显示屏用于信息发布。
[0003]通常LED显示屏可以由8X8LED点阵拼成。现有技术中的8X8LED点阵通常具有如下内部结构:64个发光二极管呈8行、8列分布排列，8X8LED点阵具有8根驱动行线和8根驱动列线，具体的，每一行的所有8个发光二极管的阳极连接在一起构成该行的驱动行线，每一列的所有8个发光二极管的阴极连接在一起构成该列的列驱动线，因此每一个8X8LED点阵具有16个外部引脚，在设计显示驱动控制系统时必须采用循环扫描方式，具体过程是:使用行扫描信号依次选中每一行发光二极管(如:行线输入驱动信号10000000，选中第一行，输入行驱动信号00000001，选中第8行)，同步的，向根据显示图案需要点亮的发光二极管所在列发送低电平，则需要点亮的发光二极管被点亮。
[0004]在上述过程中，如图2所示，8根行驱动线和8根列驱动线(大量8X8LED点阵拼接构成的显示屏具有更多的行驱动线和列驱动线)都需要主控芯片向其发送驱动信号，而为了节约主控芯片(如常见的AT89C51单片机芯片)端口资源往往又会采用大量的驱动芯片，常见的行驱动电路采用74138芯片级联构成，而列驱动电路则由74595芯片级联而成。
[0005]可见，现有技术中，通常采用单片机作为控制核心，通过驱动电路模块向LED显示屏幕发送驱动信号。但是目前FPGA作为一种性能更优良的可编程逻辑器件，已经在电子系统设计各个领域得到广泛应用，例如高速公路警用巡逻车上使用的车载远程控制雷达测速与显示终端就广泛实用FPGA作为雷达测速，远程通信功能的控制核心，而现有技术中对LED显示屏的控制核心通用的还是单片机芯片，其系统软件设计和相应的LED驱动模块硬件已经非常成熟，因此在某些应用领域，系统往往会使用两块控制芯片(单片机用于控制LED显示，FPGA用于完成核心控制)，这显然造成了硬件资源的大量浪费。
实用新型内容
[0006]针对现有技术存在的上述不足，本实用新型的目的是:怎样提供一种能够与FPGA控制核心兼容的LED控制显示系统。
[0007]为了实现上述目的，本实用新型采用了以下的技术方案。
[0008]一种能与FPGA控制核心兼容的LED控制显示系统，包括LED屏幕、FPGA控制器，和LED驱动模块，其特征在于:
[0009]所述FPGA控制器包括显示数据存储ROM模块，ROM地址发生器模块和位信号输出模块；所述ROM地址发生器模块的输出端与显示数据存储ROM模块的地址端相连接，显示数据存储ROM模块的数据输出端与位信号输出模块的数据输入端相连接；
[0010]所述LED驱动模块的串行数据输入端与位信号输出模块的数据输出端相连接，LED驱动模块的各个并行数据输出端分别与LED屏幕的各个驱动信号接收端口对应相连接；
[0011]进一步的，所述LED驱动模块采用至少一片MBI5026CF芯片构成。
[0012]相比现有技术，本实用新型具有如下优点:
[0013]本实用新型中FPGA控制器包括显示数据存储ROM模块，ROM地址发生器模块，位信号输出模块，ROM地址发生器模块发送地址信号给显示数据存储ROM模块(该模块中存放需要发送给LED驱动模块的显示数据)，显示数据便从显示数据存储ROM模块中输出，通常数据以为一个字节(8位)一组输出，该一个字节的数据被位信号输出模块转换为I位的串行数据输出，该I位的串行数据送入LED驱动模块后被LED驱动模块转换为并行数据分别送往LED屏幕的各个驱动信号接收端，LED屏幕实现显示，本实用新型将LED屏幕的驱动显示功能集成到核心控制器件FPGA中，使得其他核心控制功能(如常见的通信，物理量测控)与LED显示控制功能可用一块控制器完成，相比现有技术中，核心控制功能由FPGA完成，而较次要的LED显示屏幕驱动控制功能则由单片机完成的双控制器系统相比，本实用新型具有显示控制功能能够与FPGA控制核心兼容，并且可以使用原本与单片机配套的成熟的ED驱动模块硬件，系统硬件设计简化的优点。
【专利附图】
【附图说明】
[0014]图1为本实用新型的电路结构图；
[0015]图2为常见的LED驱动显示系统原理框图；
【具体实施方式】
[0016]下面结合附图和【具体实施方式】对本实用新型作进一步详细说明。
[0017]如图1所示，一种能与FPGA控制核心兼容的LED控制显示系统，包括LED屏幕、FPGA控制器，和LED驱动模块，下面分别就每一模块的具体实现方式，工作原理等情况作详细介绍。
[0018]FPGA控制器包括显示数据存储ROM模块，ROM地址发生器模块，位信号输出模块；
[0019]具体的，数据存储ROM模块可以采用调用宏单元模块的形式实现，宏单元模块LPM_R0M调用后可以设置容量和每一个存储单元的位宽，为了便于存储显示数据，通常将每个存储单元的位宽设置为8，因为显示字符取模软件得到的数据通常是按照字节为生成的。ROM地址发生器模块可以用计数器实现，计数器输出端位数与显示数据存储ROM模块容量相匹配，其关系式M = 2n，其中M为显示数据存储ROM模块容量，单位为字节，η为数器输出端位数。ROM地址发生器模块的输出端与显示数据存储ROM模块的地址端相连接，显示数据存储ROM模块的数据输出端与位信号输出模块的数据输入端相连接，(由于显示数据存储ROM模块输出为8位的，为了将此8位的数据一位一位的送出FPGA控制器，设置了位信号输出模块)，位信号输出模块实际上是一个8位到I位的并行转串行电路，该电路可以采用调用寄存器单元来时实现，具体的:可以调用8个带有置位端的寄存器，将此8个带有置位端的寄存器首尾串联，也即是第一个带有置位端的寄存器的数据输出Q端与第二个带有置位端的寄存器的数据输入D端相连接，第二个带有置位端的寄存器的数据输出Q端与第三个带有置位端的寄存器的数据输入D端相连接，直至第七个带有置位端的寄存器的数据输出Q端与第八个带有置位端的寄存器的数据输入D端相连接；第八个带有置位端的寄存器的数据输出Q端即是位信号输出模块的数据输出端(与LED驱动模块相连接)，而八个带有置位端的寄存器的置位端即是位信号输出模块的数据输入端，八个带有置位端的寄存器的时钟端连接在一起(以上设计是采用FPGA设计中的原理图设计方式实现的)。FPGA控制器与LED驱动模块的连接关系如下:
[0020]LED驱动模块的串行数据输入端与位信号输出模块的数据输出端相连接(当然这是通过FPGA控制器的管脚与LED驱动模块中使用的芯片MBI5026CF芯片的相应管脚之间的连接实现的)，LED驱动模块的各个并行数据输出端分别与LED屏幕的各个驱动信号接收端口对应相连接；
[0021]LED驱动模块采用至少一片MBI5026CF芯片构成。
[0022]MBI5026CF芯片是一款类似74595的串入并出(I路串行输入通道，I路串行输出通道，16路并行输出通道)的LED驱动芯片，它的主要特点是:(I)具有16路恒流输出通道；(2)输出电流可以通过其R_EXT管脚上连接的电阻来调整(输出电流5-90mA) ； (3)它还具有一个输出使能端OE，使能端关断则内部输出驱动器关断，输出电流无法输出；
[0023]具体的是将第一块MBI5026CF芯片的串行输出口 SDO与第二块MBI5026CF芯片的串行输入口 SDI相连接，这样就能将输出通道扩展为32通道，单片机将需要用于显示的数据以串行方式从其一位输出端口中送出，并能在上述32输出通道上并行的输出用于驱动相应的LED灯。
[0024]如果32并行通道仍然不能满足需求还可以进一步增加MBI5026CF芯片进行扩展。如果η块MBI5026CF芯片级联在一起则总共可以形成16 X η位并行驱动信号。
[0025]因此，在本实用新型中是将第一块MBI5026CF芯片的串于行输入口 SDI与FPGA控制器中位信号输出模块的数据输出端相连接，而各块MBI5026CF芯片的各路并行输出端分别与LED显示屏的各个驱动信号接收端口对应相连接。
[0026]为了实现LED屏幕的亮度调节，还可以采用如下技术:
[0027]由FPGA控制器向MBI5026CF芯片的使能端OE端发送PWM波，具体的是FPGA内部的PWM波发生模块(通过宏单元调用实现)的输出端与所有MBI5026CF芯片的使能端OE端同时相连接。
[0028]本实用新型的工作原理如下:将用于驱动LED显示屏幕的显示数据存放在数据存储ROM模块，需要进行显示时，FPGA控制器中ROM地址发生器模块向数据存储ROM模块发送地址信号，数据存储ROM模块根据地址信号取存储单元中数据(一个字节)，该一个字节的数据被位信号输出模块转换为位信号输出，位信号以串行方式送出，然后经过LED驱动模块转为并行数据后送出以驱动相应LED灯。当然FPGA控制器何时给LED驱动模块发送何具体数据是由FPGA控制器中的其他控制核心模块决定的，与本实用新型所解决的主要技术问题无关，再次不再赘述。
[0029]本实用新型主要是通过纯硬件的方式在FPGA控制器中置入了通常由单片机完成的控制功能，现有技术中LED驱动模块和LED屏幕通常是制作成一个整体的，使用时通过设计好的接口与单片机主控电路板相连接即可。本实用新型可以在不改变现有LED驱动模块(LED驱动模块与LED屏幕为一整体)接口的情况下使用，因为从外部看本实用新型同样是通过一根输出线供给LED驱动模块数据(当然要配合上其他控制线)，这与单片机主控电路板是相同的，但是其他性能优良的核心处理模块却可以同样设计在FPGA控制器中，实现了常规LED控制显示系统与FPGA控制器的兼容，总之，本实用新型的以FPGA为控制核心的主控电路板可以直接使用现有技术中广泛采用的原本与单片机控制电路板配套的LED驱动模块(LED驱动模块与LED屏幕为一整体)用于显示功能的实现。
[0030]屏幕亮度调节的工作原理是:FPGA控制器内部PWM波发生器模块的输出端向MBI5026CF芯片的输出电流控制端口 OE发送PWM波便会使得MBI5026CF芯片的输出电流处于交替流出和斩断状态，如果PWM波高电平持续时间长则电流供给时间长，显示屏幕亮度高，而如果PWM波高电平持续时间短，显示屏幕亮度就低(实际上显示屏幕内的LED灯会交替亮灭，但是交替的时间间隔足够短的话，人眼观察到的显示画面却是稳定的)，而PWM波高电平持续时间(占空比)又是可以根据光线强度检测传感器输出调整的，因而实现了对显示屏幕亮度的调节。
[0031]最后说明的是，以上实施例仅用以说明本实用新型的技术方。案而非限制，尽管参照较佳实施例对本实用新型进行了详细说明，本领域的普通技术人员应当理解，可以对本实用新型的技术方案进行修改或者等同替换，而不脱离本实用新型技术方案的宗旨和范围，其均应涵盖在本实用新型的权利要求范围当中。
【权利要求】
1.一种能与FPGA控制核心兼容的LED控制显示系统，包括LED屏幕、FPGA控制器，和LED驱动模块，其特征在于: 所述FPGA控制器包括显示数据存储ROM模块，ROM地址发生器模块和位信号输出模块；所述ROM地址发生器模块的输出端与显示数据存储ROM模块的地址端相连接，显示数据存储ROM模块的数据输出端与位信号输出模块的数据输入端相连接； 所述LED驱动模块的串行数据输入端与位信号输出模块的数据输出端相连接，LED驱动模块的各个并行数据输出端分别与LED屏幕的各个驱动信号接收端口对应相连接。
2.根据权利要求1所述的一种能与FPGA控制核心兼容的LED控制显示系统，其特征在于，所述LED驱动模块采用至少一片MBI5026CF芯片构成。
【文档编号】G09G3/32GK204204381SQ201420749214
【公开日】2015年3月11日 申请日期:2014年11月22日 优先权日:2014年11月22日
【发明者】郑 和, 梁卫华, 刘洋, 田绍川, 苟江秦 申请人:重庆电讯职业学院