调控电路、时序控制芯片和显示装置的制作方法

1.本实用新型涉及显示技术领域，具体地，涉及调控电路、时序控制芯片和显示装置。


背景技术：

2.在显示装置中，显示面板的画面显示由多种控制电路协同控制，其中，如图1所示，时序控制(time control，简称tcon)单元20的热插拔检测(hot plug detection，简称hpd)信号输出端连接至前端系统 10，在热插拔检测信号hpd达到预设值时，前端系统10提供数据信号data至时序控制单元20，再由时序控制单元20控制显示。
3.进一步参照图2，在现有技术中，时序控制单元20在自身的工作电源上电至有效状态后，控制将热插拔检测信号hpd拉低，再至时序控制单元20自身准备完成后，热插拔检测信号hpd通过上拉电阻r0连接供电电压vin被拉高，其中，供电电压vin的供电在时序控制单元20 的工作电源上电至有效状态之前，使得在供电电压vin抬升时刻至时序控制单元20的工作电源上电至有效状态时刻之间的时间内，热插拔检测信号hpd会被供电电压vin拉高，使前端系统10在此时输出数据信号 data至时序控制单元20，但此时的时序控制单元20还未准备完成，未进入正常工作状态，此时接收数据信号data的输入可能会造成瞬间画面显示异常(例如黑屏、花屏)的问题。


技术实现要素：

4.鉴于上述问题，本实用新型的目的在于提供一种调控电路、时序控制芯片和显示装置，从而在时序控制单元未准备完成之前保障热插拔检测信号的状态，改善开机瞬间画面显示异常的问题。
5.根据本实用新型的一方面，提供一种调控电路，用于时序控制单元的热插拔检测信号的时序控制，所述时序控制单元的热插拔检测信号输出端通过上拉电阻器与供电电压接入端连接，所述调控电路包括：
6.第一晶体管，串联在所述时序控制单元的热插拔检测信号输出端与地之间，所述第一晶体管的栅极耦接至第一偏置电压源的第一偏置电压信号输出端或地；
7.第二晶体管，串联在所述第一晶体管的栅极至所述第一偏置电压信号输出端或地之间，所述第二晶体管的栅极与所述时序控制单元的准备完成指示信号输出端连接。
8.可选地，所述第一晶体管和所述第二晶体管均为nmos管；
9.所述第二晶体管串联在所述第一晶体管的栅极与地之间。
10.可选地，所述第一晶体管为pmos管，所述第二晶体管为nmos 管；
11.所述第二晶体管串联在所述第一晶体管的栅极与所述第一偏置电压源的第一偏置电压信号输出端之间；
12.所述第一晶体管的栅极还通过第二电阻器接地。
13.可选地，所述第一晶体管为nmos管，所述第二晶体管为pmos 管；
14.所述第二晶体管串联在所述第一晶体管的栅极与所述第一偏置电压源的第一偏置电压信号输出端之间；
15.所述第一晶体管的栅极还通过第二电阻器接地。
16.可选地，所述第一晶体管和所述第二晶体管均为pmos管；
17.所述第二晶体管串联在所述第一晶体管的栅极与地之间；
18.所述第一晶体管的栅极通过第一电阻器连接至所述第一偏置电压信号输出端。
19.可选地，所述第一偏置电压源包括低压差线性稳压器，所述低压差线性稳压器的输出端为所述第一偏置电压信号输出端。
20.可选地，所述低压差线性稳压器的输入端与系统输入电压接口连接。
21.可选地，还包括：
22.脉冲电平转换单元，串联在所述时序控制单元的准备完成指示信号输出端与所述第二晶体管的栅极之间。
23.根据本实用新型的另一方面，提供一种时序控制芯片，包括时序控制单元和根据本实用新型提供的调控电路，其中，
24.所述时序控制单元，包括热插拔检测信号输出端和准备完成指示信号输出端，所述热插拔检测信号输出端还通过上拉电阻器连接至供电电压接入端；
25.根据本实用新型提供的调控电路。
26.根据本实用新型的再一方面，提供一种显示装置，包括本实用新型提供的时序控制芯片。
27.本实用新型提供的调控电路通过第一晶体管串联时序控制单元的热插拔检测信号输出端与地，第一晶体管的栅极与第一偏置电压源和地耦接，第二晶体管串联在第一晶体管的栅极至第一偏置电压源或地之间，且第二晶体管的栅极与时序控制单元的准备完成指示信号输出端连接，可根据时序控制单元的准备完成状态控制热插拔检测信号的状态，在时序控制单元准备完成之前控制第一晶体管导通，保障热插拔检测信号为低电平，避免前端系统在时序控制单元配置完成之前向时序控制单元发送数据，改善了开机时的显示异常问题。
28.本实用新型提供的一种时序控制芯片包括时序控制单元和本实用新型的调控电路，可根据时序控制单元的准备完成状态控制热插拔检测信号的状态，在时序控制单元准备完成之前控制第一晶体管导通，保障热插拔检测信号为低电平，避免前端系统在时序控制单元配置完成之前向时序控制单元发送数据，避免开机时的热插拔检测信号的误触发，改善开机时的显示异常问题。
29.本实用新型还提供一种显示装置，包括本实用新型的时序控制芯片，其热插拔检测信号在时序控制单元准备完成之前的开机瞬间不会瞬时误触发为高电平，有效降低了开机瞬间的显示异常问题。
附图说明
30.通过以下参照附图对本实用新型实施例的描述，本实用新型的上述以及其他目的、特征和优点将更为清楚，在附图中：
31.图1示出了根据现有技术的显示装置的部分结构示意图；
32.图2示出了根据现有技术的显示装置的部分信号的时序图；
33.图3示出了根据本实用新型实施例的调控电路的结构示意图；
34.图4示出了图3所示的调控电路的部分信号的时序图；
35.图5示出了根据本实用新型另一实施例的调控电路的结构示意图；
36.图6示出了图5所示的调控电路的部分信号的时序图；
37.图7示出了根据本实用新型又一实施例的调控电路的结构示意图。
具体实施方式
38.以下将参照附图更详细地描述本实用新型的各种实施例。在各个附图中，相同的元件采用相同或类似的附图标记来表示。为了清楚起见，附图中的各个部分没有按比例绘制。
39.下面结合附图和实施例，对本实用新型的具体实施方式作进一步详细描述。
40.图3示出了根据本实用新型实施例的调控电路的结构示意图。
41.如图3所示，本实用新型实施例的调控电路30与时序控制单元20 的热插拔检测信号输出端和准备完成指示信号输出端连接，以根据准备完成指示信号gpio控制热插拔检测信号hpd的状态，在时序控制单元 20准备完成之前，将热插拔检测信号输出端接地，在时序控制单元20 准备完成后，断开热插拔检测信号输出端与地的连接，热插拔检测信号输出端通过上拉电阻器r0连接供电电压接入端，使热插拔检测信号 hpd上拉至供电电压vin电平。
42.在本实施例中，准备完成指示信号输出端为通用输入和输出接口，还可接收外部偏置。
43.在本实施例中，调控电路30包括第一晶体管n1、第二晶体管n2、低压差线性稳压器31和第一电阻器r1。
44.低压差线性稳压器31的输入端接收系统端输入电压vled，作为第一偏置电压源，在其输出端提供第一偏置电压信号，控制第一晶体管n1 的栅极偏置。其中，系统端输入电压vled的电压在供电电压vin的电压抬升之前抬升。
45.第一晶体管n1串联在时序控制单元20的热插拔检测信号输出端与地之间，栅极通过第一电阻器r1与低压差线性稳压器31的输出端连接。
46.第二晶体管n2串联在第一晶体管n1的栅极与地之间，栅极与时序控制单元20的准备完成指示信号输出端连接。
47.其中，在本实施例中，第一晶体管n1和第二晶体管n2均为nmos (n-metal-oxide-semiconductor，n型金属-氧化物-半导体)管，便于实现nmos管的衬底接地的偏置需求，就近选取地，布线方便。
48.图4示出了图3所示的调控电路的部分信号的时序图。
49.参照图3和图4，系统开机时，时序控制单元20未准备完成，准备完成指示信号gpio为低电平，第二晶体管n2关断，系统端输入电压 vled先于供电电压vin抬升，通过低压差线性稳压器31提供偏置电压信号至第一晶体管n1的栅极，第一晶体管n1导通，将时序控制单元 20的热插拔检测信号输出端接地，维持热插拔检测信号hpd为低电平。
50.至时序控制单元20准备完成，准备完成指示信号gpio翻转为高电平，经过传输延迟时间后，控制第二晶体管n2导通，使第一晶体管n1 的栅极偏置至低电平，控制第一晶体
管n1关断，第一晶体管n1关断后，热插拔检测信号hpd经上拉电阻r0被上拉至高电平。
51.即本实施例的调控电路可在时序控制单元20准备完成之前将热插拔检测信号维持为低电平，在时序控制单元20准备完成之后才控制热插拔检测信号可被上拉至供电电压的高电平，可有效降低开机瞬间的热插拔检测信号hpd被瞬间上拉至高电平的可能，保障热插拔检测信号hpd 的时序的可靠性，降低开机瞬间的画面显示异常的可能。
52.在一可选实施例中，第一晶体管n1和第二晶体管n2均为pmos (p-metal-oxide-semiconductor，p型金属-氧化物-半导体)管，其衬底的偏置可由低压差线性稳压器31提供，在准备完成指示信号gipo为低电平时，第二晶体管n2导通，第一晶体管n1的栅极偏置为低电平，第一晶体管n1导通，热插拔检测信号hpd为低电平；在时序控制单元20 准备完成，准备完成指示信号gpio为高电平时，第二晶体管n2关断，第一晶体管n1的栅极仅连接低压差线性稳压器31提供的偏置电压信号，第一晶体管n1关断，热插拔检测信号hpd经上拉电阻r0上拉至高电平。
53.图5示出了根据本实用新型另一实施例的调控电路的结构示意图，图6示出了图5所示的调控电路的部分信号的时序图。其中，本实施例调控电路40与图3所示的调控电路30的主要区别在于：第二晶体管n2 的栅极与时序控制单元20的准备完成指示信号输出端之间还设置有脉冲电平转换单元41，对其它相同的部分在此不再详述。
54.参照图5和图6，本实施例的调控电路40中，其对应的时序控制单元20提供的准备完成指示信号gpio为脉冲信号，在时序控制单元20 准备完成时，提供一个脉冲输出，脉冲电平转换单元41在接收该脉冲后，提供高电平的第二偏置电压信号，即控制第二晶体管n2的栅极偏置在时序控制单元20准备完成后翻转为高电平，热插拔检测信号hpd翻转为高电平的时序与第二偏置电压信号mcu同步。
55.其中，脉冲电平转换单元41例如为微控制单元(microcontroller unit， mcu)或触发器，在接收到准备完成指示信号gpio的有效脉冲后将输出的第二偏置电压信号翻转为高电平，并维持高电平的第二偏置电压信号，维持对第二晶体管n2的偏置，保障第一晶体管n1在时序控制单元 20准备完成后为关断状态。
56.图7示出了根据本实用新型又一实施例的调控电路的结构示意图。
57.参照图7，在本实施例的调控电路50中，第一晶体管m1为nmos 管，第二晶体管m2为pmos管，第一晶体管m1串联在时序控制单元 20的热插拔检测信号输出端与地之间，第二晶体管m2串联在第一晶体管m1的栅极与低压差线性稳压器31的输出端之间，第二电阻器r2串联在第一晶体管m1的栅极与地之间，第二晶体管m2的栅极接收准备完成指示信号gpio。
58.在准备完成指示信号gpio为低电平时，第二晶体管m2导通，第一晶体管m1的栅极电平为第二电阻器r2的高电势端电平(即低压差线性稳压器31提供的第一偏置电压信号)，第一晶体管m1导通，热插拔检测信号hpd维持为低电势，在准备完成指示信号gpio为高电平时，第二晶体管m2关断，第一晶体管m1的栅极通过第二电阻器r2接地，第一晶体管m1关断，热插拔检测信号hpd经上拉电阻r0被上拉至供电电压vin。
59.在可选实施例中，第一晶体管m1为pmos管，第二晶体管m2为 nmos管，其衬底偏置可分别由低压差线性稳压器31和地提供。
60.本实用新型的调控电路通过第一晶体管串联时序控制单元的热插拔检测信号输出端与地，第一晶体管的栅极与第一偏置电压源和地耦接，第二晶体管串联在第一晶体管
的栅极至第一偏置电压源或地之间，且第二晶体管的栅极与时序控制单元的准备完成指示信号输出端连接，可根据时序控制单元的准备完成状态控制热插拔检测信号的状态，在时序控制单元准备完成之前控制第一晶体管导通，保障热插拔检测信号为低电平，避免前端系统在时序控制单元配置完成之前向时序控制单元发送数据，改善了开机时的显示异常问题。
61.本实用新型还提供一种时序控制芯片，包括时序控制单元和本实用新型的调控电路，可根据时序控制单元的准备完成状态控制热插拔检测信号的状态，在时序控制单元准备完成之前控制第一晶体管导通，保障热插拔检测信号为低电平，避免前端系统在时序控制单元配置完成之前向时序控制单元发送数据，避免开机时的热插拔检测信号的误触发，改善开机时的显示异常问题。
62.本实用新型还提供一种显示装置，包括本实用新型的时序控制芯片，其热插拔检测信号在时序控制单元准备完成之前的开机瞬间不会瞬时误触发为高电平，有效降低了开机瞬间的显示异常问题。
63.依照本实用新型的实施例如上文所述，这些实施例并没有详尽叙述所有的细节，也不限制该实用新型仅为所述的具体实施例。显然，根据以上描述，可作很多的修改和变化。本说明书选取并具体描述这些实施例，是为了更好地解释本实用新型的原理和实际应用，从而使所属技术领域技术人员能很好地利用本实用新型以及在本实用新型基础上的修改使用。本实用新型仅受权利要求书及其全部范围和等效物的限制。