显示面板及其不良像素的测试方法、显示装置与流程

1.本公开涉及显示技术领域，特别涉及一种显示面板及其不良像素的测试方法、显示装置。


背景技术：

2.在显示面板制造工艺(简称：array工艺)中，通常会设置电性测试元件组(test element group，teg)以测试像素中像素电路包括的晶体管的性能是否异常，从而判断显示面板中是否存在不好(not good，ng)的像素，即不良像素。
3.相关技术中，针对像素电路包括的各类晶体管均对应设置一个teg。如，目前常见的像素电路一般包括双栅u型晶体管、双栅l型晶体管、单栅晶体管和驱动晶体管等四类晶体管，相应的，一般会设置四个独立的teg分别对该四类晶体管的性能进行检测，并根据检测到的检测结果确定是否存在不良像素。
4.但是，经验证，由于当两种不同类型的晶体管的性能均存在异常时，会存在负负得正的效应，即像素本身可能并不会出现不良，因此采用相关技术的多teg测试方法确定不良像素的可靠性较差。


技术实现要素：

5.本公开实施例提供了一种显示面板及其不良像素的测试方法、显示装置，可以解决相关技术中测试不良像素的可靠性较差的问题，所述技术方案如下：
6.一方面，提供了一种显示面板，所述显示面板包括：
7.衬底，具有显示区和至少部分围绕所述显示区的测试区；
8.所述显示区包括多个像素，至少一个所述像素包括相互耦接的像素电路和发光元件；
9.所述测试区包括测试元件组，所述测试元件组包括：第一测试电路、第二测试电路和第三测试电路；
10.所述第一测试电路分别与第一电源端、供电电源端、初始电源端和第一节点耦接，并用于响应于所述第一电源端提供的第一电源信号，控制所述初始电源端与所述第一节点的通断，以及基于所述供电电源端提供的供电电源信号，调节所述第一节点的电位；
11.所述第二测试电路分别与所述第一电源端、所述供电电源端、第二节点、第三节点和测试探针耦接，并用于响应于所述第一电源信号，控制所述供电电源端与所述第二节点的通断，以及控制所述第三节点与所述测试探针的通断；
12.所述第三测试电路分别与所述第一节点、所述第二节点和所述第三节点耦接，并用于基于所述第一节点的电位和所述第二节点的电位，向所述第三节点传输第一测试信号，所述第一测试信号经过所述第二测试电路形成第二测试信号；
13.所述测试探针还用于与测试设备耦接，所述第二测试信号用于供所述测试设备测试所述显示面板中的多个像素是否存在不良像素。
14.可选的，所述第一测试电路包括：测试电容和第一复位测试晶体管；
15.所述测试电容的第一端与所述供电电源端耦接，所述测试电容的第二端与所述第一节点耦接；
16.所述第一复位测试晶体管的栅极与所述第一电源端耦接，所述第一复位测试晶体管的第一极与所述初始电源端耦接，所述第一复位测试晶体管的第二极与所述第一节点耦接。
17.可选的，所述第二测试电路还分别与第二电源端、数据信号端和所述初始电源端耦接，所述第二测试电路还用于响应于所述第二电源端提供的第二电源信号，控制所述数据信号端与所述第二节点的通断，以及控制所述初始电源端与所述测试探针的通断。
18.可选的，所述第二测试电路包括：第一发光控制测试晶体管、第二发光控制测试晶体管、数据写入测试晶体管和第二复位测试晶体管；
19.所述第一发光控制测试晶体管的栅极和所述第二发光控制测试晶体管的栅极均与所述第一电源端耦接；所述第一发光控制测试晶体管的第一极与所述供电电源端耦接，所述第一发光控制测试晶体管的第二极与所述第二节点耦接；所述第二发光控制测试晶体管的第一极与所述第三节点耦接，所述第二发光控制测试晶体管的第二极与所述测试探针耦接；
20.所述数据写入测试晶体管的栅极和所述第二复位测试晶体管的栅极均与所述第二电源端耦接；所述数据写入测试晶体管的第一极与所述数据信号端耦接，所述数据写入测试晶体管的第二极与所述第二节点耦接；所述第二复位测试晶体管的第一极与所述初始电源端耦接，所述第二复位测试晶体管的第二极与所述测试探针耦接。
21.可选的，所述第一电源端、所述第二电源端、所述供电电源端、所述初始电源端和所述数据信号端均集成于所述测试设备中；
22.所述第一测试电路和所述第二测试电路均通过第一探针、第二探针和第三探针与所述测试设备耦接，并用于通过所述第一探针接收所述测试设备中所述第一电源端提供的第一电源信号，通过所述第二探针接收所述测试设备中所述供电电源端提供的供电电源信号，以及通过所述第三探针接收所述测试设备中所述初始电源端提供的初始电源信号；
23.所述第二测试电路还通过第四探针和第五探针与所述测试设备耦接，并用于通过所述第四探针接收所述测试设备中所述第二电源端提供的第二电源信号，通过所述第五探针接收所述测试设备中所述数据信号端提供的数据信号。
24.可选的，所述第三测试电路包括：驱动测试晶体管；
25.所述驱动测试晶体管的栅极与所述第一节点耦接，所述驱动测试晶体管的第一极与所述第二节点耦接，所述驱动测试晶体管的第二极与所述第三节点耦接。
26.可选的，所述第一测试电路包括的晶体管为双栅u型晶体管；所述第二测试电路包括的晶体管均为单栅晶体管。
27.另一方面，提供了一种显示面板中不良像素的测试方法，所述方法包括：
28.向第一电源端提供第一电位的第一电源信号，第一测试电路响应于所述第一电源信号，控制初始电源端与所述第一节点导通，以及基于供电电源端提供的供电电源信号调节所述第一节点的电位，所述初始电源端向所述第一节点传输初始电源信号；第二测试电路响应于所述第一电源信号，控制所述供电电源端与所述第二节点导通，所述供电电源端
向所述第二节点传输所述供电电源信号；第三测试电路基于所述第一节点的电位和所述第二节点的电位，向所述第三节点传输第一测试信号；所述第二测试电路还响应于所述第一电源信号控制所述第三节点与所述测试探针导通，所述第一测试信号经过所述第二测试电路形成第二测试信号，所述第二测试信号通过所述测试探针传输至测试设备；
29.根据所述第二测试信号，测试显示面板中的多个像素是否存在不良像素。
30.可选的，在根据所述第二测试信号，测试显示面板中的多个像素是否存在不良像素之前，所述方法还包括：
31.向第二电源端提供第二电位的第二电源信号，所述第二测试电路还响应于所述第二电源信号，控制所述数据信号端与所述第二节点断开连接，以及控制所述初始电源端与所述测试探针断开连接。
32.又一方面，提供了一种显示装置，所述显示装置包括：供电组件，以及如上述方面所述的显示面板；
33.所述供电组件与所述显示面板耦接，并用于为所述显示面板供电。
34.综上所述，本公开实施例提供的技术方案带来的有益效果至少包括：
35.提供了一种显示面板及其不良像素的测试方法、显示装置。该显示面板中的测试元件组包括第一测试电路、第二测试电路和第三测试电路共三个测试电路。其中，第一测试电路和第二测试电路均与第三测试电路耦接，以控制第三测试电路生成第一测试信号，该第一测试信号能够经第二测试电路形成第二测试信号并经测试探针传输至测试设备。如此，可以基于像素电路的结构，灵活设置测试元件组包括的每个测试电路的结构，以使得测试元件组输出至测试设备的第二测试信号接近像素电路向发光元件输出的驱动信号，进而使得测试设备基于该第二测试信号可靠确定像素电路是否异常。即，采用该测试元件组测试显示面板中不良像素的可靠性较好。
附图说明
36.为了更清楚地说明本公开实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本公开的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
37.图1是本公开实施例提供的一种像素的结构示意图；
38.图2是本公开实施例提供的一种显示面板的结构示意图；
39.图3是本公开实施例提供的一种测试元件组的结构示意图；
40.图4是本公开实施例提供的另一种测试元件组的结构示意图；
41.图5是本公开实施例提供的又一种测试元件组的结构示意图；
42.图6是本公开实施例提供的一种测试元件组的结构版图；
43.图7是本公开实施例提供的一种测试元件组的部分结构的截面图；
44.图8是本公开实施例提供的一种不良像素的测试方法流程图；
45.图9是本公开实施例提供的另一种不良像素的测试方法流程图；
46.图10是本公开实施例提供的一种显示装置的结构示意图。
具体实施方式
47.为了使本公开的目的、技术方案和优点更加清楚，下面将结合附图对本公开实施方式作进一步地详细描述。
48.本公开的实施方式部分使用的术语仅用于对本公开的实施例进行解释，而非旨在限定本公开。除非另作定义，本公开的实施方式使用的技术术语或者科学术语应当为本公开所属领域内具有一般技能的人士所理解的通常意义。本公开专利申请说明书以及权利要求书中使用的“第一”、“第二”或者“第三”以及类似的词语并不表示任何顺序、数量或者重要性，而只是用来区分不同的组成部分。同样，“一个”或者“一”等类似词语也不表示数量限制，而是表示存在至少一个。“包括”或者“包含”等类似的词语意指出现在“包括”或者“包含”前面的元件或者物件涵盖出现在“包括”或者“包含”后面列举的元件或者物件及其等同，并不排除其他元件或者物件。“上”、“下”、“左”或者“右”等仅用于表示相对位置关系，当被描述对象的绝对位置改变后，则所述相对位置关系也可能相应地改变。“连接”或者“耦接”是指电连接。“和/或”，表示可以存在三种关系，例如，a和/或b，可以表示：单独存在a，同时存在a和b，单独存在b这三种情况。字符“/”一般表示前后关联对象是一种“或”的关系。
49.目前，像素(pixel)包括的像素电路的结构有4t1c(即，4个晶体管和1个电容)结构、6t1c结构或是7t1c结构。以7t1c结构为例，图1示出了一种像素的结构示意图。参考图1可以看出，该像素中像素电路p1包括7个晶体管m1至m7和1个电容器c1。
50.其中，晶体管m6可以作为驱动(driver)晶体管。晶体管m4可以作为数据写入晶体管，以在g1信号端提供的信号控制下，向驱动晶体管m6的第一极传输d1信号端提供的信号。晶体管m7可以作为补偿晶体管，以在g1信号端提供的信号控制下，调节驱动晶体管m6的第一极和栅极的电位。晶体管m1和晶体管m5均可以作为复位晶体管，以在rst信号端提供的信号控制下，分别向驱动晶体管m6的栅极和发光元件l1的第一极传输信号端v3提供的信号，从而实现对驱动晶体管m6的栅极和发光元件l1的第一极复位。晶体管m2和晶体管m3均可以作为发光控制晶体管，以在em信号端提供的信号控制下，控制v1信号端和v2信号端之间形成通路。驱动晶体管m6可以基于栅极接收到的电位和第一极接收到的电位输出驱动信号。在晶体管m3控制驱动晶体管m6的第二极与发光元件l1导通时，该驱动信号即可被进一步传输至发光元件l1，从而发光元件l1发光。电容c1可以用于存储电位。且，晶体管m1通常为双栅u型晶体管，晶体管m7通常为双栅l型晶体管，除晶体管m1和晶体管m7之外的其余晶体管均为单栅晶体管。
51.基于此，为了实现对各类晶体管的性能的测试，相关技术通常会设置四个互相独立的teg，以分别单独测试对应类型的晶体管的性能是否存在异常。如，阈值电压是否漂移。但是，因像素电路输出至发光元件的驱动信号是由7个晶体管共同作用产生的，其中某个晶体管的特性异常，若其他晶体管的特性均正常，则像素电路输出至发光元件的驱动信号必然发生变化。然而通常情况下，其他晶体管的特性也会发生异常，存在负负得正的效应，即像素电路输出至发光元件的驱动信号大概率不会发生变化，进而在后续点灯(即，点亮多个像素)时，并不会出现不良像素。例如，以驱动晶体管m6为例，经测试，当其阈值电压vth从-2.8伏特(v)负偏至-3.2v时，后续点灯约有4.6％的显示面板(panel)出现不良像素，且一个panel中仅几个像素出现ng。由此可知，某个晶体管的特性异常并不能代表像素会出现不良，检测可靠性较低。对于制造panel的工厂(fabrication，fab)而言，其在无法判断像素不
良的情况下，往往会在像素中某个晶体管的特性异常时，直接采用过杀(over killing)的方式处理包括该像素的panel，这在无形中也增加了工厂的损失(loss)，即增加了fab loss。
52.需要说明的是，双栅u型晶体管是指具有两个栅极且有源层的形状呈u型的晶体管。同理，双栅l型晶体管是指具有两个栅极且有源层的形状呈l型的晶体管。单栅晶体管是指仅具有一个栅极的晶体管。
53.本公开实施例提供了一种包括测试元件组的显示面板，采用该测试元件组能够可靠检测出显示面板中的不良像素，相应的，降低了fab loss。
54.图2是本公开实施例提供的一种显示面板的结构示意图。如，图2所示，该显示面板00包括：衬底01，该衬底01具有显示区a1和至少部分围绕显示区a1的测试区b1。如图2示出的测试区b1位于显示区a1的左侧，与显示区a1临接(即，相邻且接触)，但实际测试区b1不仅限于位于显示区a1的左侧。
55.该显示区a1包括多个像素02，即显示面板还包括设置于显示区a1的多个像素02。其中，至少一个像素02包括相互耦接的像素电路p1和发光元件l1，该像素电路p1与发光元件l1耦接，并用于驱动发光元件l1发光。如，图2示出的每个像素02均包括相互耦接的像素电路p1和发光元件l1。
56.该测试区b1包括测试元件组03，即显示面板还包括设置于测试区b1的测试元件组(teg)03。可选的，测试区b1中可以设置一个或多个teg 03，从而实现对显示区a1内多个像素02的可靠检测。如，可以将显示区a1划分为多个子显示区，针对各子显示区中像素02的测试，可以分别设置一个teg 03。
57.图3是本公开实施例提供的一种测试元件组的结构示意图。如图3所示，该teg 03包括：第一测试电路031、第二测试电路032和第三测试电路033。
58.其中，该第一测试电路031分别与第一电源端vgl、供电电源端vdd、初始电源端vinit和第一节点n1耦接。该第一测试电路031用于响应于第一电源端vgl提供的第一电源信号，控制初始电源端vinit与第一节点n1的通断，以及响应于供电电源端vdd提供的供电电源信号，调节第一节点n1的电位。
59.例如，在本公开实施例中，第一电源端vgl提供的第一电源信号和供电电源端vdd提供的供电电源信号可以均为直流信号，且该第一电源信号的电位可以为第一电位。第一测试电路031可以在该第一电位的第一电源信号的控制下，控制初始电源端vinit与第一节点n1保持导通状态。相应的，初始电源端vinit提供的初始电源信号即可以可靠传输至第一节点n1，从而实现对第一节点n1的充电。此外，该第一测试电路031还可以基于供电电源信号的电位大小，调节针对第一节点n1的充电速率，从而间接实现对第一节点n1电位的调节。
60.第二测试电路032分别与第一电源端vgl、供电电源端vdd、第二节点n2、第三节点n3和测试探针pad0耦接。该第二测试电路032用于响应于第一电源信号，控制供电电源端vdd与第二节点n2的通断，以及控制第三节点n3与测试探针pad0的通断。
61.例如，该第二测试电路032可以在第一电位的第一电源信号控制下，控制供电电源端vdd与第二节点n2保持导通状态，以及控制第三节点n3与测试探针pad0保持导通状态。相应的，供电电源信号即可以可靠传输至第二节点n2，且第三节点n3的电位可以可靠传输至测试探针pad0。
62.第三测试电路033分别与第一节点n1、第二节点n2和第三节点n3耦接。该第三测试电路033用于基于第一节点n1的电位和第二节点n2的电位，向第三节点n3传输第一测试信号，该第一测试信号经过第二测试电路032后会形成第二测试信号。即，该第二测试电路032在控制第三节点n3与测试探针pad0导通后，可以将第一测试信号转换为第二测试信号，该第二测试信号的电位与第一测试信号的电位可以不同。
63.该测试探针pad0还用于与测试设备耦接，该第二测试信号用于供测试设备测试显示面板中的多个像素02是否存在不良像素。
64.例如，在本公开实施例中，该第三测试电路033可以基于第一节点n1接收到的初始电源信号和第二节点n2接收到的供电电源信号，生成第一测试信号，并将该第一测试信号传输至第三节点n3。因在第二测试电路032的控制下，该第三节点n3可以与测试探针pad0保持导通状态，故该第一测试信号可以经第二测试电路032形成第二测试信号，该第二测试信号再进一步经测试探针pad0传输至测试设备。然后，该测试设备即可以基于该第二测试信号可靠测试显示面板中的多个像素02是否存在不良像素。如，在该第二测试信号与实际驱动发光元件发光的驱动信号差异较大时，可以确定存在不良像素。
65.即，本公开实施例将测试不同类型晶体管的各个测试电路设计为一个整体的测试元件组03，该测试元件组03向测试设备输出的第二测试信号接近点灯时像素电路向发光元件传输的驱动信号。如此，可以实现对不良像素的可靠检测。
66.其中，该测试设备可以是能够测试像素包括的像素电路中晶体管的电学性能的电学参数性能测试(electrical parameter monitor，epm)设备。像素包括的发光元件可以为有机发光二极管(organic light-emitting diode，oled)。相应的，该第二测试信号可以是图3所示的测试用驱动电流ids。
67.综上所述，本公开实施例提供了一种显示面板，该显示面板中的测试元件组包括第一测试电路、第二测试电路和第三测试电路共三个测试电路。其中，第一测试电路和第二测试电路均与第三测试电路耦接，以控制第三测试电路生成第一测试信号，该第一测试信号能够经第二测试电路形成第二测试信号并经测试探针传输至测试设备。如此，可以基于像素电路的结构，灵活设置测试元件组包括的每个测试电路的结构，以使得测试元件组输出至测试设备的第二测试信号接近像素电路向发光元件输出的驱动信号，进而使得测试设备基于该第二测试信号可靠确定像素电路是否异常。即，采用该测试元件组测试显示面板中不良像素的可靠性较好。
68.图4是本公开实施例提供的另一种测试元件组的结构示意图。如图4所示，该第二测试电路032还可以分别与第二电源端vgh、数据信号端vdata和初始电源端vinit耦接。该第二测试电路032还可以用于响应于第二电源端vgh提供的第二电源信号，控制数据信号端vdata与第二节点n2的通断，以及控制初始电源端vinit与测试探针pad0的通断。
69.例如，第二电源端vgh提供的第二电源信号也可以为直流信号，且该第二电源信号的电位可以为第二电位。第二测试电路032还可以在该第二电位的第二电源信号的控制下，控制数据信号端vdata与第二节点n2保持断开连接的状态，以及控制初始电源端vinit与测试探针pad0保持断开连接的状态。相应的，数据信号端vdata提供的数据信号即无法传输至第二节点n2，且初始电源端vinit提供的初始电源信号也无法传输至测试探针pad0。
70.可选的，在本公开实施例中，第一电位可以为有效电位，第二电位可以为无效电
位，且第一电位相对于第二电位可以为低电位。
71.在图3所示结构下，造成像素不良的原因包括各个测试电路中的元器件的性能发生异常。如，在各个测试电路包括晶体管和电容的场景下，性能异常包括：晶体管的阈值电压偏移、迁移率偏移和/或电容的容值大小等。在图4所示结构下，造成像素不良的原因还包括第二测试电路中晶体管是否发生漏电。基于此，采用图4所示的teg 03可以进一步提高测试不良像素的可靠性。
72.以测试图1所示的7t1c结构的像素电路为例，图5示出了又一种测试元件组的结构示意图。如图5所示，该第一测试电路031可以包括：测试电容cst和第一复位测试晶体管t1。该第二测试电路032可以包括：第一发光控制测试晶体管t2、第二发光控制测试晶体管t3、数据写入测试晶体管t4和第二复位测试晶体管t5。该第三测试电路033可以包括：驱动测试晶体管t6。
73.其中，该测试电容cst的第一端可以与供电电源端vdd耦接，该测试电容cst的第二端可以与第一节点n1耦接。
74.该第一复位测试晶体管t1的栅极可以与第一电源端vgl耦接，该第一复位测试晶体管t1的第一极可以与初始电源端vinit耦接，该第一复位测试晶体管t1的第二极可以与第一节点n1耦接。
75.该第一发光控制测试晶体管t2的栅极和该第二发光控制测试晶体管t3的栅极可以均与第一电源端vgl耦接。该第一发光控制测试晶体管t2的第一极可以与供电电源端vdd耦接，该第一发光控制测试晶体管t2的第二极可以与第二节点n2耦接。该第二发光控制测试晶体管t3的第一极可以与第三节点n3耦接，该第二发光控制测试晶体管t3的第二极可以与测试探针pad0耦接。
76.该数据写入测试晶体管t4的栅极和该第二复位测试晶体管t5的栅极可以均与第二电源端vgh耦接。该数据写入测试晶体管t4的第一极可以与数据信号端vdata耦接，该数据写入测试晶体管t4的第二极可以与第二节点n2耦接。该第二复位测试晶体管t5的第一极可以与初始电源端vinit耦接，该第二复位测试晶体管t5的第二极可以与测试探针pad0耦接。
77.该驱动测试晶体管t6的栅极可以与第一节点n1耦接，该驱动测试晶体管t6的第一极可以与第二节点n2耦接，该驱动测试晶体管t6的第二极可以与第三节点n3耦接。图5未示出测试探针pad0。
78.对比图1和图5可以看出，在灵活设置teg 03包括的上述晶体管与像素电路中对应晶体管尺寸和材料相同的前提下，teg 03输出的第二测试信号(如，测试用驱动电流ids)可以接近7t1c结构的像素电路向所耦接发光元件传输的驱动信号(如，发光驱动电流)，进而测试设备即可以基于该第二测试信号实现对像素不良的可靠检测。换言之，结合图1实施例，本公开实施例记载的teg03是通过模拟像素电路p1驱动发光元件l1发光的发光阶段得到第二测试信号，从而进一步供测试设备判断像素02是否不良。
79.需要说明的是，在上述实施例中，均是以第一测试电路031包括的晶体管、第二测试电路032包括的晶体管和第三测试电路033包括的晶体管为p型晶体管，且第一电位为相对于第二电位低电位为例进行的说明。当然，各个晶体管还可以为n型晶体管，当该各个晶体管为n型晶体管时，该第一电位相对于该第二电位可以为高电位。另，在像素电路为其他
结构(如，4t1c结构)时，可以相应的设置teg 03包括4个测试晶体管和1个测试电容。本公开实施例不再赘述。
80.可选的，第一电源端vgl、第二电源端vgh、供电电源端vdd、初始电源端vinit和数据信号端vdata均可以集成于测试设备中。teg 03中的各个晶体管可以通过探针接入测试设备，以间接与上述电源端或信号端耦接。
81.示例的，以图5所示结构为例，图6示出了一种测试元件组的结构版图。参考图6可以看出，第一测试电路031和第二测试电路032均可以通过第一探针pad1、第二探针pad2和第三探针pad3与测试设备耦接，并可以用于通过第一探针pad1接收测试设备中第一电源端vgl提供的第一电源信号，通过第二探针pad2接收测试设备中供电电源端vdd提供的供电电源信号，以及通过第三探针pad3接收测试设备中初始电源端vinit提供的初始电源信号。
82.第二测试电路032还可以通过第四探针pad4和第五探针pad5与测试设备耦接，并用于通过第四探针pad4接收测试设备中第二电源端vgh提供的第二电源信号，通过第五探针pad5接收测试设备中数据信号端vdata提供的数据信号。
83.结合图6，可以是第一复位测试晶体管t1、第一发光控制测试晶体管t2、第二发光控制测试晶体管t3和测试电容cst，分别通过第一探针pad1、第二探针pad2和第三探针pad3与测试设备中的第一电源端vgl、供电电源端vdd和初始电源端vinit耦接，以及可以是数据写入测试晶体管t4和第二复位测试晶体管t5，分别通过第四探针pad4和第五探针pad5与测试设备中的第二电源端vgh和数据信号端vdata耦接。
84.此外，参考图6还可以看出，第一测试电路031包括的晶体管(即，第一复位测试晶体管t1)为双栅u型晶体管。第二测试电路032包括的晶体管(即，第一发光控制测试晶体管t2、第二发光控制测试晶体管t3、数据写入测试晶体管t4和第二复位测试晶体管t5)均为单栅晶体管。
85.可选的，结合图6和图7示出的一种局部截面图还可以看出，teg 03可以包括：衬底，以及位于衬底一侧且沿远离衬底的方向依次层叠的缓冲层(buffer layer)，有源(active，act)层，第一栅绝缘(gate insulator，gi)层gi1，第一栅金属层gate1，第二栅绝缘层gi2，第二栅金属层gate2，层间介定层(inter layer dielectric，ild)，以及源漏金属(source&drain，sd)层sd1。
86.其中，源漏金属层sd1可以通过贯穿层间介定层ild、第一栅绝缘层gi1和第二栅绝缘层gi2的过孔k0与有源层act耦接，通过贯穿层间介定层ild和第一栅绝缘层gi1的过孔k1与第一栅金属层gate1耦接，以及通过贯穿层间介定层ild的过孔k2与第二栅金属层gate2耦接，从而实现各个晶体管的连通。
87.可选的，衬底可以包括依次层叠的玻璃(glass)基板和柔性(flexible)基板。有源层act可以为对a-硅(si)材料的膜层处理后得到的p-si层。第一栅绝缘层gi1的材料和第二栅绝缘层gi2的材料可以均包括氧化硅(siox)。第一栅金属层gate1的材料和第二栅金属层gate2的材料可以包括金属钼(mo).源漏金属层sd1可以包括钛(ti)、铝(al)和ti。在此基础上，结合图7所示结构，对测试元件组的制造工艺介绍如下：
88.(1)可以提供一玻璃基板，并在其上依次形成柔性基板和缓冲层。(2)可以在缓冲层上沉积a-si，并采用准分子激光退火和掺杂(dopping)工艺对a-si进行处理，之后再通过涂胶、显影、刻蚀和清洗等一系列操作(可以称为一次构图工艺)形成所需的有源层图案
(即，act pattern)。(3)可以在形成的act pattern上再沉积氧化硅，形成第一栅绝缘层gi1，该第一栅绝缘层gi1可以完全覆盖act pattern。(4)可以在第一栅绝缘层gi1上镀涂金属材料，并对该金属材料进行一次构图工艺，从而形成所需的第一栅金属层gate1。(5)可以在第一栅金属层gate1上再沉积氧化硅，形成第二栅绝缘层gi2，该第二栅绝缘层gi2可以完全覆盖第一栅金属层gate1。(6)可以在第二栅绝缘层gi2上镀涂金属材料，并对该金属层进行一次构图工艺，从而形成所需的第二栅金属层gate2。(7)可以在第二栅金属层gate2上沉积以形成层间介定层ild，并对该层间介定层ild进行一次构图工艺，得到所需的过孔(hole)。(8)可以在层间介定层ild上镀涂金属材料，并对该金属层进行一次构图工艺，从而形成所需的源漏金属层sd1，并搭接源漏金属层sd1与所需搭接的膜层。
89.需要说明的是，各个膜层的材料并不限于上述实施例记载的内容。如，衬底可以仅包括玻璃基板，有源层act的材料可以为氧化物材料，第一栅绝缘层gi1的材料和第二栅绝缘层gi2的材料可以均为氮化硅。
90.结合上述实施例可知，本公开实施例记载的测试元件组能够将单一晶体管的测试转化为接近如7t1c像素电路的测试，得到真实的驱动信号(如，发光电流)，从而能够准确判定是否存在不良像素。此外，该测试元件组还可以检测出电容特性带来的电性不良，可以发掘出许多平时无法监控的新的不良问题。
91.综上所述，本公开实施例提供了一种显示面板，该显示面板中的测试元件组包括第一测试电路、第二测试电路和第三测试电路共三个测试电路。其中，第一测试电路和第二测试电路均与第三测试电路耦接，以控制第三测试电路生成第一测试信号，该第一测试信号能够经第二测试电路形成第二测试信号并经测试探针传输至测试设备。如此，可以基于像素电路的结构，灵活设置测试元件组包括的每个测试电路的结构，以使得测试元件组输出至测试设备的第二测试信号接近像素电路向发光元件输出的驱动信号，进而使得测试设备基于该第二测试信号可靠确定像素电路是否异常。即，采用该测试元件组测试显示面板中不良像素的可靠性较好。
92.图8是本公开实施例提供的一种不良像素的测试方法，该方法可以应用于测试设备中。如图8所示，该方法包括：
93.步骤801、向第一电源端提供第一电位的第一电源信号，第一测试电路响应于第一电源信号，控制初始电源端与第一节点导通，以及基于供电电源端提供的供电电源信号调节第一节点的电位，初始电源端向第一节点传输初始电源信号，第二测试电路响应于第一电源信号，控制供电电源端与第二节点导通，供电电源端向第二节点传输供电电源信号，第三测试电路基于第一节点的电位和第二节点的电位，向第三节点传输第一测试信号，第二测试电路还响应于第一电源信号控制第三节点与测试探针导通，第一测试信号经过第二测试电路形成第二测试信号，第二测试信号通过测试探针传输至测试设备。
94.步骤802、根据第二测试信号，测试显示面板中的多个像素是否存在不良像素。
95.可选的，若测试元件组为图3至图6任一所示的测试元件组，则参考图9，在步骤802之前，方法还可以包括：
96.步骤803、向第二电源端提供第二电位的第二电源信号，第二测试电路还响应于第二电源信号，控制数据信号端与第二节点断开连接，以及控制初始电源端与测试探针断开连接。
97.以图5所示结构，各个晶体管均为p型晶体管，且发光元件为oled发光元件为例，对测试元件组的工作原理进行如下介绍：
98.可以向第一电源端vgl提供低电位的第一电源信号，且该第一电源信号可以为直流信号，可以向第二电源端vgh提供高电位的第二电源信号，且该第二电源信号可以为直流信号，以及可以向初始电源端vinit提供低电位的初始电源信号。在此基础上，第一复位测试晶体管t1、第一发光控制测试晶体管t2和第二发光控制测试晶体管t3可以常开(即，保持导通状态)，且数据写入测试晶体管t4和第二复位测试晶体管t5可以常关(即，保持关断状态)。相应的，供电电源信号可以经第一发光控制测试晶体管t2可靠传输至第二节点n2，且第三节点n3与测试探针pad0可以保持导通状态。低电位的初始电源信号可以经第一复位测试晶体管t1传输至第一节点n1，驱动测试晶体管t6常开，且驱动测试晶体管t6能够基于该第一节点n1写入的初始电源信号和第二节点n2写入的供电电源信号生成第一测试信号，并传输至第三节点n3。然后，写入至该第三节点n3的第一测试信号可以再经第二发光控制测试晶体管t3转换为第二测试信号(即，测试用驱动电流ids)。最后，该测试用驱动电流ids能够再经至测试探针pad0进一步传输至测试设备。在整个过程中，测试电容cst可以基于供电电源信号稳定写入至第一节点n1的电位。
99.结合上述工作原理的介绍可知，测试用驱动电流ids的大小取决于第一复位测试晶体管t1、第一发光控制测试晶体管t2和第二发光控制测试晶体管t3的开启程度，测试电容cst的容值大小，以及数据写入测试晶体管t4和第二复位测试晶体管t5的关断程度。且晶体管的开启程度取决于晶体管的性能，关断程度受漏电影响。如此，测试设备即可基于测试用驱动电流ids可靠测试不良像素。
100.可选的，可以在点灯前后均采用测试元件组进行一次测试。且，可以设置点灯前的测试过程和点灯时的测试过程，向各个电源端或是信号端提供的电位尽可能的保持一致，以确保两次测试结果处于同一场景下，提高测试可靠性。
101.例如，一般情况下，点灯前后的测试过程中，向第一电源端vgl提供的第一电源信号的电位可以均处于-6v至-8v之间，如均为-7v。向第二电源端vgh提供的第二电源信号的电位可以处于6v至8v之间，如均为7v。向供电电源端vdd提供的供电电源信号的电位均处于4v至5v之间，如均为4.6v。向初始电源端vinit提供的初始电源信号的电位均处于-3v至-8v之间，如均为-3v。此外，点灯前的测试过程中，向数据信号端vdata提供的数据信号的电位可以处于0-3v之间，点灯时的测试过程中，向数据信号端vdata提供的数据信号的电位可以处于2v至4.5v之间。当然，本公开实施例对以上电位的大小并不作限定。
102.综上所述，本公开实施例提供了一种不良像素的测试方法，该方法中，第一测试电路和第二测试电路可以配合工作，以控制第三测试电路生成第一测试信号，该第一测试信号能够经第二测试电路形成第二测试信号并经测试探针传输至测试设备。如此，可以基于像素电路的结构，灵活设置测试元件组包括的每个测试电路的结构，以使得测试元件组输出至测试设备的第二测试信号接近像素电路向发光元件输出的驱动信号，进而使得测试设备基于该第二测试信号可靠确定像素电路是否异常。
103.图10是本公开实施例提供的一种显示装置的结构示意图。如图10所示，该显示装置包括：供电组件10，以及如图1所示的显示面板00。
104.其中，该供电组件10与显示面板00耦接，并用于为显示面板00供电。
105.可选的，该显示装置可以为：oled显示装置、手机、平板电脑、电视机、显示器、笔记本电脑、数码相框或导航仪等任何具有显示功能的产品或部件。
106.以上所述仅为本公开的可选实施例，并不用以限制本公开，凡在本公开的精神和原则之内，所作的任何修改、等同替换、改进等，应包含在本公开的保护范围之内。