像素电路和显示面板的制作方法

本技术涉及显示，尤其涉及一种像素电路和显示面板。

背景技术：

1、随着显示技术的发展，用户对显示质量的要求也越来越高。

2、显示面板在工作时，通常是通过电流驱动的方式进行发光，因此驱动器件的特性会影响显示灰阶亮度，当不同像素对应的驱动器件的特征差异过大时，容易出现显示mura的现象，降低显示均一性。

技术实现思路

1、本实用新型提供了一种像素电路和显示面板，以改善显示效果。

2、根据本实用新型的一方面，提供了一种像素电路，包括：驱动模块、数据写入模块、补偿模块、重置模块和发光模块；

3、所述驱动模块和所述发光模块连接与第一电源线和第二电源线之间，所述驱动模块用于在发光阶段驱动所述发光模块发光；其中，所述驱动模块包括第一晶体管和第二晶体管，所述第一晶体管的栅极和所述第二晶体管的栅极连接后作为所述驱动模块的控制端，所述第一晶体管的第一极为所述驱动模块的第一端用于接入所述第一电源线上的电压，所述第一晶体管的第二极与所述第二晶体管的第一极连接，所述第二晶体管的第二极为所述驱动模块的第二端用于连接所述发光模块，所述第一晶体管和所述第二晶体管的阈值电压相同；

4、所述数据写入模块连接于数据线和所述第二晶体管的第一极之间，用于在数据写入阶段将所述数据线上的数据电压经所述第二晶体管写入至所述驱动模块的控制端；所述补偿模块连接于所述第二晶体管的第二极和栅极之间，用于在所述数据写入阶段对所述驱动模块的阈值电压进行补偿；

5、所述重置模块用于在电压重置阶段将所述第一晶体管的第一极和第二极、以及所述第二晶体管的第一极和第二极的电位复位为重置电压；

6、其中，所述电压重置阶段介于所述数据写入阶段和所述发光阶段之间。

7、可选地，还包括第一发光控制模块和第二发光控制模块，所述第一发光控制模块的控制端和所述第二发光控制模块的控制端均连接发光控制信号线，所述第一发光控制模块串联在所述第一电源线和所述第一晶体管的第一极之间，所述第二发光控制模块串联在所述第二晶体管的第二极和所述发光模块的第一端之间，所述发光模块的第二端连接所述第二电源线；

8、所述重置模块的第一端接入所述重置电压，所述重置模块的第二端与所述第一晶体管的第一极连接；

9、或者，所述重置模块的第一端接入所述重置电压，所述重置模块的第二端与所述第二晶体管的第一极连接；

10、或者，所述重置模块的第一端接入所述重置电压，所述重置模块的第二端与所述第二晶体管的第二极连接；

11、优选地，所述重置模块包括第四晶体管，所述第四晶体管的第一极为所述重置模块的第一端，所述第四晶体管的第二极为所述重置模块的第二端，所述第四晶体管的栅极接入第一扫描信号；

12、优选地，所述第一发光控制模块包括第五晶体管，所述第二发光控制模块包括第六晶体管，所述第五晶体管的栅极和所述第六晶体管的栅极均连接所述发光控制信号线，所述第五晶体管的第一极连接所述第一电源线，所述第五晶体管的第二极与所述第一晶体管的第一极连接，所述第六晶体管的第一极与所述第二晶体管的第二极连接，所述第六晶体管的第二极与所述发光模块的第一端连接。

13、可选地，所述第一晶体管和所述第二晶体管均为p型晶体管，所述重置电压大于所述数据电压；或者，所述第一晶体管和所述第二晶体管均为n型晶体管，所述重置电压小于所述数据电压。

14、可选地，还包括存储模块和第一初始化模块，所述存储模块连接于所述第一电源线和所述驱动模块的控制端之间，所述第一初始化模块连接于第一初始化信号线和所述发光模块的第一端之间，所述第一初始化模块用于在所述电压重置阶段将所述第一初始化信号线上传输的第一初始化电压写入至所述发光模块的第一端；

15、优选地，所述存储模块包括存储电容，所述存储电容的第一极连接所述第一电源线，所述存储电容的第二极与所述第二晶体管的栅极连接；

16、所述第一初始化模块包括第七晶体管，所述第七晶体管的栅极接入第一扫描信号，所述第七晶体管的第一极与所述第一初始化信号线连接，所述第七晶体管的第二极与所述发光模块的第一端连接。

17、可选地，还包括第二初始化模块，所述第二初始化模块连接于第二初始化信号线和所述驱动模块的控制端之间，用于在初始化阶段将所述第二初始化信号线上传输的第二初始化电压写入至所述驱动模块的控制端；

18、优选地，所述第二初始化模块包括第八晶体管，所述第八晶体管的栅极接入第二扫描信号，所述第八晶体管的第一极与所述第二初始化信号线连接，所述第八晶体管的第二极与所述驱动模块的控制端连接；

19、优选地，所述数据写入模块包括第九晶体管，所述补偿模块包括第十晶体管，所述第九晶体管的栅极接入第三扫描信号,所述第十晶体管的栅极接入第四扫描信号，所述第九晶体管的第一极与所述数据线连接，所述第九晶体管的第二极与所述第二晶体管的第一极连接；所述第十晶体管的第一极与所述第二晶体管的第二极连接，所述第十晶体管的第二极与所述第二晶体管的栅极连接。

20、可选地，所述第八晶体管和所述第十晶体管为金属氧化物晶体管。

21、根据本实用新型的另一方面，提供了一种显示面板，包括本实用新型任意实施例所提供的像素电路。

22、本实施例提供的技术方案通过设置像素电路包括重置模块，重置模块用于在数据写入阶段和发光阶段之间的电压重置阶段将第一晶体管的第一极和第二极、以及第二晶体管的第一极和第二极的电位复位为重置电压，从而使得驱动模块在发光阶段之前保持第一端和第二端分别具有相同的电位，进而使得驱动模块的偏置状态相同，有利于改善驱动模块的瞬态特性，进而有利于改善低频闪烁和残影的问题，提高显示效果。其中，驱动模块包括串接的第一晶体管和第二晶体管，且第一晶体管和第二晶体管具有相同的阈值电压，在数据写入阶段，通过第二晶体管向自身栅极写入对应的数据电压，由于第二晶体管的沟道宽长比相对于驱动模块整体的沟道宽长比较大，有利于实现数据电压的快速写入，提高栅极的充电率，改善显示的均一性。

23、应当理解，本部分所描述的内容并非旨在标识本实用新型的实施例的关键或重要特征，也不用于限制本实用新型的范围。本实用新型的其它特征将通过以下的说明书而变得容易理解。

技术特征：

1.一种像素电路，其特征在于，包括：驱动模块、数据写入模块、补偿模块、重置模块和发光模块；

2.根据权利要求1所述的像素电路，其特征在于，还包括第一发光控制模块和第二发光控制模块，所述第一发光控制模块的控制端和所述第二发光控制模块的控制端均连接发光控制信号线，所述第一发光控制模块串联在所述第一电源线和所述第一晶体管的第一极之间，所述第二发光控制模块串联在所述第二晶体管的第二极和所述发光模块的第一端之间，所述发光模块的第二端连接所述第二电源线；

3.根据权利要求2所述的像素电路，其特征在于，所述重置模块包括第四晶体管，所述第四晶体管的第一极为所述重置模块的第一端，所述第四晶体管的第二极为所述重置模块的第二端，所述第四晶体管的栅极接入第一扫描信号；

4.根据权利要求2所述的像素电路，其特征在于，所述第一晶体管和所述第二晶体管均为p型晶体管，所述重置电压大于所述数据电压；

5.根据权利要求1所述的像素电路，其特征在于，还包括存储模块和第一初始化模块，所述存储模块连接于所述第一电源线和所述驱动模块的控制端之间，所述第一初始化模块连接于第一初始化信号线和所述发光模块的第一端之间，所述第一初始化模块用于在所述电压重置阶段将所述第一初始化信号线上传输的第一初始化电压写入至所述发光模块的第一端。

6.根据权利要求5所述的像素电路，其特征在于，所述存储模块包括存储电容，所述存储电容的第一极连接所述第一电源线，所述存储电容的第二极与所述第二晶体管的栅极连接；

7.根据权利要求1所述的像素电路，其特征在于，还包括第二初始化模块，所述第二初始化模块连接于第二初始化信号线和所述驱动模块的控制端之间，用于在初始化阶段将所述第二初始化信号线上传输的第二初始化电压写入至所述驱动模块的控制端。

8.根据权利要求7所述的像素电路，其特征在于，所述第二初始化模块包括第八晶体管，所述第八晶体管的栅极接入第二扫描信号，所述第八晶体管的第一极与所述第二初始化信号线连接，所述第八晶体管的第二极与所述驱动模块的控制端连接。

9.根据权利要求8所述的像素电路，其特征在于，所述数据写入模块包括第九晶体管，所述补偿模块包括第十晶体管，所述第九晶体管的栅极接入第三扫描信号,所述第十晶体管的栅极接入第四扫描信号，所述第九晶体管的第一极与所述数据线连接，所述第九晶体管的第二极与所述第二晶体管的第一极连接；所述第十晶体管的第一极与所述第二晶体管的第二极连接，所述第十晶体管的第二极与所述第二晶体管的栅极连接。

10.根据权利要求9所述的像素电路，其特征在于，所述第八晶体管和所述第十晶体管为金属氧化物晶体管。

11.一种显示面板，其特征在于，包括如权利要求1-10任一项所述的像素电路。

技术总结
本技术公开了一种像素电路和显示面板，像素电路包括重置模块，重置模块用于在数据写入阶段和发光阶段之间的电压重置阶段将第一晶体管的第一极和第二极、以及第二晶体管的第一极和第二极的电位复位为重置电压，从而使得驱动模块在发光阶段之前保持第一端和第二端分别具有相同的电位，进而使得驱动模块的偏置状态相同，有利于改善驱动模块的瞬态特性，进而有利于改善低频闪烁和残影的问题，提高显示效果。其中，驱动模块包括串接的第一晶体管和第二晶体管，在数据写入阶段，通过第二晶体管向自身栅极写入对应的数据电压，由于第二晶体管的宽长比较大，有利于实现数据电压的快速写入，提高栅极的充电率，改善显示的均一性。

技术研发人员：张露,何艳兵,朱修剑,葛明伟
受保护的技术使用者：合肥维信诺科技有限公司
技术研发日：20221121
技术公布日：2024/1/13