电子装置的制作方法

专利名称:电子装置的制作方法
技术领域：
本发明涉及电子装置，涉及把来自第1半导体集成电路装置的数据传送到多个第2半导体集成电路装置中的电子装置。
背景技术：
作为点阵型显示装置，液晶显示装置由于薄型、轻量、低功率的优点而用于个人电脑等各种装置，特别是，利于高清晰地控制画质的主动矩阵方式的彩色液晶显示装置正在成为主流。
液晶显示装置的液晶显示组件具有液晶面板(LCD面板)、由半导体集成电路装置(以下称为IC)构成的控制电路(以下称为控制器)、由IC构成的扫描侧驱动电路(以下称为扫描驱动器)、以及数据侧驱动电路(以下称为数据驱动器)。由于液晶面板的画质的高清晰化和大型化，显示数据的传送速度正在向高速化发展。显示数据的传送速度向高速化发展，时钟信号和显示数据反转的单位时间的频度就会增加。这样，在时钟信号和显示数据为其振幅按电源电压(“H”电平)和地(“L”电平)变化(反转)的2值的电压信号(以下称为CMOS信号)的场合，在传送时钟信号和显示数据的控制器和数据驱动器间的线路中EMI(ElectroMagneticInterference)噪声和消耗电流就会增加，这是存在的问题。
作为解决该问题的一种方法，采用以下2次反转的方法由CMOS信号构成的显示数据的逻辑按照数据反转信号INV由传送起始地的数据1次反转电路进行1次反转，使整个传送线路中的反转频度减少，由传送目标地的数据2次反转电路恢复为原来的逻辑(例如参照专利文献1)。该方法，例如在传送6比特×3点(R、G、B)的18比特宽、由CMOS信号构成的显示数据时，由传送起始地的控制器检测按18比特的显示数据的各比特在前后从“H”电平到“L”电平或从“L”电平到“H”电平进行逻辑反转的变化，该变化了的比特数为例如比18比特的半数多的13比特的场合，就生成数据反转信号INV＝“H”电平。再根据该数据反转信号INV，由设置在控制器内的输出端附近的18比特的数据1次反转电路使18比特的逻辑进行反转。这样，在18比特宽的传送线路内，18比特中的13比特不被反转，仅5比特被反转，能使反转频度减少，能降低EMI噪声和消耗电流。并且，为了使18比特宽的显示数据恢复为原来的逻辑，由设置在传送目标地的数据驱动器内的输入端附近的18比特的数据2次反转电路再次使其反转为18比特的逻辑。
作为解决上述的问题的另一种方法，采用了小振幅差动信号传送方式的接口。作为其代表，采用了RSDS(reduced swing differential signaling)方式的接口(以下称为RSDS接口)(参照专利文献2)。

专利文献1
特开2003-84726号公报(图9)
专利文献2
特许第3285332号公报
发明内容

发明要解决的课题
然而，液晶面板的画质的高清晰化和大型化进一步发展，像素增加到SXGA(1280×1024像素)，甚至UXGA(1600×1200像素)的话，采用上述的2个解决方法也出现了消耗电流增加的问题。即，2个方法都能降低IC间的线路中的EMI噪声和消耗电流，不过，产生了显示数据输入到数据驱动器之后内部线路中的EMI噪声和消耗电流增加的问题。
从而，本发明的目的是提供一种能降低数据输入到半导体集成电路装置之后内部线路引起的EMI噪声和消耗电流的电子装置。

用于解决课题的装置
(1)本发明的电子装置，采用数据传送系统，第2半导体集成电路装置中具有传送起始地和传送目标地中的至少传送目标地，上述数据传送系统把来自第1半导体集成电路装置的数据传送给多个第2半导体集成电路装置，传送由CMOS信号构成的数据时，检测CMOS信号的每比特在前后的反转，生成与该反转比特数对应的数据反转信号，根据该数据反转信号，在传送起始地使数据的逻辑进行1次反转，并在传送目标地为使其恢复为原来的逻辑而进行2次反转，上述电子装置的特征在于，上述第2半导体集成电路装置具有取入数据的数据取入电路，上述数据取入电路具有数据的内部线路；数据寄存器；以及数据2次反转电路，配置在紧接数据寄存器的数据输入之前的位置，用于对通过上述内部线路而输入了的数据进行上述2次反转。
(2)在上述(1)项的电子装置中，特征在于，上述第2半导体集成电路装置，从上述第1半导体集成电路装置或与前级连接的上述第2半导体集成电路装置，输入由上述CMOS信号构成的数据及数据反转信号。
(3)在上述(1)项的电子装置中，特征在于，上述第2半导体集成电路装置，把由来自上述第1半导体集成电路装置或与前级连接的上述第2半导体集成电路装置的差动信号构成的数据转换为由上述CMOS信号构成的数据，在内部生成上述数据反转信号。
(4)在上述(1)项的电子装置中，特征在于，上述第2半导体集成电路装置具有接收部，该接收部选择由来自上述第1半导体集成电路装置或与前级连接的上述第2半导体集成电路装置的CMOS信号或差动信号构成的数据的某一方，选择了CMOS信号时，上述数据反转信号就从上述第1半导体集成电路装置或与前级连接的上述第2半导体集成电路装置输入，选择了差动信号时，上述数据反转信号就在上述接收部生成。
(5)在上述(4)项电子装置中，特征在于，上述各第2半导体集成电路装置串连连接，以便依次被传送来自上述第1半导体集成电路装置的数据，由来自上述第1半导体集成电路装置的差动信号构成的数据传送给初级的上述第2半导体集成电路装置，由来自与前级连接的上述第2半导体集成电路装置的CMOS信号构成的数据传送给第2级以后的上述第2半导体集成电路装置。
(6)在上述(5)项的电子装置中，特征在于，上述接收部具有差动信号接收器，在选择了差动信号时，接收含1对至少2比特的数据的差动信号，把上述至少2比特的数据在同一线路上作为进行时分复用所得的CMOS信号来输出；以及旁通电路，使选择了差动信号时接收的CMOS信号从差动信号接收器旁通。
(7)在上述(6)项的电子装置中，特征在于，上述接收部还具有分频电路，该分频电路使来自上述差动信号接收器的CMOS信号对差动信号至少进行2分频，将其作为各1比特的并行的CMOS信号而输出。
(8)在上述(7)项的电子装置中，特征在于，上述接收部还具有数据反转信号生成电路，生成上述数据反转信号；以及数据1次反转电路，对来自上述分频电路的数据进行上述1次反转。
(9)在上述(3)～(8)项中的任意1项电子装置中，特征在于，上述差动信号为RSDS信号、mini-LVDS信号或CMADS信号中的1个。
(10)上述(1)～(9)项中的任意1项电子装置，特征在于，用作显示装置，上述第1半导体集成电路装置为控制电路，上述第2半导体集成电路装置为数据侧驱动电路。
(11)上述(10)项电子装置，特征在于，用作液晶显示装置。
按照上述装置，数据输入到半导体集成电路装置之后，通过内部线路由数据寄存器取入时，由于在紧接数据寄存器的数据输入之前的位置配置了数据2次反转电路，因而在内部线路所对的传送起始地侧由数据反转信号进行1次反转控制所得的数据就由数据2次反转电路进行2次反转控制，使其成为原来的逻辑，从而能够降低内部线路内的数据的反转频度，降低内部线路中的EMI噪声和消耗电流。

发明效果
按照本发明，能够降低数据输入到半导体集成电路装置之后的内部线路引起的EMI噪声和消耗电流。



图1是表示本发明的一实施方式的液晶显示组件的概略构成的框图。
图2是表示图1所示的液晶显示组件所用的数据驱动器4的概略构成的框图。
图3是表示图2所示的数据驱动器4所用的接收器10的电路图。
图4是表示图3所示的接收器10所用的旁通电路12的电路图。
图5是表示图3所示的接收器10所用的数据反转信号生成电路14的电路图。
图6是表示图3所示的接收器10的IFM＝“H”时的动作状态的图。
图7是表示图3所示的接收器10的IFM＝“L”时的动作状态的图。
图8是表示图2所示的数据驱动器4所用的数据取入电路30的电路图。
图9是说明图1所示的控制器2和数据驱动器4间的各种信号的传送的图。
图10是说明图9所示的数据驱动器间的时钟信号和显示数据在芯片间传送的定时图。
图11是表示本发明的第2实施方式的液晶显示组件的概略构成的框图。
图12是表示本发明的第3实施方式的液晶显示组件的概略构成的框图。
具体实施方式
对于以下说明使用的显示数据和定时信号的符号，为明确CMOS信号和RSDS信号，先作以下定义。
(1)显示数据DATA不区分CMOS信号和RSDS信号(2)显示数据DACMOS信号(3)显示数据D00～D05、D10～D15、D20～D25CMOS信号(4)显示数据DN/DPRSDS信号(5)显示数据D00N/D00P～D02N/D02P、D10N/D10P～D12N/D12P、D20N/D20P～D22N/D22PRSDS信号(6)时钟信号CLK不区分CMOS信号和RSDS信号(7)时钟信号CKCMOS信号(8)时钟信号CKN/CKPRSDS信号(9)起动信号STH、锁存信号STB、数据反转信号INVCMOS信号以下，参照
本发明的一实施方式。液晶显示装置的液晶显示组件，如图1所示，具有液晶面板1、控制器2、扫描驱动器3、和数据驱动器4。液晶面板1，未详细图示，由配置了透明的像素电极及薄膜晶体管(TFT)的半导体基板、在整个面上形成了1个透明的电极的对向基板、和使这2个基板对着并在其间装入了液晶的构造构成，通过控制有开关功能的TFT对各像素电极施加规定的电压，由各像素电极和对向基板电极之间的电位差使液晶的透过率或反射率变化，从而显示图像。在半导体基板上配设了给出TFT的开关控制信号(扫描信号)的扫描线和给出施加到各像素电极上的灰度等级电压的数据线。以下，以液晶面板1的分辨率为SXGA(1280×1024像素1像素由R、G、B的3点构成)、262144色显示(R、G、B各由64灰度等级构成)的情况为例，进行说明。
液晶面板1的扫描线，与垂直方向的1024像素对应，配置1024条。还有，数据线，由于1像素由R、G、B的3点构成，因而与水平方向的1280像素对应，配置1280×3＝3840条。扫描驱动器3，对1024条栅极线，以1个分担256条，配置4个。数据驱动器4，对3840条数据线，以1个分担384条，配置10个(4-1、4-2、…、4-10)。
显示数据和定时信号从PC(个人电脑)5，例如通过LVDS(low voltagedifferential signaling)接口，传送到控制器2。从控制器2到扫描驱动器3，时钟信号等被并列传送到各扫描驱动器3，垂直同步用的起动信号STV被传送到初级的扫描驱动器3，再依次传送到串连连接的第2级以后的扫描驱动器3。从控制器2到初级的数据驱动器4-1，由CMOS信号构成的水平同步用的起动信号STH及锁存信号STB通过CMOS接口来传送，由RSDS信号构成的显示数据DN/DP及时钟信号CKN/CKP通过RSDS接口来传送。从初级的数据驱动器4-1到串连连接的第2级以后的数据驱动器4-2、4-3、…、4-10，由CMOS信号构成的显示数据DA、时钟信号CK、起动信号STH、锁存信号STB及数据反转信号INV通过CMOS接口依次传送。数据反转信号INV，在初级的数据驱动器4-1内检测显示数据DA的各比特在前后进行逻辑反转的变化，根据该变化了的比特数而生成。
从扫描驱动器3到液晶面板1的各扫描线，脉冲状的扫描信号按线顺序送出。与施加了脉冲的扫描线相连的TFT全部变为导通，此时从各数据驱动器4向液晶面板1的数据线提供灰度等级电压，通过变为导通的TFT将其施加在像素电极上。并且，与未施加脉冲的扫描线相连的TFT变为截止状态的话，像素电极和对向基板电极的电位差就继续保持，直到下一灰度等级电压施加到像素电极上。并且，通过在所有扫描电极上依次施加脉冲而在所有像素电极上施加规定的灰度等级电压，按帧周期进行灰度等级电压的切换，这样就能够显示图像。
数据驱动器4构成为，与384条数据线对应，分别输入R、G、B各64灰度等级显示所用的R、G、B各6比特的显示数据，分别输出64灰度等级内与该显示数据的逻辑对应的1个灰度等级电压的384输出。作为具体的电路结构，如图2所示，具有接收器10，构成用于芯片间数据传送的接口电路；移位寄存器20，构成用于对数字的显示数据DA进行串行/并行变换，再将其变换为与该显示数据DA的逻辑对应的模拟的灰度等级电压的电路；数据取入电路30；锁存器40；电平移位器50；数字模拟变换电路(以下称为D/A转换器)60；以及电压跟随输出电路70。另外，数据驱动器4中还有使上述各电路动作的电源电路，不过，省略图示及说明。
作为数据驱动器4的输入端子，对图2所示的各端子进行说明。ISTH端子是起动信号STH的输入端子，起动信号STH输入到移位寄存器20。ISTB端子是锁存信号STB的输入端子，锁存信号STB输入到锁存器40及电压跟随输出电路70。IFM端子是用于选择CMOS或RSDS的接口模式的端子。作为接口模式选择信号，“H”电平或“L”电平的固定电位提供给IFM端子，该电位输入到接收器10。ICKP/ICK端子及ICKN/IINV端子在IFM端子＝“H”电平时，是时钟信号CKN/CKP的输入端子，在IFM端子＝“L”电平时，ICKP/ICK端子是时钟信号CK的输入端子，ICKN/IINV端子是数据反转信号INV的输入端子。时钟信号CKN/CKP、CK及数据反转信号INV分别输入到接收器10。ID00N/ID00-ID02P/ID05端子、ID10N/ID10-ID12P/ID15端子、ID20N/ID20-ID22P/ID25端子是灰度等级显示6比特×R、G、B的3点(1像素)＝18比特宽的显示数据DATA的输入端子，在IFM端子＝“H”电平时，是由RSDS信号构成的显示数据D00N/D00P-D02N/D02P、D10N/D10P-D12N/D12P、D20N/D20P-D22N/D22P(以下称为DN/DP)的输入端子，在IFM端子＝“L”电平时，是由CMOS信号构成的显示数据D00-D05、D10-D15、D20-D25(以下称为DA)的输入端子。上述各显示数据DATA分别输入到接收器10。
作为数据驱动器4的输出端子，对图2所示的各端子进行说明。OSTH端子是起动信号STH的输出端子，该起动信号STH从移位寄存器20输出。OCK端子是时钟信号CK的输出端子，该时钟信号CK从移位寄存器20输出。OSTB端子是锁存信号STB的输出端子，该锁存信号STB从锁存器40输出。OINV端子是数据反转信号INV的输出端子，该数据反转信号INV从数据取入电路30输出。OD00-OD05端子、OD10-OD15端子、OD20-OD25端子是显示数据DA的输出端子，各显示数据DA分别从数据取入电路30输出。
以下说明构成芯片间数据传送所用的接口电路的接收器10。接收器10接收由RSDS信号或CMOS信号构成的时钟信号CLK及显示数据DATA，把由CMOS信号构成的时钟信号CK及显示数据DA输出到内部的移位寄存器20及数据取入电路30。接收器10，如图3所示，具有输入时钟信号CKN/CKP的RSDS接收器11a、输入显示数据DN/DP的RSDS接收器11b、旁通时钟信号CK及数据反转信号INV的旁通电路12a、旁通显示数据DA的旁通电路12b、RSDS接收器11a输出的分频电路13a、RSDS接收器11b输出的分频电路13b、数据反转信号生成电路14、数据1次反转电路15、时钟信号CK的选择器16a、数据反转信号INV的选择器16b、以及显示数据DA的选择器16c。
各RSDS接收器11a、11b构成为，在IFM端子＝“H”电平时，内部的偏压信号变为导通，成为可接收时钟信号CKN/CKP和显示数据DN/DP的动作状态，在IFM端子＝“L”电平时，使内部的偏压信号截止，从而成为不动作状态，以降低消耗电流。
各旁通电路12a、12b，例如图4所示，由2个OR电路构成，在IFM端子＝“L”电平时，使时钟信号CK、数据反转信号INV及显示数据DA旁通，在IFM端子＝“H”电平时，禁止CMOS信号旁通。
分频电路13a对从RSDS接收器11a输出的时钟信号CK进行2分频，在1条线上输出。各分频电路13b对从各RSDS接收器11b输出、2比特的显示数据在同一线路上经时分复用所得的显示数据D00-D01、D02-D03、…、D24-D25以2分频分离为各1比特的数据D00、D01、…、D24、D25，在2条线上输出。
数据反转信号生成电路14具有数据反转检测电路17、第1判断电路18、以及第2判断电路19。数据反转检测电路17为了与R、G、B的各6比特的每个显示数据DA对应，有3个。各数据反转检测电路17为了检测6比特的各比特在前后的变化，与各比特对应，如图5所示，由2级串连连接的触发器和输出各级的输出的异或的EXOR电路构成。从EXOR电路，对在前后没有变化的比特输出“L”电平，对有变化的比特输出“H”。从第2级的触发器输出显示数据DA。第1判断电路18构成为，为了与各数据反转检测电路17对应，有3个，在IFM端子＝“H”电平时，为可判断的动作状态，在IFM端子＝“L”电平时，为不动作状态，以降低消耗电流。各第1判断电路18检测6比特中变化了的比特数，例如，4比特以上时，输出“H”电平。第2判断电路19检测3个第1判断电路18的输出中“H”电平的输出数，2输出以上时，输出“H”。第2判断电路19的输出成为数据反转信号INV。
数据1次反转电路15由EXOR电路构成，在IFM端子＝“H”电平时，根据来自数据反转信号生成电路14的数据反转信号INV对来自数据反转信号生成电路14的显示数据DA进行反转控制。
选择器16a在IFM端子＝“H”电平时，选择输出来自分频电路13a的时钟信号CK，在IFM端子＝“L”电平时，选择输出来自旁通电路12a的时钟信号CK。选择器16b在IFM端子＝“H”电平时，选择输出来自数据反转信号生成电路14的数据反转信号INV，在IFM端子＝“L”电平时，选择输出来自旁通电路12a的数据反转信号INV。选择器16c在IFM端子＝“H”电平时，选择输出来自数据1次反转电路15的显示数据D00-D01、D02-D03、…、D24-D25，在IFM端子＝“L”电平时，选择输出来自旁通电路12b的显示数据D00-D01、D02-D03、…、D24-D25。
以下对于IFM端子＝“H”电平时的接收器10的动作进行说明。各RSDS接收器11a、11b变为动作状态，旁通电路12a、12b禁止CMOS信号旁通。选择器16a选择分频电路13a的输出，选择器16b选择数据反转信号生成电路14的输出，选择器16c选择数据1次反转电路15的输出。根据这些动作，如图6所示，接收器10作为RSDS接收器来发挥作用。因此，此时接收器10中输入时钟信号CKN/CKP及显示数据DN/DP的话，各RSDS接收器11a、11b就接收它们，从接收器10输出来自分频电路13a的时钟信号CK，并输出来自数据1次反转电路15的显示数据DA。
其次，对于IFM端子＝“L”电平时的接收器10的动作进行说明。各RSDS接收器11a、11b变为不动作状态，各旁通电路12a、12b允许时钟信号CK、数据反转信号INV及显示数据DA旁通。选择器16a选择旁通电路12a的时钟信号输出，选择器16b选择旁通电路12a的数据反转信号输出，选择器16c选择旁通电路12b的输出。根据这些动作，如图7所示，接收器10作为CMOS接收器来发挥作用。因此，此时接收器10中输入时钟信号CK、数据反转信号INV及显示数据DA的话，各旁通电路12a、12b就允许这些CMOS信号旁通，从接收器10输出来自旁通电路12a的时钟信号CK及数据反转信号INV，并输出来自旁通电路12b的显示数据DA。
回到图2，对于移位寄存器20、数据取入电路30、锁存器40、电平移位器50、D/A转换器60及电压跟随输出电路70进行说明。移位寄存器20，与数据线384条对应，由128比特(以1比特来分担数据线R、G、B的3条的量)构成，在对液晶面板1的多扫描线中的1扫描线进行扫描的1水平期间，每次都在时钟信号CK的前沿及后沿的定时，读入起动信号STH的“H”电平，依次生成数据取入用的控制信号C1、C2、…、C128，将其提供给数据取入电路30。
数据取入电路30，如图8所示，具有显示数据DA的内部线路31、数据反转信号INV的内部线路32、数据2次反转电路33、以及数据寄存器34。内部线路31连接着接收器10的显示数据DA输出端和OD00-OD05、OD10-OD15、OD20-OD25端子。内部线路32连接着接收器10的数据反转信号INV输出端和OINV端子。数据2次反转电路33，与数据线384条对应，由6比特×3点(R、G、B)的18比特宽×128比特的EXOR电路构成，配置在紧接数据寄存器34的显示数据输入之前的位置，在EXOR电路的一输入端从内部线路31输入显示数据DA，在EXOR电路的另一输入端从内部线路32输入数据反转信号INV。数据寄存器34，与数据线384条对应，在每1水平期间，以6比特×3点(R、G、B)的18比特宽×128比特，在移位寄存器20的控制信号C1、C2、…、C128的后沿的定时，取入从数据2次反转电路33提供的1扫描线的显示数据DA。
锁存器40，在每1水平期间，在锁存信号STB的前沿的定时保持数据寄存器34中取入的显示数据DA，并将其一总提供给电平移位器50。电平移位器50把来自锁存器40的显示数据DA提高电压电平，提供给D/A转换器60。D/A转换器60根据来自电平移位器50的显示数据DA，按数据线384条分别对应的6比特的显示数据DA，向电压跟随输出电路70提供64灰度等级内的、该显示数据DA的逻辑所对应的1个灰度等级电压。电压跟随输出电路70使来自D/A转换器60的灰度等级电压提高驱动能力，在锁存信号STB的后沿的定时，将其作为输出S1～S384而输出。
对于图1所示的液晶显示组件的控制器2和数据驱动器4间以及各数据驱动器4间的各种信号传送，图9给出了控制器2、数据驱动器4、从控制器2到数据驱动器4的各种信号线，依此进行说明。起动信号STH及锁存信号STB以CMOS信号从控制器2向数据驱动器4-1传送，再从数据驱动器4-1向串连连接的各数据驱动器4-2、4-3、…、4-10依次传送。
以下对于时钟信号CLK、显示数据DATA及数据反转信号INV的传送进行说明。数据驱动器4-1的IFM端子的电位电平设为“H”电平，数据驱动器4-2、4-3、…、4-10的IFM端子的电位电平设为“L”电平。这样，数据驱动器4-1的各RSDS接收器11a、11b就变为动作状态，如图6所示，数据驱动器4-1的接收器10作为RSDS接收器来发挥作用，控制器2的未图示的RSDS发送器和数据驱动器4-1的接收器10构成RSDS接口。因此，时钟信号CKN/CKP及显示数据DN/DP从控制器2通过RSDS接口而传送到数据驱动器4-1。
在数据驱动器4-1内，时钟信号CKN/CKP由接收器10转换为时钟信号CK，通过移位寄存器20传送给OCK端子。显示数据DN/DP由接收器10转换为显示数据DA。由接收器10的数据反转信号生成电路14检测按显示数据DA的比特在前后的反转，生成与该反转比特数对应的数据反转信号INV。显示数据DA由接收器10的数据1次反转电路15按照数据反转信号INV进行1次反转控制，与数据反转信号INV一起传送给数据取入电路30。传送给数据取入电路30的显示数据DA及数据反转信号INV，通过内部线路31、32，传送给OD00-OD05、OD10-OD15、OD20-OD25端子及OINV端子，并传送给数据2次反转电路33。显示数据DA由数据2次反转电路33按照数据反转信号INV进行2次反转控制，传送给数据寄存器34。此时，由于显示数据DA在紧接输入到数据寄存器34之前，进行与数据反转信号INV对应的2次反转控制，因而能降低内部线路31中的显示数据DA的反转频度，降低内部线路31中的EMI噪声和消耗电流。
数据驱动器4-2的各RSDS接收器11a、11b变为不动作状态而被旁通，如图7所示，数据驱动器4-2的接收器10作为CMOS接收器来发挥作用。因此，时钟信号CK、数据反转信号INV及显示数据DA就从数据驱动器4-1传送到数据驱动器4-2。在数据驱动器4-2内，时钟信号CK通过移位寄存器20传送给OCK端子。显示数据DA与数据反转信号INV一起传送给数据取入电路30。传送给数据取入电路30的显示数据DA及数据反转信号INV，与数据驱动器4-1相同，传送给OD00-OD05、OD10-OD15、OD20-OD25端子及OINV端子，并传送给数据2次反转电路33。显示数据DA，与数据驱动器4-1相同，传送给数据寄存器34，能够降低内部线路31中的EMI噪声和消耗电流。
第3级以后的数据驱动器4-3、…、4-10，作用也和数据驱动器4-2相同，时钟信号CK及显示数据DA通过CMOS接口电路依次传送到数据驱动器4-3、…、4-10。还有，第2级以后的数据驱动器4-2、4-3，…、4-10的各RSDS接收器11a、11b为不动作状态，所有能够降低这些接收器中的消耗电流。
其次，参照图10说明数据驱动器4-3用的显示数据DATA输入到数据驱动器4-1，传送到数据驱动器4-3为止的定时动作。数据驱动器4-1中，例如，作为75MHz的RSDS信号，时钟信号CKN/CKP在图10(a)所示的定时输入，与时钟信号CKN/CKP同步，显示数据DN/DP在图10(c)所示的定时输入。与图10(a)所示的第259号时钟信号CKN/CKP对应，输入图10(c)所示的数据驱动器4-3的输出S1～S3用的显示数据DN/DP，同样，与第260号时钟信号CKN/CKP对应，输入数据驱动器4-3的输出S4～S6用的显示数据DN/DP。还有，数据驱动器4-1中，在图示前的定时，输入起动信号STH1，图10(b)中，ISTH端子为“L”电平。
时钟信号CKN/CKP，由数据驱动器4-1内的接收器10进行2分频，变为37.5MHz的时钟信号CK1(未图示)，在数据驱动器4-1内传送，作为时钟信号CK2，如图10(d)所示，从时钟信号CKN/CKP以t＝tP1(例如，tP1＝15ns)的延迟，输入到数据驱动器4-2。显示数据DN/DP由数据驱动器4-1内的接收器10进行2分频，变为37.5MHz的显示数据D00-D05、D10-D15、D20-D25(未图示)，在数据驱动器4-1内传送，如图10(f)所示，从时钟信号CK2以t＝tPLH2(tPHL2)的延迟(例如，tPLH2、tPHL2＝-3～+1ns)，输入到数据驱动器4-2。与图10(d)所示的第2-1号时钟信号CK2对应，输入图10(f)所示的数据驱动器4-3的输出S1～S3、S4～S6用的显示数据DA，同样，与第2-2号时钟信号CK2对应，输入数据驱动器4-3的输出S7～S9、S10～S12用的显示数据DA。还有，起动信号STH1在数据驱动器4-1内传送，作为起动信号STH2，在图示前的定时输入到数据驱动器4-2，图10(e)中，ISTH端子为“L”电平。
时钟信号CK2在数据驱动器4-2内传送，作为时钟信号CK3，如图10(g)所示，从时钟信号CK2以t＝tP2(例如，tP2＝15ns的)延迟，输入到数据驱动器4-3。起动信号STH2在数据驱动器4-2内传送，作为起动信号STH3，在从第3-1号时钟信号CK3的后沿t＝tPLH1的延迟(例如，tPLH1＝-3～+1ns)的前沿及从第3-2号时钟信号CK3的后沿t＝tPHL1的延迟(例如，tPHL1＝-3～+1ns)的后沿输入。显示数据DA在数据驱动器4-2内传送，如图10(i)所示，从时钟信号CK3以t＝tPLH2(tPHL2)的延迟，输入到数据驱动器4-3。与图10(i)所示的第3-3号时钟信号CK3对应，输入图10(g)所示的数据驱动器4-3的输出S1～S3、S4～S6用的显示数据DA，同样，与第3-4号时钟信号CK3对应，输入数据驱动器4-3的输出S7～S9、S10～S12用的显示数据DA。
如上所述，在输入由RSDS信号构成的显示数据DN/DP的数据驱动器4-1中，显示数据DN/DP由接收器10转换为由CMOS信号构成的显示数据DA。并且，由内部的接收器10生成数据反转信号INV，同时，转换为CMOS信号的显示数据DA按照该数据反转信号INV进行1次反转控制后传送到数据取入电路30。1次反转控制所得的显示数据DA，在内部线路31上传送，在紧接输入数据寄存器34之前，为恢复为原来的逻辑而进行与数据反转信号INV对应的2次反转控制。这样，就能够降低内部线路31中的显示数据DA的反转频度，降低内部线路31中的EMI噪声和消耗电流。
在输入由CMOS信号构成的显示数据DA的数据驱动器4-2、4-3、…、4-10中，由数据驱动器4-1进行1次反转控制所得的显示数据DA直接通过接收器10传送到数据取入电路30。传送到数据取入电路30的显示数据DA在内部线路31上传送，在紧接输入数据寄存器34之前，为恢复为原来的逻辑而进行与数据驱动器4-1生成了的数据反转信号INV对应的2次反转控制。这样，在数据驱动器4-2、4-3、…、4-10中，也能够降低内部线路31中的显示数据DA的反转频度，降低内部线路31中的EMI噪声和消耗电流。
其次，参照图11说明本发明的第2实施方式。另外，与图1相同的部分付以相同符号，省略说明。与图1液晶显示装置的不同点是，具有控制器102及数据驱动器104，以代替控制器2及数据驱动器4，从控制器102到初级的数据驱动器104-1，作为小振幅差动信号方式的接口，使用mini-LVDS(TEXAS INSTRUMENTS公司的注册商标)方式的接口，以代替RSDS接口，传送由mini-LVDS信号构成的显示数据DN/DP及时钟信号CKN/CKP。数据驱动器104与图2所示的数据驱动器4相比，除了使用mini-LVDS接收器来代替接收器10的RSDS接收器11a、11b这一点以外，可以采用相同的电路结构，动作也相同，此处省略图示及说明。
其次，参照图12说明本发明的第3实施方式。另外，与图1相同的部分付以相同符号，省略说明。与图1液晶显示装置的不同点是，具有控制器202及数据驱动器204，以代替控制器2及数据驱动器4，从控制器202到初级的数据驱动器204-1，作为小振幅差动信号方式的接口，使用CMADS(CurrentModeAdvancedDifferentialSignaling日本电气(株)的注册商标)方式的接口，以代替RSDS接口，传送由CMADS信号构成的显示数据DN/DP及时钟信号CKN/CKP。数据驱动器204与图2所示的数据驱动器4相比，除了使用CMADS接收器来代替接收器10的RSDS接收器11a、11b这一点以外，可以采用相同的电路结构，动作也相同，此处省略图示及说明。
还有，在上述第1～第3实施方式中，作为数据驱动器，以显示数据输入可切换为RSDS信号、mini-LVDS或CMADS信号中的1个小振幅差动信号输入和CMOS信号输入的构成为例进行了说明，不过，并不限于此，仅可输入RSDS信号、mini-LVDS或CMADS信号中的1个的构成也可以，仅可输入CMOS信号的构成也可以。如果是仅可输入RSDS信号、mini-LVDS或CMADS信号中的1个的数据驱动器，只要取为使数据驱动器的接收器与图6所示的接收器10的IFM＝“H”时的等效电路一样，具有数据反转信号生成电路和数据1次反转电路的电路结构即可。如果是仅可输入CMOS信号的数据驱动器，只要取为使数据驱动器的接收器与图7所示的接收器10的IFM＝“L”时的等效电路一样，数据反转信号INV的生成和数据1次反转控制在数据驱动器的外部进行，具有数据2次反转控制所用的数据反转信号INV的输入端的电路结构即可。在这种情况下，数据反转信号INV的生成和数据1次反转控制由控制器进行即可。在采用了仅可输入RSDS信号、mini-LVDS或CMADS信号中的1个的数据驱动器或仅可输入CMOS信号的数据驱动器的液晶显示装置中，不仅可以采用上述的芯片间数据传送方式，也可以采用把来自控制器的显示数据并列传送到各数据驱动器的方式。还有，也可以采用其它小振幅差动信号，以代替RSDS信号、mini-LVDS及CMADS信号。还有，以液晶显示装置为例作了说明，不过，并不限于此，也可以用于在内部线路上传送显示数据、将其取入到数据寄存器的其它显示装置。再有，不限于显示装置，也可以用于在内部线路上传送显示数据、将其取入到数据寄存器的其它电子装置。
权利要求
1.一种电子装置，采用数据传送系统，第2半导体集成电路装置中具有传送起始地和传送目标地中的至少传送目标地，所述数据传送系统把来自第1半导体集成电路装置的数据传送给多个第2半导体集成电路装置，传送由CMOS信号构成的数据时，检测CMOS信号的每比特在前后的反转，生成与该反转比特数对应的数据反转信号，根据该数据反转信号，在传送起始地使数据的逻辑进行1次反转，并在传送目标地为使其恢复为原来的逻辑而进行2次反转，所述电子装置的特征在于，所述各第2半导体集成电路装置具有取入数据的数据取入电路，所述数据取入电路具有数据的内部线路；数据寄存器；以及数据2次反转电路，配置在紧接数据寄存器的数据输入之前的位置，用于对通过所述内部线路而输入了的数据进行所述2次反转。
2.根据权利要求
1所述的电子装置，其特征在于，所述各第2半导体集成电路装置，从所述第1半导体集成电路装置或与前级连接的所述第2半导体集成电路装置，输入由所述CMOS信号构成的数据及数据反转信号。
3.根据权利要求
1所述的电子装置，其特征在于，所述各第2半导体集成电路装置，把由来自所述第1半导体集成电路装置或与前级连接的所述第2半导体集成电路装置的差动信号构成的数据转换为由所述CMOS信号构成的数据，在内部生成所述数据反转信号。
4.根据权利要求
1所述的电子装置，其特征在于，所述各第2半导体集成电路装置具有接收部，该接收部选择由来自所述第1半导体集成电路装置或与前级连接的所述第2半导体集成电路装置的CMOS信号或差动信号构成的数据的某一方，选择了CMOS信号时，所述数据反转信号就从所述第1半导体集成电路装置或与前级连接的所述第2半导体集成电路装置输入，选择了差动信号时，所述数据反转信号就在所述接收部生成。
5.根据权利要求
4所述的电子装置，其特征在于，所述各第2半导体集成电路装置串连连接，以便依次被传送来自所述第1半导体集成电路装置的数据，由来自所述第1半导体集成电路装置的差动信号构成的数据传送给初级的所述第2半导体集成电路装置，由来自与前级连接的所述第2半导体集成电路装置的CMOS信号构成的数据传送给第2级以后的所述第2半导体集成电路装置。
6.根据权利要求
5所述的电子装置，其特征在于，所述接收部具有差动信号接收器，在选择了差动信号时，接收含1对、至少2比特的数据的差动信号，把所述至少2比特的数据在同一线路上作为进行时分复用所得的CMOS信号来输出；以及旁通电路，使选择了差动信号时接收的CMOS信号从差动信号接收器旁通。
7.根据权利要求
6所述的电子装置，其特征在于，所述接收部还具有分频电路，该分频电路使来自所述差动信号接收器的CMOS信号对差动信号至少进行2分频，将其作为各1比特的并行的CMOS信号而输出。
8.根据权利要求
7所述的电子装置，其特征在于，所述接收部还具有数据反转信号生成电路，生成所述数据反转信号；以及数据1次反转电路，对来自所述分频电路的数据进行所述1次反转。
9.根据权利要求
3～8中的任意一项所述的电子装置，其特征在于，所述差动信号为RSDS信号、mini-LVDS信号或CMADS信号中的1个。
10.根据权利要求
3～9中的任意一项所述的电子装置，其特征在于，用作显示装置，所述第1半导体集成电路装置为控制电路，所述第2半导体集成电路装置为数据侧驱动电路。
11.根据权利要求
10所述的电子装置，其特征在于，用作液晶显示装置。
专利摘要
一种电子装置。课题降低显示数据输入到数据驱动器之后内部线路中的EMI和消耗电流。解决装置把由输入到初级的数据驱动器中的RSDS信号构成的显示数据(DN/DP)转换为由CMOS信号构成的显示数据(DA)，由在内部生成的数据反转信号(INV)进行1次反转控制，传送到数据取入电路(30)的内部线路(31)上。并且，由配置在紧接数据寄存器(34)之前的数据2次反转电路(33)根据数据反转信号(INV)进行2次反转控制之后，由数据寄存器(34)取入。还有，显示数据(DA)及数据反转信号(INV)通过内部线路(31、32)在芯片间传送到第2级以后的数据驱动器中，与初级数据驱动器相同，显示数据(DA)由数据寄存器(34)取入。
文档编号G09G5/00GKCN1677459SQ200510056218
公开日2005年10月5日 申请日期2005年3月31日
发明者福尾元男 申请人:恩益禧电子股份有限公司导出引文BiBTeX, EndNote, RefMan