薄膜晶体管阵列装置、el装置、传感器装置、薄膜晶体管阵列装置的驱动方法、el装置的驱 ...的制作方法
【专利摘要】在薄膜晶体管阵列装置中，第1块选择电路(21)具备切换电路，该切换电路针对全部第1像素选择线(Ls1t)中的各第1像素选择线(Ls1t)，一齐地切换第1像素选择线(Ls1t)与第1块选择线(Lks1)之间的接通状态和非接通状态，基于上述接通状态，允许使通过上述选择电平的设定而选择的1个行块中所包含的全部像素电路一齐地驱动的、按每个行块的驱动，基于上述非接通状态，禁止按每个行块的驱动，允许使选择行中所包含的全部像素电路一齐地驱动的、按每个选择行的驱动。
【专利说明】
薄膜晶体管阵列装置、EL装置、传感器装置、薄膜晶体管阵列 装置的驱动方法、EL装置的驱动方法以及传感器装置的驱动方法
技术领域
[0001]本发明公开的技术涉及在多个要素选择线上分别连接薄膜晶体管的薄膜晶体管阵列装置、EL装置、传感器装置、薄膜晶体管阵列装置的驱动方法、EL装置的驱动方法以及传感器装置的驱动方法。【背景技术】
[0002]电致发光(EL)装置例如具备排列成矩阵状的多个EL元件，多个EL元件中的各EL元件与相互不同的像素电路连接。多个像素电路中的各像素电路例如包含驱动晶体管、连接在驱动晶体管的栅极-源极间的保持电容、与保持电容的一方的电极连接的保持晶体管、以及与保持电容的另一方的电极连接的选择晶体管。
[0003]构成像素电路的驱动晶体管的漏极通过电源线与电源驱动器连接，在与驱动晶体管的源极连接的EL元件中流动与保持电容的保持电压相应的驱动电流。构成像素电路的选择晶体管与保持电容所具有的一方的电极和数据线连接，构成像素电路的保持晶体管与保持电容所具有的另一方的电极和驱动晶体管的漏极连接。而且，由1个选择驱动器选择的保持晶体管以及选择晶体管在导通(0N)状态下将与电源线的写入电平和数据线的灰度电平之差相应的电压写入保持电容，在截止(OFF)状态下将与电源线的写入电平和数据线的灰度电平之差相应的电压保持于保持电容(例如，参照专利文献1以及专利文献2)。
[0004]现有技术文献
[0005]专利文献
[0006]专利文献1:日本特开2003 —195810号公报 [〇〇〇7] 专利文献2:日本特开2013 —114072号公报
【发明内容】
[0008]发明要解决的课题
[0009]然而，在EL装置的制造工序中，通常按每个EL装置对多个像素电路的各像素电路的动作进行检查。此时，由于1个EL装置所包含的像素电路的个数是例如数十万个到数百万个这样的大数量，因此，对1个EL装置所具备的多个像素电路中的各像素电路是否正常进行确认需要大量的时间。
[0010]本发明公开的技术目的在于提供一种能够缩短对多个要素电路中的各要素电路是否正常进行确;认所需要的时间的薄膜晶体管阵列装置、EL装置、传感器装置、薄膜晶体管阵列装置的驱动方法、EL装置的驱动方法以及传感器装置的驱动方法。
[0011]用于解决课题的手段
[0012]本发明公开的技术中的薄膜晶体管阵列装置的一方式为，具备:多个行块，各上述行块包含多个选择行，多个上述选择行分别具有1个要素选择线以及至少1个要素电路，上述要素电路具备薄膜晶体管，上述要素选择线与上述薄膜晶体管的栅极连接。此外，具备: 行块选择电路，针对全部上述行块中的各行块分别具备1个行块选择线，上述行块选择线上并联地连接有1个上述行块中所包含的全部上述要素选择线。上述行块选择电路构成为，按每1个上述行块选择线从外部设定用于从全部上述行块之中选择1个上述行块的选择电平。 并且，上述行块选择电路还具备切换电路，上述切换电路针对全部上述要素选择线，一齐地切换上述要素选择线与上述行块选择线之间的接通状态和非接通状态，上述切换电路构成为，在上述接通状态下，允许将通过上述选择电平的设定而选择的1个上述行块中所包含的全部上述要素电路一齐地设为驱动对象的、按每个上述行块的驱动，在上述非接通状态下， 禁止按每个上述行块的驱动，允许使1个上述选择行中所包含的全部上述要素电路一齐地驱动的、按每个上述选择行的驱动。
[0013]本发明公开的技术的EL装置的一个方式为，具备薄膜晶体管阵列装置，上述薄膜晶体管阵列装置具有多个包含薄膜晶体管和EL元件的要素电路。
[0014]本发明公开的技术的传感器装置的一个方式为，具备薄膜晶体管阵列装置，上述薄膜晶体管阵列装置具有多个包含薄膜晶体管和传感器元件的要素电路。
[0015]本发明公开的技术的薄膜晶体管阵列装置的驱动方法的一个方式，是薄膜晶体管阵列装置的驱动方法，上述薄膜晶体管阵列装置具备:多个行块，各上述行块包含多个选择行，多个上述选择行分别具有1个要素选择线以及至少1个要素电路，上述要素电路具备薄膜晶体管，上述要素选择线与上述薄膜晶体管的栅极连接；以及行块选择电路，针对全部上述行块中的各行块分别具备1个行块选择线，上述行块选择线上并联地连接有1个上述行块中所包含的全部上述要素选择线，并且，上述行块选择电路具备切换电路，上述切换电路针对全部上述要素选择线，一齐地切换上述行块选择线与上述要素选择线之间的接通状态和非接通状态。并且，上述驱动方法包含:驱动上述切换电路，针对全部上述要素选择线，使上述行块选择线与上述要素选择线之间成为接通状态的工序；以及按每1个上述行块选择线设定用于从全部上述行块之中选择1个上述行块的选择电平，使上述行块选择电路一齐地选择通过上述选择电平的设定而选择的1个上述行块中所包含的全部上述要素电路的工序。
[0016]本发明公开的技术的EL装置的驱动方法的一个方式是EL装置的驱动方法，上述EL 装置具备:多个行块，各上述行块包含多个选择行，多个上述选择行分别具有1个要素选择线以及至少1个要素电路，上述要素电路具备EL元件和薄膜晶体管，上述要素选择线与上述薄膜晶体管的栅极连接;以及行块选择电路，针对全部上述行块中的各行块分别具备1个行块选择线，上述行块选择线上并联地连接有1个上述行块中所包含的全部上述要素选择线， 并且，上述行块选择电路具备切换电路，上述切换电路针对全部上述要素选择线，一齐地切换上述行块选择线与上述要素选择线之间的接通状态和非接通状态。并且，上述驱动方法包含:驱动上述切换电路，针对全部上述要素选择线，使上述行块选择线与上述要素选择线之间成为接通状态的工序；以及按每1个上述行块选择线设定用于从全部上述行块之中选择1个上述行块的选择电平，使上述行块选择电路一齐地选择通过上述选择电平的设定而选择的1个上述行块中所包含的全部上述要素电路的工序。
[0017]本发明公开的技术的传感器装置的驱动方法的一个方式是传感器装置的驱动方法，上述传感器装置具备:多个行块，各上述行块包含多个选择行，多个上述选择行分别具有1个要素选择线以及至少1个要素电路，上述要素电路具备传感器元件和薄膜晶体管，上述要素选择线与上述薄膜晶体管的栅极连接；以及行块选择电路，针对全部上述行块中的各行块分别具备1个行块选择线，上述行块选择线上并联地连接有1个上述行块中所包含的全部上述要素选择线，并且，上述行块选择电路具备切换电路，上述切换电路针对全部上述要素选择线，一齐地切换上述行块选择线与上述要素选择线之间的接通状态和非接通状态。并且，上述驱动方法包含:驱动上述切换电路，针对全部上述要素选择线，使上述行块选择线与上述要素选择线之间成为接通状态的工序;按每1个上述行块选择线设定用于从全部上述行块之中选择1个上述行块的选择电平，使上述行块选择电路一齐地选择通过上述选择电平的设定而选择的1个上述行块中所包含的全部上述要素电路的工序。
[0018]根据本发明公开的技术的一个方式，全部要素电路中的各要素电路的驱动在按每个行块的驱动和按每个选择行的驱动之间被切换。根据按每个行块的驱动，1个行块中所包含的要素电路的全部被一齐地驱动。因此，在1个行块中所包含的要素电路全部正常动作的情况下，能够同时确认多个要素电路中的各要素电路正常的情况。所以，与逐个地使1个行块中所包含的多个要素电路中的各要素电路驱动的情况相比，确定正常的要素电路所需的时间较短即可。此外，在1个行块中所包含的多个驱动电路的一部分没有正常动作的情况下，包含没有正常动作的要素电路的行块被确定。而且，根据按每个选择行的驱动，能够以比块更小的范围确认要素电路是否正常动作，因此确定块内没有正常动作的要素电路也容易。
[0019]在本发明公开的技术的薄膜晶体管阵列装置的其他方式中，全部上述选择行中的各选择行具有多个上述要素电路、以及并联地连接有多个上述要素电路各自的上述薄膜晶体管的栅极的1个上述要素选择线。此外，具备:多个列块，各上述列块由多个输出列构成， 多个上述输出列分别具有1个数据线以及多个上述要素电路，上述一个数据线与全部上述行块交叉，上述多个上述要素电路位于全部上述要素选择线中的各要素选择线与1个上述数据线交叉的部位且并联地连接于1个上述数据线。此外，具备列块设定电路，该列块设定电路针对全部上述列块中的各列块分别具备一个列块选择线，上述列块选择线上并联地连接有1个上述列块中所包含的全部上述数据线。上述数据线输出基于并联地连接于该数据线自身的多个上述要素电路的驱动的电流，上述列块选择线输出并联地连接于该列块选择线自身的多个上述数据线各自输出的电流的总和，作为每个上述列块的电流。而且，上述列块设定电路还具备输出电路，上述输出电路针对全部上述数据线，一齐地切换上述数据线与上述列块选择线之间的接通状态和非接通状态，上述输出电路构成为，在上述数据线与上述列块选择线之间的接通状态下，允许使每个上述列块的电流从全部上述列块选择线分别输出的、按每个上述列块的输出，在上述数据线与上述列块选择线之间的非接通状态下， 禁止按每个上述列块的输出。
[0020]根据本发明公开的技术的薄膜晶体管阵列装置的其他方式，对于全部要素电路中的各要素电路的输出，在按每个列块的输出和该输出的禁止之间被切换。根据按每个列块的输出，在1个列块所包含的要素电路之中，被选择的1个行块所包含的多个要素电路的全部被一齐地驱动，基于该多个要素电路中的各要素电路的驱动的电流的总和作为每个列块的电流而被输出。此时，由于在1个行块与1个列块交叉的部位依然含有多个要素电路，因此，能够获得与以上述效果为基准的效果相同的效果。此外，1个行块中所包含的多个要素电路中的各要素电路的输出按每个列块被汇总，与1个行块中所包含的多个要素电路中的各要素电路的输出按每1个输出列输出的情况相比，确定正常驱动的要素电路所处的范围所需的时间能够在更短时间内完成。
[0021]本发明公开的技术的薄膜晶体管阵列装置的其他方式还具备并联地连接有上述行块选择电路和上述列块设定电路的1个块栅极线。而且，对上述块栅极线设定有允许电平时，上述行块选择电路针对全部上述要素选择线，一齐地将上述要素选择线与上述行块选择线之间设定为接通状态，并且，上述列块设定电路针对全部上述数据线，一齐地将上述数据线与上述列块选择线之间设定为接通状态。此外，对上述块栅极线设定有禁止电平时，上述行块选择电路针对全部上述要素选择线，一齐地将上述要素选择线与上述行块选择线之间设定为非接通状态，并且，上述列块设定电路针对全部上述数据线，一齐地将上述数据线和上述列块选择线之间设定为非接通状态。
[0022]根据本发明公开的技术的薄膜晶体管阵列装置的其他方式，通过对块栅极线的允许电平的设定，使得基于行块选择电路的按每个行块的驱动和基于列块设定电路的按每个列块的输出在相同的定时被许可。此外，通过对块栅极线的禁止电平的设定，使得基于行块选择电路的按每个行块的驱动和基于列块设定电路的按每个列块的输出也在相同的定时被禁止。其结果，允许按每个行块的驱动和按每个列块的输出容易，且禁止按每个行块的驱动和按每个列块的输出也容易。
[0023]本发明公开的技术的薄膜晶体管阵列装置的其他方式中，上述要素电路包含:保持电容;驱动晶体管，具备经由上述保持电容而连接的栅极和源极，流动与上述保持电容所保持的电压相应的电流;保持晶体管，该保持晶体管是上述薄膜晶体管，切换上述驱动晶体管的栅极与上述驱动晶体管的漏极之间的接通状态和非接通状态；以及选择晶体管，切换上述驱动晶体管的源极与数据线之间的接通状态和非接通状态。并且，上述要素选择线是与上述保持晶体管的栅极连接的第1要素选择线，上述薄膜晶体管阵列装置还具备第2要素选择线，上述第2要素选择线与上述选择晶体管的栅极连接，能够设定与上述第1要素选择线不同的电平。[〇〇24]根据本发明公开的技术的薄膜晶体管阵列装置的其他方式，由于保持晶体管和选择晶体管被单独地设定为导通状态和截止状态，因此，能够确认保持晶体管是否正常、选择晶体管是否正常。
[0025]在本发明公开的技术的薄膜晶体管阵列装置的其他方式中，上述行块是第1块，上述选择行是第1选择行，上述行块选择线是第1块选择线，上述行块选择电路是第1块选择电路，上述切换电路是第1切换电路，上述薄膜晶体管阵列装置还具备:多个第2块，各上述第2 块包含多个第2选择行，多个上述第2选择行分别具有上述要素电路以及与上述选择晶体管的栅极连接的1个第2要素选择线；以及第2块选择电路，针对全部上述第2块中的各第2块分别具备1个第2块选择线，上述第2块选择线上并联地连接有1个上述第2块中所包含的全部上述第2要素选择线。并且，上述第2块选择电路构成为，按每1个上述第2块选择线从外部设定用于从全部上述第2块之中选择具有与上述第1块选择电路所选择的上述第1块相同的上述要素电路的1个上述第2块的选择电平，并且，上述第2块选择电路还具备第2切换电路，上述第2切换电路针对全部上述第2要素选择线，一齐地切换上述第2要素选择线与上述第2块选择线之间的接通状态和非接通状态，上述第2切换电路构成为，在上述接通状态下，允许将所选择的1个上述第2块中所包含的全部上述要素电路一齐地设为驱动对象的、按每个上述第2块的驱动，在上述非接通状态下，禁止按每个上述第2块的驱动，允许使1个上述第2选择行中所包含的全部上述要素电路一齐地驱动的、按每个上述第2选择行的驱动。
[0026]在本发明公开的技术的薄膜晶体管阵列装置的其他方式中，第1块选择电路所选择的第1块和第2块选择电路所选择的第2块具有相互共用的要素电路。因此，能够通过第1 块选择电路以及第2块选择电路的块驱动来确认保持晶体管是否正常以及选择晶体管是否正常。[〇〇27]发明效果
[0028]根据本发明公开的技术，能够缩短对多个要素电路中的各要素电路是否正常进行确认所需要的时间。【附图说明】[〇〇29]图1是表示本发明公开的技术的一个实施方式中的EL装置的构成的框图。[〇〇3〇]图2是表示一个实施方式中的EL装置的像素的电构成的电路图，是与EL装置的灰度动作期间中的各节点的电平一起表示的图。
[0031]图3是表示一个实施方式中的EL装置的像素的电构成的电路图，是与EL装置的块驱动期间中的各节点的电平一起表示的图。[〇〇32]图4是表示一个实施方式中的EL装置在块驱动期间被执行的截止特性的检查工序中的各节点的电平的推移的时间图，是与驱动晶体管以及保持晶体管具有正常的截止特性时的检测电流的推移一起表示的图。[〇〇33]图5是表示一个实施方式中的EL装置在块驱动期间被执行的截止特性的检查工序中的各节点的电平的推移的时间图，是与保持晶体管中流动截止电流时的检测电流的推移一起表示的图。[〇〇34]图6是表示一个实施方式中的EL装置在块驱动期间被执行的截止特性的检查工序中的各节点的电平的推移的时间图，是与驱动晶体管中流动截止电流时的检测电流的推移一起表示的图。
[0035]图7是表示一个实施方式中的第1块选择电路以及第2块选择电路的电构成的电路图。
[0036]图8是表示一个实施方式中的数据块设定电路的电构成的电路图。
[0037]图9是表示一个实施方式中的电源块选择电路的电构成的电路图。
[0038]图10是表示变形例的EL装置在截止特性的检查工序中的各节点的电平的推移的时间图，是与选择晶体管正常动作时的驱动电流的推移一起表示的图。[〇〇39]图11是表示变形例的EL装置在截止特性的检查工序中的各节点的电位的推移的时间图，是与选择晶体管中流动截止电流时的检测电流的推移一起表示的图。
[0040]图12是表示变形例的EL装置在导通特性的检查工序中的各节点的电位的推移的时间图，是与驱动晶体管正常动作时的检测电流的推移一起表示的图。
[0041]图13是表示变形例的EL装置在导通特性的检查工序中的各节点的电位的推移的时间图，是与驱动晶体管的导通电流低时的检测电流的推移一起表示的图。【具体实施方式】
[0042]参照图1至图13,说明将本发明公开的技术具体化了的一个实施方式的薄膜晶体管阵列装置、EL装置、传感器装置、薄膜晶体管阵列装置的驱动方法、EL装置的驱动方法以及传感器装置的驱动方法。另外，为了便于对EL面板与各驱动器的连接的方式进行说明，图 1省略了 EL面板所具备的像素的数量来进行表示。
[0043][EL 装置][〇〇44] 如图1所示，EL装置具备EL面板11、系统控制器12、第1选择驱动器13、第2选择驱动器14、电源驱动器15以及数据驱动器16。[〇〇45] 制造EL装置的制造工序包含对EL面板11的动作进行检查的工序即检查工序。EL面板11的检查工序包含按像素PIX的每个集合即每个像素块对EL面板11所具备的多个像素 PIX进行检查的工序即块检查工序，以及按每一个比像素块更小的像素PIX进行检查的工序即个别检查工序。[〇〇46]系统控制器12以及电源驱动器15在实施块检查工序的块驱动期间与EL面板11连接。与此相对，第1选择驱动器13、第2选择驱动器14以及数据驱动器16在块驱动期间与EL面板11不连接，在实施个别检查工序的个别驱动期间与EL面板11连接。[〇〇47]另外，在块驱动期间EL与面板11连接的构成要素即系统控制器12以及电源驱动器 15、以及与它们连接的对象即EL面板11构成了薄膜晶体管阵列装置。此时，EL面板11可以是形成EL元件0EL之前的状态，也可以是形成EL元件0EL之后的状态。
[0048][块的构成][〇〇49] EL面板11在EL面板11所具备的显示部分中，具备沿一个方向即行方向而延伸的n 条(n是4以上的整数)第1像素选择线Lslt。在n条第1像素选择线Lslt中，行序号连续的s条 (8是1!的约数且是2以上的整数)第1像素选择线Lslt构成1个第1块。在多个第1块中的各第1 块中，以构成第1块的第1像素选择线Lslt的行序号在相互不同的第1块间不重复的方式，s 条第1像素选择线Lslt与1个第1块建立了对应。而且，在n条第1像素选择线Lslt之中设定了 n/s行的第1块。
[0050]例如，第1行到第S行的第1像素选择线Lslt构成第1行的第1块，第s+1行到第2s行的第1像素选择线Lslt构成第2行的第1块。而且，第n — s行到第n行的第1像素选择线Lslt构成第n/s行的第1块。[〇〇51] EL面板11具备沿行方向延伸的n条第2像素选择线Ls2t。在n条第2像素选择线Ls2t 中，行序号连续的s条第2像素选择线Ls2t构成1个第2块。在n条第2像素选择线Ls2t中，在多个第2块中的各第2块中，以构成第2块的第2像素选择线Ls2t的行序号在相互不同的第2块间不重复的方式，s条第2像素选择线Ls2t与1个第2块建立对应。而且，在n条第2像素选择线 Ls2t之中设定了 n/s行的第2块。[〇〇52]例如，第1行到第s行的第2像素选择线Ls2t构成第1行的第2块，第s+1行到第2s行的第2像素选择线Ls2t构成第2行的第2块。而且，第n — s行到第n行的第2像素选择线Ls2t构成第n/s行的第2块。
[0053] EL面板11具备沿行方向延伸的n条电源线Lat。在n条电源线Lat中，行序号连续的s 条电源线Lat构成1个电源块。在n条电源线Lat中，在多个电源块中的各电源块中，以构成电源块的电源线Lat的行序号在相互不同的电源块间不重复的方式，s条电源线Lat与1个电源块建立对应。而且，在n条电源线Lat之中设定了 n/s行的电源块。
[0054]例如，第1行到第s行的电源线Lat构成第1行的电源块，第s+1行到第2s行的电源线 Lat构成第2行的电源块。而且，第n — s行到第n行的电源线Lat构成第n/s行的电源块。[〇〇55] EL面板11在EL面板11所具备的显示部分中具备沿与行方向正交的方向即列方向延伸的m条(m是4以上的整数)数据线Ld。在m条数据线Ld中，列序号连续的r条(r是m的约数且是2以上的整数)数据线Ld构成1个数据块。在多个数据块中的各数据块中，以构成数据块的数据线Ld的列序号在相互不同的数据块间不重复的方式，r条数据线Ld与1个数据块建立对应。而且，在m条数据线Ld之中设定了 m/r列的数据块。
[0056]例如，第1列到第r列的数据线Ld构成第1列的数据块，第r+1列到第2r列的数据线 Ld构成第2列的数据块。而且，第m—r列到第m列的数据线Ld构成第m/r列的数据块。[〇〇57]在EL面板11中，像素PIX位于n条第1像素选择线Lslt的各第1像素选择线Lslt以及 n条第2像素选择线Ls2t的各第2像素选择线Ls2t、m条数据线Ld的各数据线Ld立体交叉的部位的附近。多个像素PIX配置成由n行Xm列构成的矩阵状。配置成矩阵状的多个像素PIX按每1个选择行量的像素PIX与1条第1像素选择线Lslt连接，并且，按每1个选择行量的像素 PIX与1条第2像素选择线Ls2t连接。此外，配置成矩阵状的多个像素PIX按每1个选择行量的像素PIX与1条电源线Lat连接，并且，按每1列量的像素PIX与1条数据线Ld连接。
[0058]1个行块由1个第1块中所包含的作为选择行的一例的多个第1选择行构成，多个第 1选择行中的各第1选择行由m列像素PIX中的各像素PIX中所包含的作为要素电路的一例的像素电路DC、以及1条第1像素选择线Lslt构成，该1条第1像素选择线Lslt上并联连接有1行 m列的像素PIX。
[0059]1个列块由1个数据块中所包含的多个输出列构成，多个输出列中的各输出列由n 行像素PIX的各像素PIX所包含的像素电路DC、以及1条数据线Ld构成，该1条数据线Ld上并联连接有n行1列的像素PIX。
[0060][块电路的构成]
[0061]EL面板11具备作为行块选择电路的一例的第1块选择电路21、第2块选择电路22、 作为列块设定电路的一例的数据块设定电路23、以及电源块选择电路24。
[0062]n条第1像素选择线Lslt中的各第1像素选择线Lslt并联地连接于1个第1块选择电路21。在第1块选择电路21和系统控制器12之间，并联地连接有作为行块选择线的一例的n/ s条第1块选择线Lksl。第1块选择电路21将n条第1像素选择线Lslt中的多个第1块分别与相互不同的1条第1块选择线Lksl建立了对应。[〇〇63]第1选择驱动器13具备n行第1连接端子PLsl，n行第1连接端子PLsl分别与相互不同的1条第1个别像素选择线Lsl电连接。n条第1个别像素选择线Lsl分别与相互不同的1条第1像素选择线Lslt电连接。而且，第1块选择电路21和第1选择驱动器13分别并联地连接于 n条第1像素选择线Lslt中的各第1像素选择线Lslt。[〇〇64] n条第2像素选择线Ls2t中的各第2像素选择线Ls2t并联地连接于1个第2块选择电路22。在第2块选择电路22和系统控制器12之间，n/s条第2块选择线Lks2并联地连接。第2块选择电路22将n条第2像素选择线Ls2t中的多个第2块分别与相互不同的1条第2块选择线 Lks2建立了对应。
[0065]第2选择驱动器14具备n行第2连接端子PLs2，n行第2连接端子PLs2分别与相互不同的1条第2个别像素选择线Ls2电连接。n条第2个别像素选择线Ls2分别与相互不同的1条第2像素选择线Ls2t电连接。而且，第2块选择电路22和第2选择驱动器14分别并联地连接于 n条第2像素选择线Ls2t中的各第2像素选择线Ls2t。[〇〇66] n条电源线Lat中的各电源线Lat并联地连接于1个电源块选择电路24。在电源块选择电路24和电源驱动器15之间，并联地连接有n/s条电源块选择线La。电源块选择电路24将 n条电源线Lat中的多个电源块分别与相互不同的1条电源块选择线La建立了对应。
[0067] m条数据线Ld中的各数据线Ld并联地连接于1个数据块设定电路23。在数据块设定电路23和系统控制器12之间，并联地连接有作为列块选择线的一例的m/r条数据块设定线 Lkd。数据块设定电路23将m条数据线Ld中的多个数据块分别与相互不同的1条数据块设定线Lkd建立了对应。[〇〇68]数据驱动器16具备m列数据线端子PLd，m列的数据线端子PLd分别与相互不同的1 条数据线Ld电连接。而且，在数据块设定电路23和数据驱动器16之间，并联地连接有m条数据线Ld。[〇〇69]作为EL面板11的外部电路的逻辑电源将设定为第1选择电平HI和第1非选择电平 L1的逻辑电压独立地向第1块选择电路21以及第1选择驱动器13供给。第1块选择电路21在 EL面板11的块驱动期间，对n条第1像素选择线Lslt中的各第1像素选择线Lslt设定第1选择电平H1和第1非选择电平L1中的某一个。第1选择驱动器13在EL面板11的灰度驱动期间，对n 条第1个别像素选择线Lsl中的各第1个别像素选择线Lsl设定第1选择电平HI和第1非选择电平L1中的某一个。
[0070]逻辑电源将设定为第2选择电平H2和第2非选择电平L2的逻辑电压独立地向第2块选择电路22以及第2选择驱动器14供给。第2块选择电路22在EL面板11的块驱动期间，对n条第2像素选择线Ls2t中的各第2像素选择线Ls2t设定第2选择电平H2和第2非选择电平L2中的某一个。第2选择驱动器14在EL面板11的灰度驱动期间中，对n条第2个别像素选择线Ls2 中的各第2个别像素选择线Ls2设定第2选择电平H2和第2非选择电平L2中的某一个。
[0071]第1选择电平H1是使像素PIX所具备的保持晶体管中流动导通电流的电平即可，此夕卜，第2选择电平H2是使像素PIX所具备的选择晶体管中流动导通电流的电平即可，它们可以相互相同，也可以相互不同。此外，第1非选择电平L1是使像素PIX所具备的保持晶体管中不流动电流的电平即可，此外，第2非选择电平L2是使像素PIX所具备的选择晶体管中不流动电流的电平即可，它们可以相互相同，也可以相互不同。[〇〇72]作为EL面板11的外部电路的模拟电源将设定为基准电平VEE和显示电平VDIS的模拟电压独立地向数据块设定电路23以及数据驱动器16供给。数据块设定电路23在EL面板11 的块驱动期间，对m条数据线Ld中的各数据线Ld设定基于基准电平VEE和显示电平VDIS的电平。数据驱动器16在EL面板11的灰度驱动期间，根据显示电平VDIS生成基于灰度数据的灰度电平Vdata，对m条数据线Ld中的各数据线Ld设定灰度电平Vdata。[〇〇73] 模拟电源将设定为接地电平GND和阳极电平VAN的模拟电压独立地向电源驱动器 15供给。电源驱动器15在EL面板11的块驱动期间以及灰度驱动期间，生成写入电平Vccw，对 n条电源块选择线La分别设定写入电平Vccw，该写入电平Vccw是与基准电平VEE相同的电平。此外，电源驱动器15在EL面板11的块驱动期间以及灰度驱动期间，根据阳极电平VAN生成发光电平Vcss，对n条电源块选择线La分别设定发光电平Vcss，该发光电平Vcss是比写入电平Vccw高的高电平。[〇〇74][块选择线和块栅极线][〇〇75]第1块选择电路21通过EL面板11所具备的节点N12而与1条块栅极线Lsw电连接。第 2块选择电路22也与第1块选择电路21相同，通过EL面板11所具备的节点N12而与1条块栅极线Lsw电连接。块栅极线Lsw是用于对EL面板11设定块驱动期间的信号线，与系统控制器12 电连接。系统控制器12用于将作为块栅极线Lsw的电位的电平在允许电平和禁止电平间切换。[〇〇76]系统控制器12在EL装置10的块驱动期间对块栅极线Lsw设定允许电平。系统控制器12在EL装置10的块驱动期间以外对块栅极线Lsw设定禁止电平。
[0077]在对块栅极线Lsw设定有允许电平时，根据系统控制器12对第1块选择线Lksl输出的信号，第1块选择电路21从n条第1像素选择线Lslt之中选择1个第1块。在对块栅极线Lsw 设定有允许电平时，根据系统控制器12对第2块选择线Lks2输出的信号，第2块选择电路22 也从n条第2像素选择线Ls2t之中选择1个第2块。另一方面，在对块栅极线Lsw设定有禁止电平时，第1块选择电路21使选择第1块的功能停止，第2块选择电路22也使选择第2块的功能停止。[〇〇78]第1块选择电路21将n/s条第1块选择线Lksl分别与相互不同的1个第1块建立了对应。例如，第1行的第1块选择线Lks 1与第1行的第1块建立了对应，第2行的第1块选择线Lks 1 与第2行的第1块建立了对应。而且，第n/s行的第1块选择线Lksl与第n/s行的第1块建立了对应。
[0079]系统控制器12具备次序功能，该次序功能为，在EL面板11的块驱动期间，对n/s条第1块选择线Lksl中的各第1块选择线Lksl逐条地、按行序号顺序地设定检查对象电平。此夕卜，系统控制器12在EL面板11的块驱动期间，对n/s条第1块选择线Lksl之中没有被设定为检查对象电平的第1块选择线Lksl设定非检查对象电平。
[0080]而且，在对1条第1块选择线Lksl设定有检查对象电平时，第1块选择电路21对与该第1块选择线Lksl对应的s条第1像素选择线Lslt中的各第1像素选择线Lslt—齐地(也称为一并地)设定与检查对象电平相应的电平。与此相对，在对第1块选择线Lksl设定有非检查对象电平时，第1块选择电路21对与该第1块选择线Lksl对应的s条第1像素选择线Lslt中的各第1像素选择线Lslt—齐地设定第1非选择电平L1。[0081 ]例如，在对第1行的第1块选择线Lks 1设定有检查对象电平时，第1块选择电路21对第1行到第s行的第1像素选择线Lslt中的各第1像素选择线Lslt—齐地设定第1选择电平 H1。此外，例如，在对第1行的第1块选择线Lks 1设定有其他的检查对象电平时，第1块选择电路21仅在规定期间对第1行到第s行的第1像素选择线Lslt中的各第1像素选择线Lslt—齐地设定第1选择电平H1，之后，一齐地设定第1非选择电平L1。与此相对，对第2行的第1块选择线Lksl到第n/s行的第1块选择线Lksl设定有非检查对象电平，第1块选择电路21对第s+1 行的第1像素选择线Lslt到第n行的第1像素选择线Lslt中的各第1像素选择线Lslt—齐地设定第1非选择电平L1。[〇〇82]第2块选择电路22经由n/s条第2块选择线Lks2与系统控制器12电连接。第2块选择电路22将n/s条第2块选择线Lks2分别与相互不同的1行的行块建立了对应。例如，第1行的第2块选择线Lks2与第1行的行块建立了对应，第2行的第2块选择线Lks2与第2行的行块建立了对应。而且，第n/s行的第2块选择线Lks2与第n/s行的行块建立了对应。[〇〇83]系统控制器12所具备的次序功能为，在EL面板11的块驱动期间，对n/s条第2块选择线Lks2中的各第2块选择线Lks2逐条地、按行序号顺序地设定检查对象电平。此外，系统控制器12在EL面板11的块驱动期间，对n/s条第2块选择线Lks2之中没有被设定为检查对象电平的第2块选择线Lks2设定非检查对象电平。
[0084]而且，在对1条第2块选择线Lks2设定有检查对象电平时，第2块选择电路22对与该第2块选择线Lks2对应的s条第2像素选择线Ls2t中的各第2像素选择线Ls2t—齐地设定与检查对象电平相应的电平。与此相对，在对第2块选择线Lks2设定有非检查对象电平时，第2 块选择电路22对与该第2块选择线Lks2对应的s条第2像素选择线Ls2t中的各第2像素选择线Ls2t—齐地设定第2非选择电平L2。
[0085]例如，在对第1行的第2块选择线Lks2设定有检查对象电平时，第2块选择电路22对第1行到第s行的第2像素选择线Ls2t中的各第2像素选择线Ls2t—齐地设定第2选择电平 H2。此外，例如，在对第1行的第2块选择线Lks2设定有其他的检查对象电平时，第2块选择电路22仅在规定期间对第1行到第s行的第2像素选择线Ls2t中的各第2像素选择线Ls2t—齐地设定第2选择电平H2,之后，一齐地设定第2非选择电平L2。与此相对，对第2行的第2块选择线Lks2到第n/s行的第2块选择线Lks2设定有非检查对象电平，第2块选择电路22对第s+1 行的第2像素选择线Ls2t到第n行的第2像素选择线Ls2t中的各第2像素选择线Ls2t—齐地设定第2非选择电平L2。[〇〇86]电源块选择电路24经由n/s条电源块选择线La与电源驱动器15电连接。电源块选择电路24将n/s条电源块选择线La分别与相互不同的1行的电源块建立了对应。例如，第1行的电源块选择线La与第1行的电源块建立了对应，第2行的电源块选择线La与第2行的电源块建立了对应。而且，第n/s行的电源块选择线La与第n/s行的电源块建立了对应。[〇〇87]系统控制器12所具备的次序功能为，在EL面板11的块驱动期间，通过电源驱动器 15的驱动，对n/s条电源块选择线La中的各电源块选择线La逐条地、按行序号顺序地设定检查对象电平。此外，系统控制器12在EL面板11的块驱动期间，通过电源驱动器15的驱动，对 n/s条电源块选择线La之中没有被设定为检查对象电平的电源块选择线La设定非检查对象电平。
[0088]而且，在对1条电源块选择线La设定有检查对象电平时，电源块选择电路24对与该电源块选择线La对应的s条电源线Lat中的各电源线Lat—齐地设定与检查对象电平相应的电平。与此相对，在对电源块选择线La设定有非检查对象电平时，电源块选择电路24对与该电源块选择线La对应的s条电源线Lat中的各电源线Lat—齐地设定基准电平VEE。
[0089]例如，在对第1行的电源块选择线La设定有检查对象电平时，第1行到第s行的电源线Lat中的各电源线Lat被一齐地设定写入电平Vccw。此外，例如，对第1行的电源块选择线 La设定有其他的检查对象电平时，仅在规定期间，第1行到第s行的电源线Lat中的各电源线 Lat被一齐地设定为写入电平Vccw，之后，被一齐地设定为发光电平Vcss。与此相对，对第2 行的电源块选择线La到第n/s行的电源块选择线La设定有非检查对象电平，对第s+1行的电源线Lat到第n行的电源线Lat中的各电源线Lat—齐地设定基准电平VEE。
[0090]系统控制器12所具备的次序功能为，使n/s条第1块选择线Lksl、n/s条第2块选择线Lks2、n/s条电源块选择线La之中被设定为检查对象电平的选择线的行序号一致。而且， 系统控制器12所具有的次序功能为，在第1像素选择线Lslt、第2像素选择线Ls2t以及电源线Lat中使与检查对象电平相应的电平的设定按照每个行块而同步。[〇〇91]数据块设定电路23与第1块选择电路21以及第2块选择电路22同样，通过EL面板11 所具备的节点N12而与1条块栅极线Lsw电连接。即，第1块选择电路21、第2块选择电路22以及数据块设定电路23分别并联地连接于1条块栅极线Lsw。
[0092]在对块栅极线Lsw设定有允许电平时，数据块设定电路23根据系统控制器12输出的信号，从m条数据线Ld之中选择1个列块。在对块栅极线Lsw设定有禁止电平时，数据块设定电路23使选择列块的功能停止。
[0093]数据块设定电路23经由m/r条数据块设定线Lkd与系统控制器12电连接。数据块设定电路23将m/r条数据块设定线Lkd分别与相互不同的1列的列块建立了对应。例如，第1列的数据块设定线Lkd与第1列的列块建立了对应，第2列的数据块设定线Lkd与第2列的列块建立了对应。而且，第m/r列的数据块设定线Lkd与第m/r列的列块建立了对应。[〇〇94]系统控制器12具备电流测定部23a，该电流测定部23a测定在m/r条数据块设定线 Lkd中的各数据块设定线Lkd中流动的电流来作为检测电流I。系统控制器12具备将检测电流的测定结果和数据块设定线Lkd的列序号相互建立对应而存储的存储部。[〇〇95]系统控制器12所具备的次序功能为，在EL面板11的块驱动期间，对m/r条数据块设定线Lkd中的各数据块设定线Lkd—齐地设定检查对象电平，使电流测定部23a测定在数据块设定线Lkd中流动的电流。而且，数据块设定电路23对m条数据线Ld中的各数据线Ld—齐地设定与检查对象电平相应的电平。
[0096]例如，在对m/r条数据块设定线Lkd中的各数据块设定线Lkd设定有检查对象电平时，数据块设定电路23对m条数据线Ld中的各数据线Ld—齐地设定与黑显示相当的灰度电平VdatB。此外，例如，在对m/r条数据块设定线Lkd中的各数据块设定线Lkd设定有其他的检查对象电平时，数据块设定电路23对m条数据线Ld中的各数据线Ld—齐地设定与白显示相当的灰度电平VdatW。此外，例如，在对m/r条数据块设定线Lkd中的各数据块设定线Lkd设定有其他的检查对象电平时，数据块设定电路23仅在规定期间对m条数据线Ld中的各数据线 Ld—齐地设定与黑显示相当的灰度电平VdatB，之后，一齐地设定与白显示相当的灰度电平 Vdatff〇[〇〇97]另外，与黑显示相当的灰度电平VdatB被设定为与写入电平Vccw相同的电平。此夕卜，与白显示相当的灰度电平VdatW是比写入电平Vccw低的低电平，而且设定为与白显示相当的灰度电平VdatW和写入电平Vccw之差与驱动晶体管T1的阈值电压相比足够大。
[0098]系统控制器12所具备的次序功能为，在EL面板11的块驱动期间，每当新的第1块选择线Lksl被设定有检查对象电平时，对m/r条数据块设定线Lkd中的各数据块设定线Lkd设定检查对象电平，对数据块设定线Lkd中流动的电流进行测定。而且，系统控制器12所具有的次序功能为，使成为检查对象的行块的设定与检测电流I的测定按每个行块而同步。
[0099]由此，系统控制器12从第1行的行块到第n/s行的行块逐个行块地、按行序号顺序地取得第1列到第m/r列的各列块中的检测电流I。此时，由于s行Xr列的像素PIX位于1个行块与1个列块立体交叉的部位，因此系统控制器12所测定的每条数据块设定线Lkd的检测电流I是代表了由这些s行Xr列的像素PIX构成的像素块的检查结果的代表值。而且，系统控制器12将由(n/s)行X(m/r)列的代表值构成的数据作为EL面板11的检查结果来存储。
[0100][各种驱动器的构成]
[0101]系统控制器12在EL装置10的灰度驱动期间，基于从外部输入的影像信号，生成用于对第1选择驱动器13的驱动进行控制的第1选择控制信号SC0N1，将第1选择控制信号 SC0N1向第1选择驱动器13输入。
[0102]第1选择驱动器13具备移位寄存器，该移位寄存器将从系统控制器12输出的第1选择控制信号SC0N1作为启动脉冲(startpulse)并使其依次移位。移位寄存器按照行序号顺序输出与第1行的第1像素选择线Lslt对应的移位信号?与第n行的第1像素选择线Lslt对应的移位信号。[〇1〇3]第1选择驱动器13具备输出缓冲器，该输出缓冲器生成将移位信号的电平变换为第1选择电平H1后得到的第1选择信号。输出缓冲器向与移位信号对应的行的第1像素选择线Lslt输出被设定为第1选择电平H1的第1选择信号，向与移位信号不对应的行的第1像素选择线Lslt输出被设定为第1非选择电平L1的第1选择信号。而且，第1选择驱动器13按照行序号顺序对n条第1像素选择线Lslt中的各第1像素选择线Lslt输出被设定为第1选择电平 H1的第1选择信号，按每个选择行来选择n行Xm列的像素PIX中的各像素PIX。[〇1〇4]系统控制器12在EL装置10的驱动期间，基于从外部输入的影像信号，生成用于对第2选择驱动器14的驱动进行控制的第2选择控制信号SC0N2,将第2选择控制信号SC0N2向第2选择驱动器14输入。[〇1〇5]第2选择驱动器14具备移位寄存器，将从系统控制器12输出的第2选择控制信号 SC0N2作为启动脉冲并使其依次移位。移位寄存器按照行序号顺序输出与第1行的第2像素选择线Ls2t对应的移位信号?与第n行的第2像素选择线Ls2t对应的移位信号。
[0106]第2选择驱动器14具备输出缓冲器，该输出缓冲器生成将移位信号的电平变换为第2选择电平H2后得到的第2选择信号。输出缓冲器向与移位信号对应的行的第2像素选择线Ls2t输出被设定为第2选择电平H2的第2选择信号，对与移位信号不对应的行的第2像素选择线Ls2t输出被设定为第2非选择电平L2的第2选择信号。而且，第2选择驱动器14按照行序号顺序对n条第2像素选择线Ls2t中的各第2像素选择线Ls2t输出被设定为第2选择电平 H2的第2选择信号，按每个选择行来选择n行Xm列的像素PIX中的各像素PIX。[〇1〇7]系统控制器12在EL装置10的灰度驱动期间，基于从外部输入的影像信号，从影像信号中提取影像信号中所包含的灰度成分，将灰度成分变换为作为数字值的输入数据。系统控制器12按照列序号顺序将EL面板11中的每1个选择行的量的输入数据向数据驱动器16 输出。此外，系统控制器12生成用于控制数据驱动器16的驱动的数据控制信号SC0N4,将数据控制信号SC0N4向数据驱动器16输入。
[0108]数据驱动器16将从系统控制器12输出的每个像素PIX的输入数据按照1个选择行的量按列序号顺序进行保持。数据驱动器16基于被保持的1个选择行的量的输入数据，生成作为每个数据线Ld的电位的灰度电平Vdata，对m条数据线Ld中的各数据线Ld—齐地设定灰度电平Vdata。系统控制器12在灰度驱动期间使数据驱动器16执行基于这样的灰度电平 Vdata的像素PIX的驱动。[〇1〇9]系统控制器12在EL装置10的灰度驱动期间，基于从外部输入的影像信号，生成用于对电源驱动器15的驱动进行控制的电源控制信号SC0N3，将该电源控制信号SC0N3向电源驱动器15输入。
[0110]电源驱动器15具备基于电源控制信号SC0N3而被驱动的定时发生器以及输出缓冲器。定时发生器生成与n条电源块选择线La中的各电源块选择线La对应的定时信号。输出缓冲器将定时发生器所生成的定时信号变换为规定的电平，作为电源信号向n/s条电源块选择线La中的各电源块选择线La输出。
[0111]例如，系统控制器12为了使第i行(i是从1到n的整数)的像素PIX执行写入动作，通过电源驱动器15的驱动，对与i行的电源线Lat对应的电源块选择线La设定写入电平Vccw。 此外，系统控制器12为了使第i行的像素PIX执行发光动作，通过电源驱动器15的驱动，对与 i行的电源线Lat对应的电源块选择线La设定发光电平Vcss。
[0112][像素的构成][〇113]接下来，参照图2对EL面板11所具备的像素PIX的构成进行说明。
[0114]如图2所示，多个像素PIX分别具备作为电流驱动元件的EL元件0EL和用于驱动EL 元件0EL的像素电路DC。像素电路DC具备驱动晶体管T1、保持晶体管T2、选择晶体管T3及保持电容Cs。另外，在本实施方式中，在EL面板11的构成要素之中通过EL元件0EL以外的构成要素构成了薄膜晶体管阵列装置。
[0115]驱动晶体管T1是n沟道型晶体管，驱动晶体管T1的栅极通过节点N1而与保持晶体管T2的源极电连接。驱动晶体管T1的源极通过节点N2而与EL元件0EL的阳极电连接，驱动晶体管T1的漏极通过节点N3而与电源线Lat电连接。驱动晶体管T1具有在饱和区域中流动与栅极-源极间的电压相应的驱动电流的功能。[〇116] EL元件0EL的阳极通过节点N2而与驱动晶体管T1的源极电连接，EL元件0EL的阴极被施加有设定成与写入电平Vccw相同电平的阴极电压。
[0117]保持电容Cs所具有的两电极之中的第1电极通过节点N1而与驱动晶体管T1的栅极电连接，保持电容Cs所具有的两电极之中的第2电极与驱动晶体管T1的源极电连接。保持电容Cs可以是在驱动晶体管T1的栅极与驱动晶体管T1的源极之间形成的寄生电容，也可以是在驱动晶体管T1的栅极与驱动晶体管T1的源极之间另外具备的电容元件，也可以是这两者的组合。保持电容Cs具有对驱动晶体管T1的栅极-源极间的电压进行保持的功能。
[0118]保持晶体管T2是n沟道型晶体管，保持晶体管T2的栅极与第1像素选择线Lslt电连接。保持晶体管T2的漏极通过节点N2而与驱动晶体管T1的漏极电连接，保持晶体管T2的源极通过节点N1而与驱动晶体管T1的栅极电连接。
[0119]保持晶体管T2具有基于对第1像素选择线Lslt设定的电平来选择是否使驱动晶体管T1进行二极管连接的功能。此外，保持晶体管T2还具有在使驱动晶体管T1进行二极管连接时使保持电容Cs保持与电源线Lat的电平与数据线Ld的电平之差相应的电压的功能。
[0120]选择晶体管T3是n沟道型晶体管，选择晶体管T3的栅极与第2像素选择线Ls2t电连接。选择晶体管T3的源极与数据线Ld电连接，选择晶体管T3的漏极通过节点N2而与驱动晶体管T1的源极电连接。[〇121]选择晶体管T3具有基于对第2像素选择线Ls2t设定的电平来选择是否使驱动晶体管T1的源极与数据线Ld电连接的功能。此外，选择晶体管T3具有与驱动晶体管T1以及保持晶体管T2协同动作来使保持电容Cs保持与电源线Lat的电平与数据线Ld的电平之差相应的电压的功能。
[0122][电平设定]
[0123]接下来，将一个像素作为一例，对通过系统控制器12的次序功能而设定的第1像素选择线Lslt、第2像素选择线Ls2t、电源线Lat以及数据线Ld各自的电位即电平进行说明。
[0124]系统控制器12在灰度驱动期间，驱动第1选择驱动器13、第2选择驱动器14、电源驱动器15以及数据驱动器16,使它们依次执行写入动作以及发光动作。
[0125]系统控制器12在块驱动期间，驱动第1块选择电路21、第2块选择电路22、数据块设定电路23以及电源块选择电路24,使它们依次执行黑重置动作以及检测动作。
[0126]另外，块驱动期间为，在EL装置的制造工序中，可以设定在形成EL元件0EL之前的薄膜晶体管阵列装置的检查工序，也可以设定在形成EL元件0EL之后的薄膜晶体管阵列装置的检查工序中。在本实施方式中，在这些时机之中，示出了块驱动期间设定在形成EL元件 0EL之前的薄膜晶体管阵列装置的检查工序中的一例。此外，作为块驱动期间中的检查内容的一例，示出了驱动晶体管T1以及保持晶体管T2的截止特性检查。
[0127]如图2所示，在写入动作中，第1选择驱动器13首先对第1像素选择线Lslt设定第1 选择电平H1，使保持晶体管T2向导通状态转变。第2选择驱动器14对第2像素选择线Ls2t设定第2选择电平H2,使选择晶体管T3向导通状态转变。电源驱动器15将电源线Lat设定为写入电平Vccw。然后，数据驱动器16对数据线Ld设定灰度电平Vdata。由此，作为驱动晶体管T1 的栅极-源极间电压Vgs，与写入电平Vccw与灰度电平Vdata之差相应的电压被写入保持电容Cs〇
[0128]系统控制器12驱动第1选择驱动器13、第2选择驱动器14、电源驱动器15以及数据驱动器16,从第1行到第n行，按照行序号顺序对每一行的像素PIX反复执行这样的向保持电容Cs的写入动作。
[0129]在发光动作中，第1选择驱动器13对第1像素选择线Lslt设定第1非选择电平L1，使保持晶体管T2向截止状态转变。第2选择驱动器14对第2像素选择线Ls2t设定第2非选择电平L2,使选择晶体管T3向截止状态转变。电源驱动器15将电源线Lat设定成发光电平Vcss。 通过这样的电平的变更，驱动晶体管T1基于发光电平Vcss与基准电平VEE之差，使EL元件 0EL中流动与被写入保持电容Cs的电压相应的驱动电流Id，使EL元件0EL发光。而且，第1选择驱动器13、第2选择驱动器14、电源驱动器15以及数据驱动器16从第1行到第n行，从写入动作结束了的行开始依次使每个选择行的m列的像素PIX执行这样的EL元件0EL的发光动作。
[0130]在块驱动期间中，第1选择驱动器13、第2选择驱动器14以及数据驱动器16与EL面板11不连接，n行的第1连接端子PLsl、n行的第2连接端子PLs2及m列的数据线端子PLd分别被设定成浮动端。
[0131]如图3所示，在黑重置动作中，第1块选择电路21对第1像素选择线Lslt设定第1选择电平H1，使保持晶体管T2向导通状态转变。第2块选择电路22对第2像素选择线Ls2t设定第2选择电平H2,使选择晶体管T3向导通状态转变。电源驱动器15将电源线Lat设定为写入电平Vccw。数据块设定电路23对数据线Ld设定与黑显示相当的灰度电平VdatB。
[0132]此时，保持晶体管T2与选择晶体管T3是导通状态，另一方面，与黑显示相当的灰度电平VdatB是与写入电平Vccw相同的电平。因此，驱动晶体管T1是被进行二极管连接的状态，另一方面在电源线Lat与数据线Ld之间不流动驱动电流Id。其结果，保持晶体管T2和选择晶体管T3将与灰度电平VdatB与写入电平Vccw之差相当的低电平L的电压写入保持电容 Cs〇
[0133]在检测动作中，第1块选择电路21对第1像素选择线Lslt设定第1非选择电平L1，使保持晶体管T2向截止状态转变。第2块选择电路22持续对第2像素选择线Ls2t设定第2选择电平H2,使选择晶体管T3维持导通状态。电源驱动器15将电源线Lat设定为作为高电平的发光电平Vcss。而且，系统控制器12在电流测定部23a中计测m/r条数据块设定线Lkd中的各数据块设定线Lkd中流动的电流来作为检测电流I。
[0134]图4至图6是表示黑重置动作和检测动作中的检测电流I的推移的时间图，示出了驱动晶体管T1的截止特性以及保持晶体管的截止特性按每个图号而相互不同的例子。图4 是表示驱动晶体管T1以及保持晶体管T2具有正常的截止特性时的检测电流I的推移的时间图。图5是表示在保持晶体管T2中流动截止电流时的检测电流I的推移的时间图。图6是表示在驱动晶体管T1中流动截止电流时的检测电流I的推移的时间图。
[0135]如图4所示，在黑重置动作被执行的黑重置期间Tbrset，通过第1选择电平H1以及第2选择电平H2的设定，保持晶体管T2和选择晶体管T3向导通状态转变，伴随着保持晶体管 T2向导通状态的转变，驱动晶体管T1向导通状态转变。此外，通过写入电平Vccw以及与黑显示相当的灰度电平VdatB的设定，与灰度电平VdatB与写入电平Vccw之差相当的低电平L的电压被写入保持电容Cs。
[0136]在检测动作被执行的检测期间Tins，通过第1选择电平HI以及第2选择电平H2的设定，保持晶体管T2向截止状态转变(实线匪T2)，另一方面，选择晶体管T3维持导通状态。此时，由于通过黑重置动作而被写入的保持电容Cs的电压是低电平L，因此伴随着保持晶体管 T2向截止状态的转变，驱动晶体管T1也向截止状态转变(实线NMT1)。而且，通过发光电平 Vcss以及与黑显示相当的灰度电平VdatB的设定，由截止状态的驱动晶体管T1和导通状态的选择晶体管T3构成的串联电路中被施加与发光电平Vcss与相当于黑显示的灰度电平 VdatB之差相当的正向的偏压。
[0137]这里，在驱动晶体管T1的截止特性和保持晶体管T2的截止特性正常的情况下，被写入保持电容Cs的电压维持低电平L，且电流测定部23a所检测出的检测电流I示出大致0。
[0138]与此相对，如图5所示，在保持晶体管T2中流动不能忽视的截止电流时，例如，在保持晶体管T2的栅极膜含有多个缺陷时，在检测期间Tins若发光电平Vcss被设定，则保持晶体管T2如实线所示那样，与导通状态相同地持续维持接通状态。而且，根据保持晶体管T2中流动截止电流的情况，与相当于黑显示的灰度电平VdatB与发光电平Vcss之差相当的高电平H的电压被写入保持电容Cs。此时，由于被写入保持电容Cs的电压超过驱动晶体管T1的阈值电压，因此驱动晶体管T1从截止状态向在饱和区域驱动的导通状态转变。其结果，在保持晶体管T2中流动不能忽视的截止电流时，在发光电平Vcss设定以后，保持晶体管T2的截止电流DT作为检测电流I而逐渐上升。
[0139]此外，如图6所示，在驱动晶体管T1中流动不能忽视的截止电流时，例如，在驱动晶体管T1的源极-漏极间发生短路时，在检测期间Tins若发光电平Vcss被设定，则驱动晶体管 T1如实线所示那样，与导通状态相同地持续维持接通状态。其结果，在驱动晶体管T1中流动不能忽视的的截止电流时，在发光电平Vcss的设定以后，驱动晶体管T1的截止电流DT作为检测电流I而立即上升。
[0140]这里，系统控制器12测定在m/r条数据块设定线Lkd的各数据块设定线Lkd中流动的电流来作为检测电流I，将该检测电流I的测定结果和数据块设定线Lkd的列序号相互建立对应而存储。此时，由于相互不同的r条数据线Ld并联地连接于1条数据块设定线Lkd，因此1条数据块设定线Lkd中流动的检测电流I示出在r列的像素PIX的各像素PIX中流动的检测电流I的总和。[〇141]所以，如果是使数据块设定线Lkd中流动的检测电流I的测定结果与数据块设定线 Lkd的列序号相互建立了对应的构成，则针对在1个列块和1个行块交叉的部位所包含的全部像素PIX，能够同时确认驱动晶体管T1的截止特性是否正常。此外，同样，针对1个列块和1 个行块交叉的部位所包含的全部像素PIX，也能够同时确认保持晶体管T2的截止特性是否正常。
[0142][块电路的详细构成]
[0143]参照图7?图9,对第1块选择电路21、第2块选择电路22、数据块设定电路23以及电源块选择电路24的详细构成的一例进行说明。另外，图7中，为了便于说明第1块选择线Lksl 及第2块选择线Lks2与块栅极线Lsw的连接关系，针对第1块选择电路21和第2块选择电路 22,示出了共用的1条块栅极线Lsw。此外，图7中，为了便于说明第1块选择线Lksl与第1像素选择线Lslt的连接关系、以及第2块选择线Lks2与第2像素选择线Ls2t的连接关系，在括号内附加示出了行序号。在图8中也同样地为了便于说明数据块设定线Lkd与数据线Ld的连接关系，在括号内附加示出了列序号，在图9中也同样地为了便于说明电源块选择线La与电源线Lat的连接关系，在括号内附加示出了行序号。
[0144][第1、第2块选择电路][〇145]如图7所示，第1块选择电路21具备作为第1切换电路的一例的n行第1切换晶体管 TsUn行第1切换晶体管Tsl中的各第1切换晶体管Tsl与像素PIX所具备的晶体管相同，都是 n沟道型晶体管。
[0146]n行第1切换晶体管Tsl各自的栅极并联地连接于1条块栅极线Lsw。在n行第1切换晶体管Tsl各自的漏极中，行序号连续的s行第1切换晶体管Tsl各自的漏极并联地连接于共用的1条第1块选择线Lksl。在n/s条第1块选择线Lksl的各第1块选择线Lksl中，以并联地连接于1条第1块选择线Lksl的s行第1切换晶体管Tsl的行序号在相互不同的第1块选择线 Lksl间不重复的方式，s行第1切换晶体管Tsl统一地与1个第1块选择线Lksl建立了对应。n 行第1切换晶体管Tsl各自的源极与相互不同的1条第1像素选择线Lslt电连接。
[0147]第2块选择电路22具备作为第2切换电路的一例的n行第2切换晶体管Ts2。!!行第2 切换晶体管Ts2中的各第2切换晶体管Ts2与像素PIX所具备的晶体管相同，都是n沟道型晶体管。
[0148]n行第2切换晶体管Ts2各自的栅极与第1切换晶体管Tsl相同，并联地连接于1条块栅极线Lsw。在n行第2切换晶体管Ts2各自的漏极中，行序号连续的s行第2切换晶体管Ts2各自的漏极并联地连接于共用的1条第2块选择线Lks2。在n/s条第2块选择线Lks2的各第2块选择线Lks2中，以并联地连接于1条第2块选择线Lks2的s行第2切换晶体管Ts2的行序号在相互不同的第2块选择线Lks2间不重复的方式，s行第2切换晶体管Ts2统一地与1个第2块选择线Lks2建立了对应。n行第2切换晶体管Ts2各自的源极与相互不同的1条第2像素选择线 Ls2t电连接。
[0149]例如，第1行到第n行的第1切换晶体管Tsl的栅极与共用的1条块栅极线Lsw电连接，第1行到第n行的第2切换晶体管Ts2的栅极也与相同的块栅极线Lsw电连接。[〇150]第1行到第s行的第1切换晶体管Ts 1各自的漏极并联地连接于与第1行的第1块建立了对应的1条第1块选择线Lks 1 (1)。第1行的第1切换晶体管Ts 1的源极与第1行的第1像素选择线Ls 11 (1)电连接，第s行的第1切换晶体管Ts 1的源极与第s行的第1像素选择线Ls 11 (s)电连接。[〇151]第1行到第s行的第2切换晶体管Ts2各自的漏极并联地连接于与第1行的第1块建立了对应的1条第2块选择线Lks2(l)。第1行的第2切换晶体管Ts2各自的源极与第1行的第2 像素选择线Ls2t(l)电连接，第s行的第2切换晶体管Ts2的源极与第s行的第2像素选择线 Ls2t(s)电连接。
[0152]第s+1行到第2s行的第1切换晶体管Tsl各自的漏极并联地连接于与第2行的第1块建立了对应的1条第1块选择线Lksl(2)。第s+1行的第1切换晶体管Tsl的源极与第s+1行的第1像素选择线Lslt(s+1)电连接，第2s行的第1切换晶体管Tsl的源极与第2s行的第1像素选择线Lslt(2s)电连接。
[0153]第s+1行到第2s行的第2切换晶体管Ts2各自的漏极并联地连接于与第2行的第2块建立了对应的1条第2块选择线Lks2(2)。第s+1行的第2切换晶体管Ts2的源极与第s+1行的第2像素选择线Ls2t(s+1)电连接，第2s行的第2切换晶体管Ts2的源极与第2s行的第2像素选择线Ls2t(2s)电连接。
[0154]而且，第n — s+1行到第n行的第1切换晶体管Tsl各自的漏极并联地连接于与第n/s 行的第1块建立了对应的1条第1块选择线Lksl(n/s)。第n — s+1行的第1切换晶体管Tsl的源极与第n — s+1行的第1像素选择线Lslt(n — s+1)电连接，第n行的第1切换晶体管Tsl的源极与第n行的第1像素选择线Lslt(n)电连接。
[0155]第n — s+1行到第n行的第2切换晶体管Ts2各自的漏极并联地连接于与第n/s行的第2块建立了对应的1条第2块选择线Lks2(n/s)。第n — s+1行的第2切换晶体管Ts2的源极与第n — s+1行的第2像素选择线Ls2t(n — s+1)电连接，第n行的第2切换晶体管Ts2的源极与第 n行的第2像素选择线Ls2t(n)电连接。
[0156]而且，在系统控制器12对块栅极线Lsw设定有允许电平时，全部第1切换晶体管Tsl 一齐地向使第1块选择线Lksl与第1像素选择线Lslt接通的导通状态转变。全部第2切换晶体管Ts2也一齐地向使第2块选择线Lks2与第2像素选择线Ls2t接通的导通状态转变。
[0157]在该状态下，例如，在对与第1行的第1块对应的第1块选择线Lksl设定有检查对象电平时，通过导通状态的第1切换晶体管Tsl，与检查对象电平相应的电平被一齐地设定于第1行的第1像素选择线Lslt(l)到第s行的第1像素选择线Lslt(s)。与此相对，在对与第1行的第1块对应的第1块选择线Lksl设定有非检查对象电平时，通过导通状态的第1切换晶体管Tsl，第1非选择电平L1被一齐地设定于第1行的第1像素选择线Lslt(l)到第s行的第1像素选择线Lslt(s)。
[0158][数据块电路]
[0159]如图8所示，数据块设定电路23具备作为输出电路的一例的m列第3切换晶体管Td。 m列第3切换晶体管Td中的各第3切换晶体管Td与像素PIX所具备的晶体管相同，都是n沟道型晶体管。
[0160]m列第3切换晶体管Td各自的栅极与第1切换晶体管Tsl以及第2切换晶体管Ts2相同，并联地连接于块栅极线Lsw。在m列第3切换晶体管Td各自的漏极中，列序号连续的r列第 3切换晶体管Td各自的漏极并联地连接于共用的1条数据块设定线Lkd。在m/r条数据块设定线Lkd的各数据块设定线Lkd中，以并联地连接于1条数据块设定线Lkd的r列第3切换晶体管 Td的列序号在相互不同的数据块设定线Lkd间不重复的方式，r列第3切换晶体管Td统一地与1个数据块设定线Lkd建立了对应。m行第3切换晶体管Td各自的源极与相互不同的1条数据线Ld电连接。
[0161]例如，第1列到第r列的第3切换晶体管Td的栅极与共用的1条块栅极线Lsw电连接。 第1列到第r列的第3切换晶体管Td各自的漏极并联地连接于与第1列的数据块建立了对应的1条数据块设定线Lkd(l)。第1列的第3切换晶体管Td的源极与第1列的数据线Ld(l)电连接，第r列的第3切换晶体管Td的源极与第r行的数据线Ld(r)电连接。
[0162]第r+1列到第2r列的第3切换晶体管Td各自的漏极并联地连接于与第2列的数据块建立了对应的1条数据块设定线Lkd(2)。第r+1列的第3切换晶体管Td的源极与第r+1列的数据线Ld(r+1)电连接，第2r列的第3切换晶体管Td的源极与第2r列的数据线Ld(2r)电连接。
[0163]而且，第m — r+l列到第m列的第3切换晶体管Td各自的漏极并联地连接于与第m/r 列的数据块建立了对应的1条数据块设定线Lkd(m/r)。第m—r+1列的第1切换晶体管Tsl的源极与第m—r+1列的数据线Ld(m—r+1)电连接，第m列的第3切换晶体管Td的源极与第m列的数据线Ld (m)电连接。
[0164]而且，在系统控制器12对块栅极线Lsw设定有允许电平时，全部第3切换晶体管Td 一齐地向使数据块设定线Lkd与数据线Ld接通的导通状态转变。从该状态起，在对全部数据块设定线Lkd中的各数据块设定线Lkd设定有与黑显示相当的灰度电平VdatB时，通过导通状态的第3切换晶体管Td，对全部数据线Ld中的各数据线Ld—齐地设定与黑显示相当的灰度电平VdatB。
[0165]此时，在与第1列的数据块对应的数据块设定线Lkd(l)中流动着第1列的数据线Ld (1)到第r列的数据线Ld(r)各自的数据线Ld中流动的电流的合计。在与第2列的数据块对应的数据块设定线Lkd(2)中流动着第r+1列的数据线Ld(r+1)到第2r列的数据线Ld(2r)各自的数据线Ld中流动的电流的合计。在与第m/r列的数据块对应的数据块设定线Lkd(m/r)中流动着第m—r +1列的数据线Ld (m—r +1)到第m列的数据线Ld (m)各自的数据线Ld中流动的电流的合计。而且，系统控制器12的电流测定部23a测定m/r条数据块设定线Lkd的各数据块设定线Lkd中流动的电流，作为每个数据块的检测电流I来存储测定结果。
[0166][电源块电路]
[0167]如图9所示，在电源块选择电路24中，在n/s条电源块选择线La中的各电源块选择线La上并联地连接着s条电源线Lat。例如，在与第1行的电源块对应的电源块选择线La上， 并联地连接着第1行的电源线Lat(l)到第s行的电源线Lat(2)。在与第2行的电源块对应的电源块选择线La上，并联地连接着第s+1行的电源线Lat (s+1)到第2s行的电源线Lat (2s)。 而且，在与第n/s行的电源块对应的电源块选择线La上，并联地连接着第n — s+1行的电源线 Lat(n — s+1)到第n行的电源线Lat(n)。
[0168]而且，系统控制器12通过电源驱动器15,例如对与第1行的电源块对应的电源块选择线La设定发光电平Vcss时，对第1行的电源线Lat (1)到第s行的电源线Lat (s)—齐地设定发光电平Vcss。与此同时，系统控制器12通过电源驱动器15,对与第2行以后的电源块对应的电源块选择线La设定写入电平Vccw时，对第s+1行的电源线Lat(s+1)到第n行的电源线 Lat(n)一齐地设定写入电平Vccw。
[0169][EL装置的作用]
[0170]基于在块驱动期间进行的块检查工序中的EL装置的动作、以及在灰度驱动期间进行的EL装置的动作，对薄膜晶体管阵列装置的驱动方法以及EL装置的驱动方法的一例进行说明。
[0171][块驱动期间]
[0172]首先，在块检查工序中，系统控制器12对块栅极线Lsw设定允许电平，第1切换晶体管Tsl、第2切换晶体管Ts2以及第3切换晶体管Td全部向导通状态转变。
[0173]接着，系统控制器12对与第1行的行块对应的第1块选择线Lksl、第2块选择线Lks2 以及电源块选择线La分别设定检查对象电平。此外，系统控制器12对全部数据块设定线Lkd 分别设定检查对象电平。由此，系统控制器12对第1行的行块中所包含的全部像素电路DC中的各像素电路DC执行上述的设定动作和检测动作，取得第1行的行块中所包含的m/r个像素块各自的检查结果。[〇174]然后，系统控制器12从第2行的行块到第n/s行的行块，按行序号顺序反复进行从 n/s行的行块之中选择1行的行块的行块选择，取得全部像素块中的各像素块的检查结果。 由此，每个作为像素PIX的集合的像素块的像素PIX的检查即块检查工序结束。
[0175]另外，在块检查工序中，全部像素块分别被确认是否是正常的像素块，当被认定是不具有正常的检查结果的像素块时，该像素块被作为再检查块来对待。而且，针对再检查块，按比像素块更小的每1个像素PIX来进行检查，S卩，实施个别检查工序。
[0176]在个别检查工序中，首先，系统控制器12对块栅极线Lsw设定禁止电平，第1切换晶体管Tsl、第2切换晶体管Ts2以及第3切换晶体管Td全部向截止状态转变。
[0177]接着，系统控制器12对再检查块中所包含的第1像素选择线Lslt、第2像素选择线 Ls2t以及电源线Lat分别设定检查对象电平，且对全部数据线Ld分别设定检查对象电平。此时，外部的测定设备所具备的检查探头对在全部数据线Ld的各数据线Ld中流动的电流进行测定。由此，外部的测定设备取得再检查块中所包含的m/r个像素块各自的检查结果。[〇178][灰度驱动期间]
[0179]在系统控制器12对块栅极线Lsw设定禁止电平时，第1切换晶体管Tsl、第2切换晶体管Ts2以及第3切换晶体管Td全部向截止状态转变。由此，系统控制器12禁止每个像素块的像素PIX的驱动，设定灰度驱动期间。
[0180]接着，系统控制器12从第1行的选择行到第n行的选择行，按行序号顺序执行针对1 个选择行中所包含的全部的各像素PIX的写入动作，对写入动作结束了的选择行执行发光动作。由此，系统控制器12针对EL面板11中所包含的全部像素PIX中的各像素PIX执行写入动作和发光动作。
[0181]根据上述实施方式，获得了以下列举的效果。
[0182](1)能够一次性地确认1个像素块中所包含的全部像素电路DC正常动作的情况。所以，与逐个地使s行Xr列的像素电路DC中的各像素电路DC驱动的情况相比，确定正常的像素电路DC所需的时间较短即可。
[0183](2)1个行块中所包含的s行Xm列的像素电路DC各自的输出按每个列块被汇总。因此，与s行Xm列的像素电路DC各自的输出按每1个输出列来进行的情况相比，确定正常驱动的像素电路DC所处的范围所需的时间更短即可。
[0184](3)通过对块栅极线Lsw的允许电平的设定，使得按每个行块的驱动和按每个列块的输出在相同的定时被允许。此外，通过对块栅极线Lsw的禁止电平的设定，使得按每个行块的驱动和按每个列块的输出也在相同的定时被禁止。其结果，能够容易地允许按每个行块的驱动和按每个列块的输出，且能够容易地禁止按每个行块的驱动和按每个列块的输出。
[0185](4)在1个像素块所包含的s行Xr列的像素电路DC的一部分不正常动作的情况下， 该像素块被作为再检查块来对待。而且，通过对块栅极线Lsw设定有禁止电平，使得能够按照再检查块中的每个选择行进行驱动。其结果，能够在比像素块更小的范围中确认像素电路DC是否正常动作。
[0186](5)系统控制器12由于执行按每个行块的驱动和按每个列块的输出的测定，因此， 与外部的测定设备执行这些动作的构成相比，能够减轻如检查对象电平的设定、该设定的同步等这样的、在像素电路DC的检查中向外部请求的负荷。
[0187]另外，上述实施方式也能够如以下这样变更后实施。
[0188][检查方式]
[0189]?对像素电路DC的检查不仅限于驱动晶体管T1的截止特性的检查以及保持晶体管的截止特性的检查，例如，也可以是选择晶体管T3的截止特性的检查，也可以是驱动晶体管n的导通特性的检查。即使是这样的检查方式，也能够得到与上述(1)到(5)同等的效果。 [〇19〇][选择晶体管的截止特性检查]
[0191]图10以及图11是表示选择晶体管T3的截止特性检查中的检测电流I的推移的时间图。图10是表示选择晶体管T3具有正常的截止特性时的检测电流I的推移的时间图。图11是表示在选择晶体管T3中流动截止电流时的检测电流I的推移的时间图。
[0192]如图10所示，在选择晶体管T3的截止特性的检查工序中，执行白重置动作的白重置期间Twrset和执行检查动作的检测期间Tins依次被设定。
[0193]首先，在白重置期间Twrset，对第1像素选择线Lslt设定第1选择电平H1，且对第2 像素选择线Ls2t设定第2选择电平H2。由此，保持晶体管T2以及选择晶体管T3向导通状态转变，伴随着保持晶体管T2向导通状态的转变，驱动晶体管T1也向导通状态转变。此外，对电源线Lat设定写入电平Vccw，且对数据线Ld设定与白显示相当的灰度电平VdatW。此时，由于与白显示相当的灰度电平VdatW是比写入电平Vccw足够低的低电平，因此，作为检测电流I， 在数据线Ld中流动基于灰度电平VdatW和写入电平Vccw之差的电流DW。而且，与灰度电平 VdatW与写入电平Vccw之差相当的高电平H的电压被写入保持电容Cs。
[0194]接着，在检测期间Tins，第2像素选择线Ls2t的电平从第2选择电平H2变更为第2非选择电平L2,选择晶体管T3向截止状态转变。
[0195]此时，在选择晶体管T3的截止特性正常的情况下，以驱动晶体管T1的源极的电平向驱动晶体管T1的漏极的电平接近的方式，在驱动晶体管T1的源极-漏极间流动电流，此夕卜，蓄积在保持电容Cs的电荷被放电。另一方面，由于选择晶体管T3是截止状态，因此，数据线Ld中不流动检测电流I。而且，在驱动晶体管T1的源极-漏极间的电压变为驱动晶体管T1的阈值以下时，驱动晶体管T1向截止状态转变，被写入保持电容Cs的电压向低电平转变。
[0196]其结果，在选择晶体管T3的截止特性正常的情况下，在第2非选择电平L2被设定以后，电流测定部23a所检测出的检测电流I如实线NMT3所示，从电流DW立即下降为大致0。
[0197]与此相对，如图11所示，在选择晶体管T3中流动不能忽视的截止电流时，若在检测期间Tins设定了第2非选择电平L2,则首先在驱动晶体管T1的源极-漏极间流动电流，蓄积在保持电容Cs的电荷被放电。其中，由于选择晶体管T3使被设定为灰度电平VdatW的数据线 Ld与驱动晶体管T1的源极之间接通，因此在数据线Ld中流动与驱动晶体管T1的漏极电流相当的电流。而且，数据线Ld中流动的电流下降选择晶体管T3的导通电流与选择晶体管T3的截止电流之差的量。此外，被写入保持电容Cs的电压也下降选择晶体管T3的源极-漏极间的电压的量。
[0198]其结果，在选择晶体管T3的截止特性不正常的情况下，在第2非选择电平L2被设定以后，电流测定部23a所检测出的检测电流I比选择晶体管T3的截止特性正常的情况下大且比电流DW小。
[0199][驱动晶体管的导通特性检查][〇2〇〇]图12以及图13是表示驱动晶体管T1的导通特性的检查工序中的检测电流I的推移的时间图。图10是表示选择晶体管T3具有正常的截止特性时的检测电流I的推移的时间图。 图11是表示在选择晶体管T3流动截止电流时的检测电流I的推移的时间图。
[0201]如图12所示，在驱动晶体管T1的导通特性的检查工序中，上述的白重置期间 Twrset、执行截止动作的截止期间Toff、设定有阳极电平Vel的灰度设定期间Taup以及执行检查动作的检测期间Tins被依次设定。
[0202]首先，在截止期间Toff，对第1像素选择线Lslt设定第1非选择电平L1，且对第2像素选择线Ls2t设定第2非选择电平L2。由此，保持晶体管T2以及选择晶体管T3向截止状态转变。另一方面，由于保持电容Cs保持着通过白重置动作被写入的高电平H的电压，因此，仅驱动晶体管T1维持导通状态。[〇2〇3]接着，在灰度设定期间Taup，对电源线Lat设定发光电平Vcss。此外，作为比相当于白显示的灰度电平VdatW更高的高电平，向EL元件0EL的阳极设定的阳极电平Ve 1被设定给数据线Ld。另外，在该期间也是保持晶体管T2以及选择晶体管T3维持截止状态，仅驱动晶体管T1维持导通状态。
[0204]而且，在检测期间Tins，仅第2像素选择线Ls2t从第2非选择电平L2变更为第2选择电平H2,由此，仅选择晶体管T3从截止状态向导通状态转变。此外，在保持晶体管T2被保持为截止状态的状态下，仅选择晶体管T3从截止状态切换至导通状态，电源线Lat和数据线Ld 通过驱动晶体管T1以及选择晶体管T3而电连接。其结果，被设定了阳极电平Vel的EL元件 0EL中流动的电流，作为检测电流I而在数据线Ld中流动。
[0205]与此相对，如图13所示，在驱动晶体管II的导通电流小时，在白重置期间Twrset在数据线Ld中流动的电流与驱动晶体管T1的导通特性正常的情况相比变小。而且，与驱动晶体管T1的导通特性正常的情况相比，通过白重置动作而被写入保持电容Cs的电压也变低。 其结果，与驱动晶体管T1的导通特性正常的情况相比，在检测期间Tins在数据线Ld中流动的检测电流I变小。另外，由于在保持电容Cs的漏电流变高的情况下这样的检测电流I的降低也同样被确认出，因此也可以作为保持电容Cs所具有的保持特性的检查来利用。
[0206][块]
[0207]?行块不仅限于第1块，也可以是第2块，也可以是电源块。例如，在行块是第2块的构成的情况下，通过1条第2像素选择线Ls2t和并联地连接于该第2像素选择线Ls2t的多个像素PIX来构成1行的选择行。此外，例如，在行块是电源块的构成的情况下，通过1条电源线 Lat和并联地连接于该电源线Lat的多个像素PIX来构成1行的选择行，在1条电源块选择线 La和并联地连接于该电源块选择线La的电源线Lat之间设置有切换电路。
[0208]?构成行块的选择列的数量是2以上即可，可以是每个行块相同，也可以是每个行块相互不同，也可以是1个以上的行块分别跟其他的多个行块不同。
[0209]?构成列块的输出列的数量是2以上即可，可以是每个列块相同，也可以是每个列块相互不同，也可以是1个以上的列块分别跟其他的多个列块不同。[〇21〇]?构成列块的多个输出列中的各输出列，例如，可以通过1条数据线和1个像素PIX构成，此外，多个输出列的各输出列所具备的像素PIX的个数可以按每个输出列而相互不同。例如，在EL装置中像素PIX的排列方向不仅限于2维方向，也可以是1维方向，EL装置也可以是沿1维方向排列有多个像素PIX、搭载于感光体鼓的曝光装置。如果是适用于这样的EL 装置的薄膜晶体管阵列装置，则构成列块的多个输出列中的各输出列通过1条数据线和1个像素PIX构成。[〇211][切换电路]
[0212]?第1切换晶体管Ts 1的栅极、第2切换晶体管Ts2的栅极以及第3切换晶体管的至少1个也可以通过不同于块栅极线Lsw的配线与系统控制器12连接。第1切换晶体管Tsl的栅极、第2切换晶体管Ts2的栅极以及第3切换晶体管也可以通过相互不同的配线与系统控制器12连接。即便是具有这样的连接的构成，只要是针对第1切换晶体管Tsl的栅极、第2切换晶体管Ts2的栅极以及第3切换晶体管分别在相同定时设定允许电平，此外分别在相同定时设定禁止电平的构成，就能够获得与上述(1)(2)同等的效果。
[0213]?第1切换晶体管Tsl、第2切换晶体管Ts2以及第3切换晶体管中的至少1个也可以是P沟道型晶体管。另外，第1切换晶体管Tsl、第2切换晶体管Ts2以及第3切换晶体管的沟道优选为与像素PIX所具备的晶体管的沟道相同的沟道型。如果是具备这样的沟道型的切换晶体管，则能够通过相同制造工序来制造像素PIX所具备的晶体管和切换电路所具备的晶体管。[〇214][像素电路]
[0215]?通过像素电路DC来控制发光的EL元件0EL例如可以是有机EL元件，也可以是无机EL元件，也可以是发光二极管，只要是电流驱动元件即可。
[0216]?要素电路不仅限于具备薄膜晶体管和EL元件0EL的像素电路DC，例如，也可以是具备薄膜晶体管和传感器元件的传感器电路，薄膜晶体管阵列装置被适用的对象不仅限于 EL装置，也可以是具备多个传感器电路的传感器装置。
[0217]传感器装置例如例如可以具体化为生物传感器装置、温度传感器装置、照度传感器装置以及浓度传感器装置中的任一种。传感器元件可以与传感器装置所测定的对象相应地，例如具体化为生物传感器元件、温度传感器元件、照度传感器元件以及浓度传感器元件中的任一种。
[0218] S卩，要素电路只要具备通过选择与要素电路连接的要素选择线来体现显示功能、测定功能的构成即可。要素电路所具备的传感器元件只要具备通过选择要素电路所具备的薄膜晶体管来体现测定功能的构成即可。
[0219]?驱动晶体管T1、保持晶体管T2以及选择晶体管T3也可以是p沟道型的薄膜晶体管。此时，驱动晶体管T1的源极与电源线Lat电连接，驱动晶体管T1的漏极与EL元件0EL电连接。保持晶体管T2的源极与驱动晶体管T1的源极电连接，保持晶体管T2的漏极与驱动晶体管T1的栅极电连接。而且，选择晶体管T3的漏极与数据线Ld电连接，选择晶体管T3的源极与驱动晶体管n的漏极电连接。[〇22〇]?像素PIX所具备的像素电路DC不仅限于上述的3TrlC型，多个薄膜晶体管间的连接方式也可以是其他的连接方式。例如，1个像素电路DC也可以是由2个薄膜晶体管即驱动晶体管和保持晶体管、以及1个电容元件构成的2TrlC型。即，也可以是在像素电路中省略了选择晶体管T3的构成。此外，像素PIX所具备的像素电路也可以是包含驱动晶体管以及保持晶体管、且具有4个以上薄膜晶体管的构成。
[0221]总之，只要是构成1个行块的多个选择行中的各选择行由具备薄膜晶体管的至少1 个像素电路和该薄膜晶体管的栅极所连接的1个像素选择线构成、构成1个行块的全部像素选择线并联地连接于1个行块选择线的构成即可。[〇222][系统控制器][〇223]?系统控制器12所具备的次序功能也可以为，在EL面板11的块驱动期间，在相互不同的定时对m/r条数据块设定线Lkd中的各数据块设定线Lkd设定检查对象电平。例如，系统控制器12所具备的次序功能也可以为，按照列序号顺序对m/r条数据块设定线Lkd中的各数据块设定线Lkd设定检查对象电平，按照列序号顺序使电流测定部23a测定在数据块设定线Lkd中流动的电流。此时，系统控制器12所具备的次序功能为，每当全部数据块设定线Lkd 中的检测电流I的测定结束时，切换成为检查对象的行块，使m/r条数据块设定线Lkd中的检测电流I的测定和成为检查对象的行块的设定同步。
[0224]另外，成为检查对象的行块的切换以及成为检查对象的列块的切换不仅限于按照行序号顺序、列序号顺序，也可以在系统控制器12、外部的测定设备中来适当地变更。
[0225]?也可以是，在EL面板11的块驱动期间对n/s条第2块选择线Lks2中的各第2块选择线Lks2设定检测对象电平和非检查对象电平的功能由系统控制器12以外的外部的测定设备来具有。另外，也可以是，n/s条第2块选择线Lks2中的各第2块选择线Lks2与行块的切换无关地在EL面板11的块驱动期间维持一定的电平。例如，如果是驱动晶体管T1的截止特性的检查，那么也可以是，与行块的切换无关地对n/s条第2块选择线Lks2的全部持续设定与第2选择电平H2相当的检查对象电平。
[0226]?也可以是，在EL面板11的块驱动期间对n/s条电源块选择线La中的各电源块选择线La设定写入电平Vccw和发光电平Vcss的功能也由系统控制器12、电源驱动器15以外的外部的测定设备来具有。另外，也可以是，n/s条电源块选择线La中的电源块选择线La与行块的切换无关地在EL面板11的块驱动期间维持一定的电平。例如，如果是选择晶体管T3的截止特性的检查，那么也可以是，与行块的切换无关地对n/s条电源块选择线La的全部持续设定与写入电平Vccw相当的检查对象电平。
[0227]?另外，也可以是，在EL面板11的块驱动期间对n/s条第1块选择线Lksl中的各第1 块选择线Lksl设定检测对象电平和非检查对象电平的功能也由系统控制器12以外的外部的测定设备来具有。另外，如果是第2块被设定为行块的一例的构成，那么也可以是，n/S条第1块选择线Lksl中的各第1块选择线Lksl与行块的切换无关地在EL面板11的块驱动期间维持一定的电平。例如，如果是选择晶体管T3的截止特性的检查，则也可以是，与行块的切换无关地对n/s条第1块选择线Lksl的全部持续设定与第1选择电平H1相当的检查对象电平。[〇228]?也可以是，在EL面板11的块驱动期间对m/r条数据块设定线Lkd的各数据块设定线Lkd中流动的电流进行计测的功能由系统控制器12以外的外部的测定设备来具有。
[0229]总之，不论是行块被设定为第1块的构成、行块被设定为第2块的构成、还是行块被设定为电源块的构成，只要是从全部行块之中选择的1行的行块中所包含的全部像素电路一齐地成为驱动对象的构成即可。另外，如上述实施方式所记载的那样，如果是并联地连接于1条电源块选择线La的电源线Lat的行序号被设定、且在电源块选择线La与电源线Lat之间没设置切换电路的构成，则优选使构成电源块的电源线L a t的行序号与构成第1块的第1 像素选择线Lslt的行序号一致。而且，优选使构成电源块的电源线Lat的行序号与构成第2 块的第2像素选择线Ls2t的行序号一致。
[0230]如果是这样的行块的设定，那么容易按每个行块来变更对电源线Lat设定的电平， 在进行所选择的行块的检查时，不需要使对全部电源线Lat设定的电平与所选择的行块一致。此外，容易按每个行块来变更对第2像素选择线Ls2t设定的电平，在进行所选择的行块的检查时，不需要使对全部第2像素选择线Ls2t设定的电平与所选择的行块一致。
[0231]此时，设定检查对象电平和非检查对象电平的功能也可以由系统控制器12以外的外部的测定设备来具备。而且，只要是以下构成即可:构成为对每1条块选择线逐条地从外部设定用于从全部行块之中选择1个行块的选择电平，由切换电路来设定允许进行将上述行块中所包含的全部像素电路一齐地设为驱动对象的、按每个上述行块的驱动。
[0232]符号说明
[0233]I…检测电流，Cs…保持电容，DC…像素电路，DT…截止电流，H1…第1选择电平， H2…第2选择电平，Id…驱动电流，L1…第1非选择电平，L2…第2非选择电平，La…电源块选择线，Ld…数据线，T1…驱动晶体管，T2…保持晶体管，T3…选择晶体管，Td…第3切换晶体管，Lat…电源线，Lkd…数据块设定线，Ls卜?第1个别像素选择线，Ls2…第2个别像素选择线，Lsw…块栅极线，0EL‘"EL元件，Tof f…截止期间，PIX…像素，PLd…数据线端子，Ts卜?第 1切换晶体管，Ts2…第2切换晶体管，VAN…阳极电平，VEE…基准电平，Vel…阳极电平， Vgs…栅极-源极间电压，Lksl…第1块选择线，Lks2…第2块选择线，Lslt…第1像素选择线， Ls2t…第2像素选择线，PLsl…第1连接端子，PLs2…第2连接端子，Tins…检测期间，Vccw-" 写入电平，Vcss…发光电平，SC0N1…第1选择控制信号，SC0N2…第2选择控制信号，SC0N3--电源控制信号，SC0N4…数据控制信号，Tbrset…黑重置期间，Twrset…白重置期间，10—EL 装置，lb"EL面板，12…系统控制器，13…第1选择驱动器，14…第2选择驱动器，15…电源驱动器，16…数据驱动器，21…第1块选择电路，22…第2块选择电路，23…数据块设定电路， 23a…电流测定部，24…电源块选择电路。
【主权项】
1.一种薄膜晶体管阵列装置，具备:多个行块，各上述行块包含多个选择行，多个上述选择行分别具有1个要素选择线以及 至少1个要素电路，上述要素电路具备薄膜晶体管，上述要素选择线与上述薄膜晶体管的栅 极连接；以及行块选择电路，针对全部上述行块中的各行块分别具备1个行块选择线，上述行块选择 线上并联地连接有1个上述行块中所包含的全部上述要素选择线，上述行块选择电路构成为，按每1个上述行块选择线从外部设定用于从全部上述行块 之中选择1个上述行块的选择电平，并且，上述行块选择电路还具备切换电路，上述切换电路针对全部上述要素选择线，一齐地 切换上述要素选择线与上述行块选择线之间的接通状态和非接通状态，上述切换电路构成为，在上述接通状态下，允许将通过上述选择电平的设定而选择的1 个上述行块中所包含的全部上述要素电路一齐地设为驱动对象的、按每个上述行块的驱 动，在上述非接通状态下，禁止按每个上述行块的驱动，允许使1个上述选择行中所包含的 全部上述要素电路一齐地驱动的、按每个上述选择行的驱动。2.根据权利要求1所述的薄膜晶体管阵列装置，全部上述选择行中的各选择行具有多个上述要素电路、以及并联地连接有多个上述要 素电路各自的上述薄膜晶体管的栅极的1个上述要素选择线，上述薄膜晶体管阵列装置具备:多个列块，各上述列块由多个输出列构成，多个上述输出列分别具有与全部上述行块 交叉的1个数据线、以及位于全部上述要素选择线中的各要素选择线与1个上述数据线交叉 的部位且并联地连接于1个上述数据线的多个上述要素电路；以及列块设定电路，针对全部上述列块中的各列块分别具备1个列块选择线，上述列块选择 线上并联地连接有1个上述列块中所包含的全部上述数据线，上述数据线输出基于并联地连接于该数据线自身的多个上述要素电路的驱动的电流， 上述列块选择线输出并联地连接于该列块选择线自身的多个上述数据线各自输出的 电流的总和，作为每个上述列块的电流，上述列块设定电路还具备输出电路，上述输出电路针对全部上述数据线，一齐地切换 上述数据线与上述列块选择线之间的接通状态和非接通状态，上述输出电路构成为，在上述数据线与上述列块选择线之间的接通状态下，允许使每 个上述列块的电流从全部上述列块选择线分别输出的、按每个上述列块的输出，在上述数 据线与上述列块选择线之间的非接通状态下，禁止按每个上述列块的输出。3.根据权利要求2所述的薄膜晶体管阵列装置，还具备1个块栅极线，上述1个块栅极线上并联地连接有上述行块选择电路和上述列块 设定电路，对上述块栅极线设定有允许电平时，上述行块选择电路针对全部上述要素选择线，一齐地将上述要素选择线与上述行块选 择线之间设定为接通状态，并且，上述列块设定电路针对全部上述数据线，一齐地将上述数据线与上述列块选择线之间 设定为接通状态，对上述块栅极线设定有禁止电平时，上述行块选择电路针对全部上述要素选择线，一齐地将上述要素选择线与上述行块选 择线之间设定为非接通状态，并且，上述列块设定电路针对全部上述数据线，一齐地将上述数据线与上述列块选择线之间 设定为非接通状态。4.根据权利要求1至3中任一项所述的薄膜晶体管阵列装置，上述要素电路包含:保持电容；驱动晶体管，具备经由上述保持电容而连接的栅极和源极，流动与上述保持电容所保 持的电压相应的电流；保持晶体管，该保持晶体管是上述薄膜晶体管，切换上述驱动晶体管的栅极与上述驱 动晶体管的漏极之间的接通状态和非接通状态；以及选择晶体管，切换上述驱动晶体管的源极与数据线之间的接通状态和非接通状态，上述要素选择线是与上述保持晶体管的栅极连接的第1要素选择线，上述薄膜晶体管阵列装置还具备第2要素选择线，上述第2要素选择线与上述选择晶体 管的栅极连接，构成为能够设定与上述第1要素选择线不同的电平。5.根据权利要求4所述的薄膜晶体管阵列装置，上述行块是第1块，上述选择行是第1选择行，上述行块选择线是第1块选择线，上述行块选择电路是第1块选择电路，上述切换电路是第1切换电路，上述薄膜晶体管阵列装置还具备:多个第2块，各上述第2块包含多个第2选择行，多个上述第2选择行分别具有上述要素 电路以及与上述选择晶体管的栅极连接的1个第2要素选择线；以及第2块选择电路，针对全部上述第2块中的各第2块分别具备1个第2块选择线，上述第2 块选择线上并联地连接有1个上述第2块中所包含的全部上述第2要素选择线，上述第2块选择电路构成为，按每1个上述第2块选择线从外部设定用于从全部上述第2 块之中选择具有与上述第1块选择电路所选择的上述第1块相同的上述要素电路的1个上述 第2块的选择电平，并且，上述第2块选择电路还具备第2切换电路，上述第2切换电路针对全部上述第2要素选择 线，一齐地切换上述第2要素选择线与上述第2块选择线之间的接通状态和非接通状态， 上述第2切换电路构成为，在上述接通状态下，允许将所选择的1个上述第2块中所包含 的全部上述要素电路一齐地设为驱动对象的、按每个上述第2块的驱动，在上述非接通状态 下，禁止按每个上述第2块的驱动，允许使1个上述第2选择行中所包含的全部上述要素电路 一齐地驱动的、按每个上述第2选择行的驱动。6.—种EL装置，具备薄膜晶体管阵列装置，上述薄膜晶体管阵列装置具有多个包含薄 膜晶体管和EL元件的要素电路，上述薄膜晶体管阵列装置是权利要求1至5中任一项所述的 薄膜晶体管阵列装置。7.—种传感器装置，具备薄膜晶体管阵列装置，上述薄膜晶体管阵列装置具有多个包 含薄膜晶体管和传感器元件的要素电路，上述薄膜晶体管阵列装置是权利要求1至5中任一 项所述的薄膜晶体管阵列装置。8.—种薄膜晶体管阵列装置的驱动方法，上述薄膜晶体管阵列装置具备:多个行块，各上述行块包含多个选择行，多个上述选择行分别具有1个要素选择线以及 至少1个要素电路，上述要素电路具备薄膜晶体管，上述要素选择线与上述薄膜晶体管的栅 极连接；以及行块选择电路，针对全部上述行块中的各行块分别具备1个行块选择线，上述行块选择 线上并联地连接有1个上述行块中所包含的全部上述要素选择线，并且，上述行块选择电路 具备切换电路，上述切换电路针对全部上述要素选择线，一齐地切换上述行块选择线与上 述要素选择线之间的接通状态和非接通状态，上述驱动方法包含:驱动上述切换电路，针对全部上述要素选择线，使上述行块选择线与上述要素选择线 之间成为接通状态的工序；以及按每1个上述行块选择线设定用于从全部上述行块之中选择1个上述行块的选择电平， 使上述行块选择电路一齐地选择通过上述选择电平的设定而选择的1个上述行块中所包含 的全部上述要素电路的工序。9.一种EL装置的驱动方法，上述EL装置具备:多个行块，各上述行块包含多个选择行，多个上述选择行分别具有1个要素选择线以及 至少1个要素电路，上述要素电路具备EL元件和薄膜晶体管，上述要素选择线与上述薄膜晶 体管的栅极连接;以及行块选择电路，针对全部上述行块中的各行块分别具备1个行块选择线，上述行块选择 线上并联地连接有1个上述行块中所包含的全部上述要素选择线，并且，上述行块选择电路 具备切换电路，上述切换电路针对全部上述要素选择线，一齐地切换上述行块选择线与上 述要素选择线之间的接通状态和非接通状态，上述驱动方法包含:驱动上述切换电路，针对全部上述要素选择线，使上述行块选择线与上述要素选择线 之间成为接通状态的工序；以及按每1个上述行块选择线设定用于从全部上述行块之中选择1个上述行块的选择电平， 使上述行块选择电路一齐地选择通过上述选择电平的设定而选择的1个上述行块中所包含 的全部上述要素电路的工序。10.—种传感器装置的驱动方法，上述传感器装置具备:多个行块，各上述行块包含多个选择行，多个上述选择行分别具有1个要素选择线以及 至少1个要素电路，上述要素电路具备传感器元件和薄膜晶体管，上述要素选择线与上述薄 膜晶体管的栅极连接;以及行块选择电路，针对全部上述行块中的各行块分别具备1个行块选择线，上述行块选择线上并联地连接有1个上述行块中所包含的全部上述要素选择线，并且，上述行块选择电路 具备切换电路，上述切换电路针对全部上述要素选择线，一齐地切换上述行块选择线与上 述要素选择线之间的接通状态和非接通状态，上述驱动方法包含:驱动上述切换电路，针对全部上述要素选择线，使上述行块选择线与上述要素选择线 之间成为接通状态的工序；以及按每1个上述行块选择线设定用于从全部上述行块之中选择1个上述行块的选择电平， 使上述行块选择电路一齐地选择通过上述选择电平的设定而选择的1个上述行块中所包含 的全部上述要素电路的工序。
【文档编号】G09G3/30GK105981093SQ201580007833
【公开日】2016年9月28日
【申请日】2015年2月6日
【发明人】松田邦宏
【申请人】凸版印刷株式会社