专利名称：薄膜晶体管液晶显示器的像素结构的制作方法
技术领域：
本发明是有关于一种薄膜晶体管液晶显示器的像素结构，且特别是有关于一种具有高开口率(high aperture ratio)的低温多晶硅薄膜晶体管液晶显示器(LTPS TFT-LCD)的像素结构。
背景技术：
低温多晶硅薄膜晶体管液晶显示器有别于一般传统的非晶硅薄膜晶体管液晶显示器(α-Si TFT-LCD)，其电子迁移率可以达到200cm2/V-sec以上，故可使薄膜晶体管组件所占面积更小以符合高开口率的需求，进而增进显示器亮度并减少整体的功率消耗问题。另外，由于电子迁移率的增加可以将部份驱动电路与薄膜晶体管制作工艺一并制造于玻璃基板上，大幅提升液晶显示面板的可靠度，且使得面板制造成本大幅降低。因此，低温多晶硅薄膜晶体管液晶显示器的制造成本较非晶硅薄膜晶体管液晶显示器低出许多。此外，低温多晶硅薄膜晶体管液晶显示器具有厚度薄、重量轻、分辨率佳等特点，十分适合应用于要求轻巧省电的移动终端产品上。
请参照图1，其绘示为公知薄膜晶体管液晶显示器的像素结构中，通过像素电极与扫描配线(scan line)构成储存电容器的示意图。公知薄膜晶体管液晶显示器的像素结构主要包括一像素100、一用以驱动像素100的扫描配线106，以及用以驱动像素100的信号配线108。其中，像素100由一薄膜晶体管102与一像素电极104所构成，薄膜晶体管102主要由一栅极102a与一源极/漏极102b所构成。在薄膜晶体管102中，栅极102a与扫描配线106电性连接，源极/漏极102b的一端通过插塞112a与信号配线108，而源极/漏极102b的另一端则通过插塞112b及插塞114与像素电极104电性连接。
此外，像素电极104配置于相邻信号配线108及相邻扫描配线106、106a之间的区域上，部份的像素电极104会与相邻的扫描配线106a重叠(overlap)以形成储存电容器110，此储存电容器110的电容值可通过像素电极104与扫描配线106a重叠的面积来决定，或是通过像素电极104与扫描配线106a之间介电层(未绘示)的厚度来决定。
接着请参照图2，其绘示为公知薄膜晶体管液晶显示器的像素结构中，通过像素电极与共享配线(common line)构成储存电容器的示意图。公知薄膜晶体管液晶显示器的像素结构主要包括一像素200、一用以驱动像素200的扫描配线206，以及用以驱动像素200的信号配线208。其中，像素200由一薄膜晶体管202与一像素电极204所构成，薄膜晶体管202主要由一栅极202a与一源极/漏极202b所构成。在薄膜晶体管202中，栅极202a与扫描配线206电性连接，源极/漏极202b的一端通过插塞212a与信号配线208，而源极/漏极202b的另一端则通过插塞212b及插塞214与像素电极204电性连接。
此外，相邻的扫描配线206之间的区域上配置有一共享配线216，而像素电极204配置于相邻信号配线208及相邻扫描配线206之间的区域上。通过像素电极204与共享配线216的重叠(overlap)以形成储存电容器210，此储存电容器210的电容值可通过像素电极204与共享配线216重叠的面积来决定，或是通过像素电极204与共享配线216之间介电层(未绘示)的厚度来决定。
公知通过像素电极与扫描配线构成储存电容器的结构中，为了得到足够大的储存电容值，通常会使得扫描配线具有很宽的线宽，进而导致开口率下降的问题。而公知通过像素电极与共享配线构成储存电容器的结构中，共享配线也会使得开口率下降。
此外，相邻像素之间的横向电场(fringe field)会造成液晶分子排列的改变而出现像素边缘漏光的现象，因此在对侧基板，即彩色滤光片基板上的黑色矩阵(Black Matrix，BM)必须将这些漏光的区域遮蔽。彩色滤光片基板上的黑色矩阵同样会使得开口率下降。
发明内容
本发明的目的在提出一种具有高开口率的低温多晶硅薄膜晶体管液晶显示器的像素结构。
为了达本发明的上述目的，提出一种薄膜晶体管液晶显示器的像素结构主要由一像素、一扫描配线、一信号配线以及一储存电容器所构成。其中，像素由一低温多晶硅薄膜晶体管(LTPS-TFT)与一像素电极所构成，扫描配线与信号配线用以驱动低温多晶硅薄膜晶体管，而储存电容通过一掺杂多晶硅层、一介电层以及一遮光金属层所构成，遮光金属层配置于掺杂多晶硅层上方，并且与像素电极电性连接。
上述储存电容器中的掺杂多晶硅层与低温多晶硅薄膜晶体管中的多晶硅层一并定义而形成，而储存电容器中的遮光金属层不但具有遮光的功能，而且兼具与掺杂多晶硅层耦合(coupling)形成储存电容的功能。
本发明中，低温多晶硅薄膜晶体管具有一栅极与一源极/漏极。其中，栅极与扫描配线电性连接，源极/漏极的一端与信号配线电性连接，而源极/漏极的另一端与像素电极电性连接。此外，源极/漏极例如为N型离子掺杂或是P型离子掺杂。
本发明中，遮光金属层的材质例如为钼钨合金、铬金属、钼金属或是其它同时具有遮光效果与导电效果的材质，遮光金属层与信号配线分布的区域几乎不重叠，由于遮光金属层与信号配线几乎不重叠，故可降低遮光金属层与信号配线之间的寄生电容。
本发明中，储存电容器配置于信号配线下，掺杂多晶硅层例如具有一开口，此开口的位置例如位于信号配线下方，通过开口使得掺杂多晶硅层与信号配线的重叠区域变小，进而降低掺杂多晶硅层与信号配线之间的寄生电容。
储存电容器中的掺杂多晶硅层例如为N型离子掺杂或是P型离子掺杂。此外，掺杂多晶硅层例如连接于一共享电压(Vcom)。
为让本发明的上述目的、特征、和优点能更明显易懂，下文特举一较佳实施例，并配合所附图式，作详细说明。
图1绘示为公知薄膜晶体管液晶显示器的像素结构中，通过像素电极与扫描配线构成储存电容器的示意图；图2绘示为公知薄膜晶体管液晶显示器的像素结构中，通过像素电极与共享配线构成储存电容器的示意图；图3至图8绘示为依照本发明一较佳实施例低温多晶硅薄膜晶体管数组基板的制作流程示意图；图9绘示为依照本发明一较佳实施例低温多晶硅薄膜晶体管液晶显示器的剖面示意图；图10绘示为掺杂多晶硅层具有开口的示意图；图11绘示为对应图10低温多晶硅薄膜晶体管液晶显示器的剖面示意图。
标示说明100、200、300像素102、202薄膜晶体管102a、202a、302a栅极102b、202b、302b源极/漏极104、204、304像素电极106、106a、206、306扫描配线108、208、308信号配线110、210、310储存电容器112a、112b、212a、212b、114、214插塞216共享电极302低温多晶硅薄膜晶体管
309配线312a、312b、314、316a、316b插塞318掺杂多晶硅层319开口320遮光金属层322、324、326介电层301透明基板400彩色滤光片基板500液晶层600薄膜晶体管数组基板具体实施方式
请参照图3至图8绘示为依照本发明一较佳实施例低温多晶硅薄膜晶体管数组基板的制作流程示意图。首先请参照图3，于一透明基板301上形成一图案化的多晶硅层，并对此多晶硅层作离子掺杂以形成源极/漏极302b与掺杂多晶硅层318，其掺杂的型态例如为N型掺杂或是P型掺杂。在形成源极/漏极302b与掺杂多晶硅层318之后，形成一介电层322于透明基板301上，以覆盖源极/漏极302b与掺杂多晶硅层318。上述介电层322的材质例如为氮硅化物、氧硅化物等介电材质。
接着请参照图4，形成栅极302a、扫描配线306以及遮光金属层320。其中，栅极302a与扫描配线306连接，而遮光金属层320则配置于掺杂多晶硅层318的部份区域上。遮光金属层320、介电层322以及与遮光金属层320重叠的掺杂多晶硅层318部份构成一储存电容器310。上述遮光金属层320的材质例如为钼钨合金、铬金属、钼金属或是其它同时具有遮光功能与导电性质的材质。
接着请参照图5，形成一介电层324于透明基板301上，以将栅极302a、扫描配线306以及遮光金属层320覆盖，介电层324的材质例如为氮硅化物、氧硅化物等介电材质。接着再于源极/漏极302b上方形成插塞312a与插塞312b，用以作为源极/漏极接触(S/Dcontact)。
接着请参照图6，形成信号配线308、配线309于介电层324上。其中，信号配线308通过插塞312a而与源极/漏极302b的一端连接，而配线309则是通过插塞312b而与源极/漏极302b的另一端电性连接。
接着请参照图7，形成一介电层326于透明基板301上，介电层326例如具有平坦的上表面，而介电层326的材质例如为氮硅化物、氧硅化物等介电材质。之后再于遮光金属层320上方的介电层324与介电层326中形成插塞316a，并于配线309上方的介电层326形成插塞314。
接着请参照图8，于介电层326表面上形成像素电极304。其中，像素电极304会通过插塞314、配线309与插塞312b与源极/漏极302b电性连接，而像素电极304会通过插塞316a与插塞316b与遮光金属层320电性连接。上述像素电极304的材质例如为铟锡氧化物(ITO)等透明导电材质。
在图8中可以清楚得知，本实施例的低温多晶硅薄膜晶体管液晶显示器的像素结构，主要包括一像素300、一用以驱动像素300的扫描配线306以及用以驱动像素300的信号配线308。
先对像素300、扫描配线306以及信号配线308之间的配置关系进行说明。像素300由一薄膜晶体管302与一像素电极304所构成，薄膜晶体管302主要由一栅极302a与一源极/漏极302b所构成。在薄膜晶体管302中，栅极302a与扫描配线306电性连接，源极/漏极302b的一端通过插塞312a与信号配线308，而源极/漏极302b的另一端则通过插塞312b、配线309以及插塞314与像素电极304电性连接。
接着对储存电容器310进行说明。在信号配线308下方的透明基板301上配置有一掺杂多晶硅层318，而在掺杂多晶硅层318上则配置有一遮光金属层320。通过掺杂多晶硅层318与遮光金属层320的重叠以形成储存电容器310。遮光金属层320例如为钼钨合金、铬金属、钼金属或是其它同时具有遮光效果与导电效果的材质。此外，遮光金属层320例如通过插塞316a、316b与像素电极304电性连接，而掺杂多晶硅层318例如连接于一共享电压(Vcom)。
此外，遮光金属层320例如分布于信号配线308两侧的掺杂多晶硅层318上。由于遮光金属层320分布于像素的边缘，其不但可以遮蔽像素边缘因横向电场所产生的漏光，亦可以与其下的掺杂多晶硅层318相互耦合以形成一储存电容器310。储存电容器310的分布位置即为遮光金属层320的分布位置，此外储存电容器310本身并不会再占据其它区域，故使得开口率大幅的提升。
接着请参照图9，其绘示为依照本发明一较佳实施例低温多晶硅薄膜晶体管液晶显示器的剖面示意图。低温多晶硅薄膜晶体管液晶显示器主要是由一彩色滤光片数组基板400、一液晶层500以及一薄膜晶体管数组基板600所构成。由图9可以清楚得知，薄膜晶体管数组基板600上的遮光金属层320与信号配线308分布的区域几乎不重叠，由于遮光金属层320与信号配线308几乎不重叠，故可大幅降低遮光金属层320与信号配线308之间的寄生电容。
最后请参照图10与图11，其中图10绘示为掺杂多晶硅层具有开口的示意图，而图11绘示为对应图10低温多晶硅薄膜晶体管液晶显示器的剖面示意图。为了更进一步避免掺杂多晶硅层318与信号配线308之间的寄生电容问题，我们可以修改决定掺杂多晶硅层318图案的光罩，使得掺杂多晶硅层318对应于信号配线308下方处具有一开口319，开口319能够使得掺杂多晶硅层318与信号配线308的重叠区域变小甚至几乎不重叠，进而降低掺杂多晶硅层318与信号配线308之间的寄生电容。
综上所述，本发明薄膜晶体管液晶显示器的像素结构至少具有下列优点1.本发明薄膜晶体管液晶显示器的像素结构中，遮光金属层分布的区域同时为储存电容器配置的区域，故可大幅提高开口率。
2.本发明薄膜晶体管液晶显示器的像素结构中，由遮光金属层与掺杂多晶硅层所构成储存电容器，其电容值Cst可轻易达到CLC∶Cst比为1∶1至1∶4之间。
3.本发明薄膜晶体管液晶显示器的像素结构中，不需要在彩色滤光片基板上配置遮光用的黑色矩阵。
4.本发明薄膜晶体管液晶显示器的像素结构在制作时，仅需对光罩作些许的修改，对制作工艺成本的负担不大。
虽然本发明已以一较佳实施例公开如上，然其并非用以限定本发明，任何熟悉此技术者，在不脱离本发明的精神和范围内，当可作各种的更动与润饰，因此本发明的保护范围当视权利要求书所界定者为准。
权利要求
1.一种薄膜晶体管液晶显示器的像素结构，适于配置于一透明基板上，其特征在于该像素结构包括一像素，该像素配置于该些透明基板上，该像素包括一低温多晶硅薄膜晶体管与一像素电极，其中该低温多晶硅薄膜晶体管具有一栅极与一源极/漏极，而该像素电极与该源极/漏极的一端电性连接；一扫描配线，该扫描配线配置于该透明基板上，该扫描配线与该栅极电性连接；一信号配线，该信号配线配置于该透明基板上，该配线与该源极/漏极的另一端电性连接；一储存电容器，该储存电容器配置于该信号配线下，该储存电容通过一掺杂多晶硅层、一介电层以及一遮光金属层所构成，该遮光金属层配置于该掺杂多晶硅层上方，且遮光金属层与该像素电极电性连接。
2.如权利要求1所述的薄膜晶体管液晶显示器的像素结构，其特征在于其中该源极/漏极为N型离子掺杂的多晶硅层。
3.如权利要求1所述的薄膜晶体管液晶显示器的像素结构，其特征在于该源极/漏极为P型离子掺杂的多晶硅层。
4.如权利要求1所述的薄膜晶体管液晶显示器的像素结构，其特征在于该掺杂多晶硅层为N型离子掺杂。
5.如权利要求1所述的薄膜晶体管液晶显示器的像素结构，其特征在于该掺杂多晶硅层为P型离子掺杂。
6.如权利要求1所述的薄膜晶体管液晶显示器的像素结构，其特征在于该掺杂多晶硅层连接于一直流电压。
7.如权利要求1所述的薄膜晶体管液晶显示器的像素结构，其特征在于该掺杂多晶硅层连接于一交流电压。
8.如权利要求1所述的薄膜晶体管液晶显示器的像素结构，其特征在于该遮光金属层的材质包括钼钨合金、铬金属、钼金属其中之一。
9.如权利要求1所述的薄膜晶体管液晶显示器的像素结构，其特征在于该掺杂多晶硅层具有一开口，该开口位于该信号配线下方。
10.一种薄膜晶体管数组基板，其特征在于包括复数个如权利要求1所述薄膜晶体管液晶显示器的像素结构。
11.一种薄膜晶体管液晶显示器，其特征在于包括一如权利要求10所述的薄膜晶体管数组基板、一彩色滤光片基板以及一液晶层，该液晶层配置于该薄膜晶体管数组基板彩色滤光片基板之间。
全文摘要
一种薄膜晶体管液晶显示器的像素结构，通过一与低温多晶硅薄膜晶体管中的源极/漏极同时定义的掺杂多晶硅层、一介电层以及一遮光金属层构成储存电容器。其中，遮光金属层配置于掺杂多晶硅层上方，并且与像素电极电性连接。由于遮光金属层所分布的区域同时即为储存电容器配置的区域，故可大幅提高开口率。
文档编号G02F1/1335GK1485655SQ0214286
公开日2004年3月31日 申请日期2002年9月23日 优先权日2002年9月23日
发明者郑新安, 邱昌明 申请人:统宝光电股份有限公司