专利名称：液晶显示驱动器中的可编程的行选择的制作方法
技术领域：
本发明涉及用于液晶显示器(LCD)中的改进的驱动器。具体涉及用于LCD的显示驱动器中的行选择功能的自由可编程性。
当前的液晶显示器包括行和列驱动器。这些驱动器一般包括存储单元(例如，随机存取存储器(RAM))。将在LCD屏上显示的内容被转移到该存储器中。然后利用适当的寻址方案从存储器中将其提取并施加到LCD屏的相应行和/或列。
LCD驱动器的常见问题在于其中数据输出到屏上的不同行的选择。例如，滚动是一项非常复杂的操作。现有的驱动器通常仅仅改变施加到存储器用于从存储器中提取数据的读取地址。显示行选择的顺序大部分保持不变或者很难改变。改变显示行选择的顺序需要相当大量的多路复用器和连线。在屏上不同位置处显示RAM数据是非常复杂的。特别对于多行寻址(MRA)来说这需要非常复杂的RAM存取方案。
常规LCD显示驱动方案的一个实例示于
图1A和1B。图1A中，描述了如下情况，通过将适当的读取地址施加到RAM10左手侧上的输入来提取RAM单元的内容。通过施加起始地址‘0’而可寻址的第一RAM单元的内容被施加到LCD显示屏11的最上面一行12.1上。下一个RAM单元(地址‘1’)的内容施加于第二行12.2上，依此类推。如果应用程序或用户在屏11上执行滚动功能，则行的内容将根据滚动的方向被垂直向上或向下移动。一个例子示于图1B。起始地址处的RAM单元13.1的内容显示在行12.1，下一个RAM单元的内容显示在下一行12.1+1，依此类推。限定显示在LCD屏11的第一行12.1处的信息的起始地址此时寻址另一个RAM单元，即RAM单元13.1。换句话说，在当前实施方案中，滚动功能是通过改变RAM 10的读取地址来实现的。
同样的原理示于图2A和2B，差别仅在于使用了所谓的MRA方案。在这样的MRA实施中，一次寻址多个LCD行。如图2A所示，每个RAM单元存储四个显示行的内容。通过施加起始地址‘0’到MRA RAM14，从RAM 14提取用于行12.1到12.4的内容。当实施滚动功能时，如图2B所示，总是一起滚动四行。第二个RAM单元15.2的内容移动到显示屏11的最后四行12.n到12.n+3。当利用MRA RAM实施自由可编程滚动时，则需要复杂的RAM寻址方案或带有多RAM存取周期的方案。滚动被限制在同时选择的行p的数目的倍数(图2A和2B中，p＝4)。
随着显示器尺寸的增大p值也同时增大。这反过来减少了滚动的自由度。解决方案是用更复杂的方式读取RAM。然而，这需要复杂的RAM寻址或多次RAM存取。第一种方法显著地增加了地址解码。第二种方法使得在RAM之后存储器成为必需。
减少功耗的要求产生了具有可适应的p值的实施方案，这是由于最佳p值对于不同的多路复用速率是变化的。
对LCD显示屏的行进行寻址的更大自由度和灵活性日益成为必需。这将允许支持如下功能，如滚动，在显示屏上具有自由可编程有效区域的自由可编程多路复用速率，一个显示屏上的多个有效区域，Y方向中的镜像，玻璃上芯片(COG)或带式载体封装(TCP)，等等。
本发明的目的是提供克服现有方法缺陷的方案。
本发明的目的是提供允许将LCD驱动器存储器的内容写到期望的任一显示行的方案。
本发明的目的是提供允许自由可编程的行选择的方案。
上述和其他目的是通过包括LCD显示屏、列驱动器装置和具有多个行片(row slice)的行驱动器装置的液晶显示设备来实现的。该显示设备还包括用于接收一组正交函数的输入，所述输入被连接到列驱动器装置和行驱动器装置。每个行片包括用来从正交函数组中选择正交函数的函数选择器，和用于依据施加于时分多路复用解码器输入的时钟信号，将行选择信息传送到LCD显示屏的行电极的时分多路复用解码器。
根据本发明，为了将RAM内容写入期望的任意显示行，该行可以被自由地编程。这个发明涉及允许将LCD驱动器存储器的内容写到期望的任意显示行的方案。而且，发明方案允许行选择的自由编程。
在权利要求2-11中要求保护更多的有优点的实施方案。
为了更加全面地描述本发明及其进一步的目的和优点，请参考下面的描述并结合相应的附图，其中图1A是一个常规显示设备的图示，表示RAM单元和显示屏的行之间的关系。
图1B表示了如何在常规显示设备中实现四行滚动。
图2A是一个常规的MRA显示设备的图示，表示了RAM单元和显示屏的行之间的关系。
图2B表示了如何在常规MRA显示设备中实现八行滚动。
图3为常规显示设备的示意框图。
图4为根据本发明的显示设备的部分框图。
图5为根据本发明，如何在MRA显示设备(p＝4)中实现滚动的图示。
图6为根据本发明的显示设备的部分框图。
图7为根据本发明，在具有四个同时选择的行的显示设备中如何实现滚动的图示。
图8A为根据本发明的一个应用实例的图示。
图8B为根据本发明的另一个应用实例的图示。
图9为根据本发明的显示设备的框图。
图10为根据本发明的显示设备的部分框图。
在讲述本发明的各种实施方案之前，对典型液晶显示(LCD)设备1进行简要描述。LCD设备1，如图3所示，一般包括带有行或选择电极2(水平线表示)的第一基板和带有列或数据电极3(垂直线表示)的第二基板。行电极2和列电极3的重叠部分定义了象素4。另外，LCD设备1包括用于驱动列电极3与将被显示的图像相一致的驱动装置5，和用于驱动行电极2的驱动装置6。
根据本发明的第一实施方案，利用状态机30，如图4所示。此状态机30负责显示屏的行2选择的次序(注意这里的显示屏在图4中用行电极2和列电极3的简单矩阵表示)。控制逻辑31除状态机30外还包括RAM地址生成器32、时分多路复用(TDM)接入控制器33和TDM编码器34。控制逻辑31通过时钟总线35和选择总线36与行驱动器装置37相连。TDM方案用来减少物理总线行的数目。数据通过选择总线36施加到行驱动器装置37的单独行片39.1-39.n，通过时钟总线35施加的时钟信号决定了哪个行片实际上操作/处理数据。RAM地址生成器32产生的地址通过连接43施加到RAM50进行数据的检索。在施加到显示屏的列电极3之前，这些数据连同一组正交函数Fi＝{f0...fp-1}通过列驱动器装置105一起处理。正交函数通过输入44提供给列驱动器装置105。
RAM 50(参看图5)被分为p行的块，它们总是作为一个整体被存取(p是MRA驱动技术中同时选取的行的数目)。就是说，每个RAM单元存储p个数据项。在本例中，p＝4并且起始地址为2(参看图5)。因此每个p行的MRA块只需要一个地址。这使得RAM解码更加容易并且RAM 50更加小。为了具有完全的灵活性，RAM块的数据可以被输出到任何期望的p显示行(如图5中的例子)。显示屏51的行不需要相邻。这通过作为控制逻辑31的一部分的状态机30来实现，其可以被切断以适应每个芯片的需要。控制逻辑31在输出38产生一组p行地址。使用编码用的TDM方案，行地址接下来被编码并分配到行片39.1-39.n。每个行片39.1-39.n具有用于解码接收到的TDM信号的TDM解码器40.n，和当在一个时隙中仅选取p行时保持选取信号一个时隙的电平移动器41.n。在TDM解码器输出端的输出信号为0V或Vdd。电平移动器41.n移动电位使之呈现为0V或Vlcd。电平移动器41.n连接到相应的行输出焊盘42.n和显示屏的行电极2。注意p可以是任何数字，即p＝1，2，3，...。电平移动器41.n和许多其它部件是本领域中周知的标准部件。
如图5所示，利用本发明可以在显示屏51内定义滚动区域52。在这个滚动区域52中自由滚动行是可能的。注意为了简单起见，RAM50直接连接到显示屏51的行。实际上，由于至少列驱动器装置105位于RAM 50和显示屏之间，所以没有这种直接的连接。图5显示了RAM单元和显示屏51的相应的行之间的逻辑关系。
根据一个实施方案，可以使用下面的驱动方案。基本的概念是根据某种编程的设置，总在地址‘0’开始读RAM 50，并且改变行的选择。当p＝8时，可以使用八个不同的正交函数Fi＝{f0...fp-1}。这些正交函数Fi被施加到显示屏51的行片。施加到行焊盘42.n的输出信号的选择是根据这些正交函数Fi进行的。显示屏51的每一行具有相应的选择信号，其表示什么时候相应的行必须在电压Vlcd或Vss被驱动。当没有被选择时所有其他行在电压Vc被驱动。注意Vc＝Vlcvd/2，其中Vlcd是显示屏的电源电压。施加到行焊盘42.n的输出信号的选择取决于下列三个信号(进一步的细节根据图10说明)-在Vlcd和Vss之间切换的正交函数Fi(施加于此特定行的一个函数)；-在正交函数Fi的选择信号和Vc之间切换的选择行信号(row_sel)；-用于先开后合和用于测试的三态信号(rc_tristate)所有的开关都是打开的。行和列按照块多路复用，并在测试板上被缩短。因此这些没有被选择的行焊盘42.n一定是三态的。
这样可能生成任何期望的输出模式。状态机30和行片39.n之间的接口总是保持相同。这允许了改进的可重用性使得缩短了实现本发明的LCD产品投入市场的时间。
结合图6和7描述了另一实施方案。这种方案基于一种MRA驱动技术，它要求施加于显示屏的列电极的函数和施加于其中数据应被显示的行电极的函数之间直接对应。因此为了具有完全的灵活性，必须可以选择p行函数的哪一个将在特定行被输出。系统60(参看图6)被建议计算从其相邻输出级使用的函数的数目中选择适当的函数。显示设备的数字部分和函数选择器63.n之间的互连限于初始值I0和以函数0起始的信息(见图6)。正交函数Fi的分布是循环的，因此加1电路61可以用在每一个函数选择器63.n中以跟随这个循环。加1电路61具有强迫其输出为零的压倒性。函数F用来在必要时使计数值适应RAM的结构。函数选择器63.1、63.2、和63.3的输出62.1、62.2、和62.3被连接到显示屏的行电极焊盘(在图6中未显示)。
下面描述根据本发明的两个实例。这两个实例假设所使用的系统60采用8个正交函数Fi。它总共只有三位，所以在7时翻转到0。
第一个实例示于图8A。初始值I0＝5。第一行片63.1的加1电路61对初始值加+1。结果(I0+1＝6)在第一个框71.1的底部给出。在行片63.2中重复该步骤并得到7作为结果。正像上文所述，翻转发生在7。这意味着下一行片63.3输出0作为结果。如图8A所示，某个中间行被禁止。这些行用灰色背景显示。对应于表示最后的中间行71.x的一个之后的行片71.x+1再次从0开始，这是由于函数0施加到其加1电路61。正如图8A右手侧图示的那样，某些中间行被禁止的事实允许跳过显示屏72上的相应区域73。
第二个实例在图8B给出。在本例中有行片81和82的两个区域被禁止。这两个区域81、82对应屏90上的两个行块91和92。本例中这两个块91和92的所有行都是不使用的。函数0定义与第一行84.1对应的第一有效行片83.1。加1电路61逐步对值该加1直到7。在行片83.8，出现翻转。下一行片83.9再次从0值开始。
系统100的另一依照本发明的实施方案示于图9。系统100包括行驱动器装置106和列驱动器装置105。数据取自RAM 50并通过总线103传输到列驱动器105。为了能够描绘显示屏102的期望象素4，一组正交函数f0...fp-1的Fi施加到行驱动器装置106并通过线44施加到列驱动器装置105。如图9所示，行驱动器装置106包括p行片的阵列，它们每个具有至少一个函数选择器63.n和行焊盘42.n。函数选择器63.n可以与图6相关的描述相似。
另一种实施方案的一部分示于图10。此图描述了电压Vlcd和Vss选择行信号(row_sel)和三态信号(rc_tristate)之间的关系。TDM解码器根据通过时钟总线35施加的时钟信号实现行的选择，而函数选择器63.1用于从正交函数f0...fp-1组Fi中一个函数的选择。三态信号(rc_tristate)施加用于先开后合和测试。电平移动器为传输门开关45.1提供输出信号。传输门开关45.1受到电平移动器41.1的输出信号的控制。在开关45.1的输出，可以得到下列电压之一Vlcd或Vss或Vc。
在附图和说明书中提出了本发明优选实施方案，尽管使用了特殊的术语，但这样给出的描述仅仅是作为一般和描述性的术语使用，并不具有限制的目的。
权利要求
1.液晶显示设备(100)，包括-LCD显示屏(51；102)，-列驱动器装置(105)，-行驱动器装置(37；106)，具有N个行片(39.n)，其中N是LCD显示屏(51；102)的行电极(2)的数目，-输入(44)，用于接收一组p个正交函数(f0...fp-1)，所述输入(44)被连接到列驱动器装置(105)和行驱动器装置(106)，由此每个行片(39.n)包括-函数选择器(63.n)，从p个正交函数(f0...fp-1)的组中选择一个正交函数。-时分多路复用解码器(40.n)，根据施加于时分多路复用解码器(40.n)的输入(35)的时钟信号将行选择信息传送到行电极(2)。
2.权利要求1中的设备，还包括控制逻辑(31)。
3.权利要求2中的设备，其中控制逻辑(31)包括状态机(30)，所述状态机(30)作为用于从N行(2)中选择p行的行选择产生器，和-RAM地址产生器(32)。
4.权利要求2或3中的设备，其中控制逻辑(31)包括时分多路复用(TDM)接入控制器(33)和时分多路复用(TDM)接入编码器(34)。
5.结合权利要求3的权利要求4的设备，其中控制逻辑(31)通过时钟总线(35)和选择总线(36)连接到行驱动器装置(37；106)。
6.上述权利要求之一中的设备，还包括被分为p行的块的RAM(50)。
7.上述权利要求之一中的设备，能够在显示屏(51；102)内定义滚动区域(52)。
8.上述权利要求之一中的设备，其中使用了MRA驱动技术。
9.权利要求8中的设备，其中施加于行电极(2)的输出信号的选择是依据从p个正交函数(f0...fp-1)的组中选择的正交函数。
10.上述权利要求之一中的设备，其中行片(39.n)的函数选择器(63.n)被互连，使得能够计算从先前的函数选择器(63.n-1)所使用的正交函数的数目中选择适当的正交函数。
11.权利要求2或3中的设备，能够限定某个中间行在显示屏(51；102)内被禁止。
全文摘要
液晶显示设备(100)包括LCD显示屏(102)、列驱动器装置(105)，和具有N个行片(63.1，42.1)的行驱动器装置(106)，其中N为LCD显示屏(102)的行电极(2)的数目。此外，设备(100)包括用于接收一组p个正交函数的输入(44)。此输入(44)被连接到列驱动器装置(105)和行驱动器装置(106)。每个行片(63.1，42.1)包括从p个正交函数的组中选择正交函数的函数选择器(63.n)和用于根据施加于输入的时钟信号将行选择信息传送到行电极(2)的时分多路复用解码器(40.n)。
文档编号G02F1/133GK1602512SQ02824764
公开日2005年3月30日 申请日期2002年12月13日 优先权日2001年12月14日
发明者D·泽特, A·J·史密斯 申请人:皇家飞利浦电子股份有限公司