专利名称：液晶显示面板用驱动电路的制作方法
技术领域：
本发明涉及一种液晶显示面板用驱动电路，特别是其中其选择电路规模被减少的驱动电路，该选择电路具有用于将数字显示数据转换为模拟驱动电压的一个D/A转换器。
背景技术：
液晶显示面板包括一个用作像素的液晶层，并且可通过将对应于像素显示数据的驱动电压施加在液晶层上，从而改变液晶层的光传输率，以显示图像的灰度等级。当图像显示数据由8比特构成时，就可显示256个灰度等级，相应的就有256种驱动电压被施加在其间持有液晶层的像素电极上。
图1是通常的液晶显示器件的结构图。在显示面板侧提供一个具有液晶层的显示单元阵列22，一个用于驱动此显示单元阵列22的电路组被连接至该显示面板。该显示单元阵列22具有数据总线DB1至DBn，其上施加有对应于显示数据的驱动电压，和扫描总线SB1至SBm，它们与数据总线DB1至DBn交叉，并与水平同步信号Hsync同步被顺序选择，在这些数据总线和扫描总线之间的交叉点，提供单元晶体管和像素电极(未示出)。
扫描总线SB由扫描驱动器24驱动，而数据总线DB由数据总线驱动电路组驱动，该驱动电路组包括移位寄存器10，数据锁存电路12，电平移位电路14，选择器18和输出缓冲器20。单元晶体管由扫描总线和数据总线所选通，像素电极以这样的方式进行连接，使得施加在数据总线上的电压被传送给像素电极。
在数据总线驱动电路组，8比特的显示数据D0到D7被数据锁存电路12顺序地锁存。锁存定时信号由使时钟CLK移位的移位寄存器10产生。由数据锁存电路12锁存的数字显示数据在电平移位电路14中进行从数字电源VDDD(例如，3V)到模拟电源VDDA(例如，12V)的电平移位，然后被提供给选择器18。
选择器18和输出缓冲器2 0对应于一个D/A转换电路。电压产生电路16通过电阻器将按照伽玛曲线等设定的参考电压组VR0到VR8分压，产生256种灰度等级参考电压，表示为Vr0到Vr255，并将此电压提供给选择器18。选择器18根据锁存在数据锁存电路12中的8比特数字显示数据从256种灰度等级参考电压Vr0到Vr255中选择任何一个，并将此灰度等级参考电压提供给输出缓冲器20。输出缓冲器20是一组运算放大器，并同样地将选择器18提供的灰度等级参考电压进行放大，然后将此放大电压施加至数据总线DB。Tdiv由时分控制信号产生器26产生。
图2是通常的选择器的结构图。电压产生电路16是一个阶梯电阻电路，其中串联有多个电阻器，从电阻器之间的连接节点可产生灰度等级参考电压Vr0到Vr255。灰度等级参考电压Vr0到Vr255通过水平方向的参考电压线提供给整个选择器18。数字显示数据D0到D7通过相应的总线被提供至选择器。并且，如图所示，该选择器由8晶体管阵列30构成，8比特显示数据D0到D7被提供给晶体管的栅极。虽然未示出，通过对8比特显示数据D0到D7进行预解码产生的8比特信号，被更精确地提供给晶体管阵列30中每个晶体管的栅极。在256个晶体管阵列30中每一个晶体管阵列中的8个晶体管都是导通的，以使选定的灰度等级参考电压Vr被提供给运算放大器20的输入端OPin。灰度等级参考电压Vr被提供给运算放大器20的正输入端，其负输入端被连接至运算放大器的输出端OPout。从而执行放大因数为1的放大操作，以驱动数据总线DB。
如图2中的选择器电路所示，256个晶体管阵列30被提供给一条数据总线，用于根据8比特显示数据D0到D7，从256种灰度等级参考电压Vr0到Vr255中选择任意一种。相应的，当具有总计384条数据总线时，就需要256×384个晶体管阵列。即，需要8×256×384＝786432个晶体管。并且，彩色显示需要三原色成分RGB，这就需要上述三倍数量的晶体管。此外，虽然在图2中未示出，通过对8比特显示数据D0到D7进行预解码而产生的数据，被提供给每个晶体管阵列，表示每个晶体管阵列都需要进行预解码的反相器电路。
因此，具有如此大数量晶体管的选择器就占据了数据总线驱动电路的集成电路的较大部分，这增加了集成电路的规模和成本。
发明内容
因此本发明的目的是提供一种集成电路，其中其选择器电路规模被减小。
为了解决上述目的，本发明的一个方面是提供一种选择器电路，用于根据N比特输入数据从2N个灰度等级参考电压中选择和输出一个灰度等级参考电压，该选择器电路包括多个选择晶体管阵列，它们被并联在所述灰度等级参考电压的端点和一个输出端之间，并且具有由所述输入数据驱动控制的多个串联的晶体管，其中每个选择晶体管阵列通常都被提供给2N个灰度等级参考电压中的一组M个灰度等级参考电压(M为复数且M＜2N)，并根据所述M个灰度等级参考电压以时分方式呈现驱动使能状态。
如果使用一个具体例子来描述，即在该组M(例如M＝2)个灰度等级参考电压中的每个灰度等级参考电压都以时分方式被顺序提供给选择晶体管阵列，使选择晶体管阵列对应于M个灰度等级参考电压以时分方式呈现驱动使能状态。由输入数据所选择的灰度等级参考电压通过由输入数据所导通的选择晶体管阵列被输出至输出端。
根据本发明的上述方面，在选择器电路中，选择晶体管阵列被分别提供给一组M个灰度等级参考电压，这意味着选择器电路中选择晶体管阵列的数量可被减少至1/M。因而可减少选择器电路的规模。
当上述选择器电路被应用在液晶显示面板的驱动电路中，用于将数字显示数据转换为驱动电压时，可以减少驱动电路的规模及成本。
图1是一个液晶显示器件的结构图；图2是普通选择器的电路图；图3是本实施例中采用的选择器的简要结构图；图4是根据本实施例的选择器的具体电路图；图5表示该选择器的详细电路；图6是图5中选择器的操作逻辑表；图7表示该选择器的详细电路；图8是图6中选择器的操作逻辑表；图9是对应于该选择器的操作的驱动信号波形图；图10是对应于该选择器的操作的另一个驱动信号波形图；图11是根据第二实施例的选择器正极性一侧的详细电路图；图12是图11的操作逻辑表；
图13是根据第二实施例的选择器负极性一侧的详细电路图；图14是图13的操作逻辑表；图15是根据第三实施例的选择器的电路图；以及图16是对应于图15的操作的驱动信号波形。
具体实施例方式
以下将参照附图来说明本发明的实施例。但是本发明的保护范围并不局限于以下实施例，而是由本专利的权利要求中所表述的发明或任何等效物来限定。
图1是本实施例中采用的液晶显示器件的结构图。图1中的结构正如在前面已经描述的。图3是本实施例中采用的选择器的简要结构图。
参考电压VR0到VR8被提供给电压发生电路16。在这些参考电压中，中心等级参考电压VR4是一个共用电压。该电压发生电路16从等于或大于上述共用电压VR4的参考电压VR4到VR7产生正极性一侧的灰度等级参考电压Vr0p到Vr255p，并从等于或小于上述共用电压VR4的参考电压VR0到VR4产生负极性一侧的灰度等级参考电压Vr0n到Vr255n。选择器18由选择器晶体管组18P-0，18N-0，18P-1，18N-1…等构成，每个选择器晶体管组根据显示数据D0到D7从256个灰度等级参考电压中选择一个灰度等级参考电压，并将由此选择的灰度等级参考电压提供至运算放大器20的输入端OPin。也就是说，选择器晶体管组的输出端被连接至运算放大器的输入端OPin。
为了延长液晶层的使用寿命，向数据总线DB施加AC驱动电压。为了产生AC驱动电压，由正级一侧的选择器晶体管组18P所选择的灰度等级参考电压Vr0p到Vr255p，和由负级性一侧的选择器晶体管组18N所选择的灰度等级参考电压Vr0n到Vr255n，被交替施加到相邻的数据总线DB0，DB1和DB2，DB3上。通常，正极性和负级性的灰度等级参考电压同步于水平同步信号被交替地施加在相邻的数据总线上。为此，在运算放大器20的输出端OPout和数据总线DB之间提供开关电路SW。
正如此后所描述的，正极性一侧的选择器晶体管组18P包括其中P沟道晶体管被串联连接的选择晶体管阵列。并且，显示数据D0到D7的反相数据被预解码后提供至这些选择晶体管阵列中的每个栅极，当被提供的所有数据都是L电平时，选择晶体管阵列是导通的。另一方面，负极性一侧的选择器晶体管组18N包括其中的N沟道晶体管被串联连接的选择晶体管阵列。显示数据D0到D7的非反相数据被预解码并被提供至这些选择晶体管阵列中的每个栅极，当被提供的所有数据都是H电平时，选择晶体管阵列是导通的。
图4是根据本实施例的选择器的具体电路图。该选择器电路中示出了图3中的正极性一侧的选择器晶体管组18P-0，18P-1，为了简化该电路图，只示出了电压产生电路16所产生的16个灰度等级参考电压Vr0到Vr15p。
在这些选择器晶体管组中，为每两个灰度等级参考电压提供一个8选择晶体管阵列30。即，为16个灰度等级参考电压提供8个选择晶体管阵列30。构成了灰度等级参考电压馈送电路的灰度等级参考电压产生馈送晶体管RP0，RP1，被置于选择晶体管阵列30和参考电压产生电路16的灰度等级参考电压Vr0到Vr15p的终端之间。也就是说，灰度等级参考电压Vr0到Vr15p的终端通过灰度等级参考电压馈送晶体管RP0，RP1被成对地连接在共用参考电压线CVr0到CVr7，且选择晶体管阵列30被并联在共用参考电压线CVr0到CVr7和运算放大器的输入端OPin之间。
灰度等级参考电压终端Vr0到Vr15p中的两个灰度等级参考电压以时分方式被分别提供至共用参考电压线CVr0到CVr7。也就是说，响应于时分控制电路40输出的时分信号T0，灰度等级参考电压馈送晶体管RP0被导通，从而一组的两个相邻的灰度等级参考电压中较低的偶数灰度等级参考电压被提供至共用参考电压线。此时，选择晶体管阵列30呈现驱动使能状态，并根据输入的显示数据，使八个选择晶体管阵列30中的一个选择晶体管阵列中的所有晶体管都被导通，从而提供给共用参考电压线的偶数灰度等级参考电压被提供至运算放大器的输入端OPin。该偶数灰度等级参考电压由运算放大器输入端的电压保持电路(未示出)所保持。然后，响应于时分控制电路40输出的时分信号T1，灰度等级参考电压馈送晶体管RP1被导通(此时晶体管RP0非导通)，两个相邻的灰度等级参考电压中较高的奇数灰度等级参考电压被提供至共用参考电压线。此时，若显示数据D0到D7为奇数，则导通的选择晶体管阵列30保持导通，提供给共用参考电压线的较高的奇数灰度等级参考电压被提供至运算放大器20的输入端OPin。另一方面，若显示数据D0到D7为偶数，则所有的选择晶体管阵列都被时分控制电路42控制为非导通，从而通过电压保持电路将运算放大器的输入端OPin保持在偶数灰度等级参考电压的电平。
因此，选择器晶体管组的选择晶体管阵列30一般被分别提供给两个灰度等级参考电压，并以时分方式驱动，并且，作为选择晶体管阵列的二次驱动控制的结果，根据显示数据所选择的灰度等级参考电压被输出至运算放大器。也就是说，选择晶体管阵列30的驱动操作在一个水平同步周期以时分的方式被执行两遍。从而，选择晶体管阵列30的数量相比于普通的情况减少了一半。此外，由第一驱动操作而产生的运算放大器的输出电压等于最终选择的灰度等级参考电压，或是一个比此电压低一个灰度等级的电压。结果，在第二驱动操作中用于驱动的电压差等于零或仅有一个灰度等级，由此可缩短第二驱动操作的时间。
当水平同步周期中存在余量时，选择晶体管阵列30一般可被提供至二个以上的多个灰度等级参考电压，从而可以进一步减少选择晶体管阵列30的数量。例如，当选择晶体管阵列被提供至四个灰度等级参考电压时，灰度等级参考电压馈送晶体管的数量也是四个，它们被顺序导通，并且选择晶体管阵列30被执行驱动操作四次。
图5表示选择器的详细电路图，而图6是其操作逻辑表。类似的，图7和8分别是选择器的详细电路图和操作逻辑表。图5和6表示正极性一侧的P沟道晶体管形成的晶体管组，而图7和8表示负极性一侧的N沟道晶体管形成的晶体管组。图9是对应于选择器的操作的驱动信号波形图。
图5中正极性一侧的选择晶体管阵列30由串联的P沟道晶体管P0到P7构成的。并且，显示数据D1到D7的反相数据被分别提供至晶体管P1到P7的栅极。如前所述，显示数据D1到D7是被反相器等(未示出)预解码的数据，即，各种不同置换的数据组合被提供至256个选择晶体管阵列30。
此外，最低有效位显示数据D0的反相数据依据分配控制信号Tdiv的电平被时分控制电路42提供至驱动控制晶体管P0的栅极。时分控制电路42由NAND栅极和反相器构成，用于最低有效位显示数据的反相信号/D0的AND逻辑输出，和分配控制信号Tdiv被提供至驱动控制晶体管P0的栅极。该时分控制电路42的输出n1一般被提供至对应于相同数据总线的所有选择晶体管阵列30，以控制选择晶体管阵列30呈现出驱动使能状态或驱动非使能状态。
当驱动控制晶体管P0为导通状态时，选择晶体管阵列30呈现驱动使能状态，并根据输入的显示数据D1到D7，选择晶体管阵列呈导通状态。当驱动控制晶体管P0为非导通状态时，选择晶体管阵列30呈现驱动非使能状态。
此外，在电压发生电路16产生的灰度等级参考电压Vr中，偶数灰度等级参考电压Vr2k通过灰度等级参考电压馈送晶体管RP0被提供至共用参考电压线CVr和选择晶体管阵列30。且奇数灰度等级参考电压Vr2k+1通过灰度等级参考电压馈送晶体管RP1被提供至共用参考电压线CVr和选择晶体管阵列30。同样，灰度等级参考电压馈送晶体管RP0，RP1根据时分控制电路40提供的控制信号T0，T1被顺序导通。
图5中的电路的操作将参照图6的操作逻辑表和图9的驱动信号波形的正极性性进行说明。同步于水平同步信号Hsync，时分控制信号Tdiv在水平同步周期的前半个周期被控制到L电平，而在后半周期被控制到H电平。相应的，灰度等级参考电压馈送晶体管RP0随后被导通，以使偶数灰度等级参考电压Vr2k，Vr2k-2被提供至共用参考电压线CVr。
同时，在水平同步周期的前半个周期，时分控制信号Tdiv呈现L电平，这意味着无论显示数据的最低有效位D0的反相电平是H电平还是L电平，在分配控制电路42中，输出节点n1被强制设置为L电平。从而，驱动控制晶体管P0都呈现导通状态，从而选择晶体管阵列呈现驱动使能状态。并且对于选择晶体管阵列30，当这些显示数据全部为L电平时，其较高有效位被输入显示数据D1到D7的晶体管P1到P7被全部导通。因此不论与选择的灰度等级参考电压相同的偶数灰度等级参考电平，还是比被选择的灰度等级参考电压低一个灰度等级的偶数灰度等级参考电平，都被提供至运算放大器的输入端OPin。
如图9中的点划线所示，运算放大器的输入端OPin在正极性一侧被驱动，并且以给定的时间延迟，运算放大器的输出端OPout也在正极性的一侧被驱动。根据此状态，运算放大器的输入端和输出端都在偶数灰度等级参考电压“偶数”下被驱动。多个选择晶体管阵列都被连接至运算放大器的输入端，从而使该输入端具有给定容量的寄生电容Cp，并且因此运算放大器输入端OPin的参考电压被存储在寄生电容Cp中。也就是说，该寄生电容Cp和运算放大器是一个电压保持电路。
然后，在水平同步周期的后半个周期，时分控制信号Tdiv被控制到H电平。相应的，灰度等级参考电压馈送晶体管RPO和RP1被分别置为非导通和导通，并且奇数灰度等级参考电压Vr2k+1，Vr2k-1都被提供至共用参考电压线CVr。此时，若显示数据D0到D7都为偶数，最低有效位D0的反相数据为H电平，时分控制电路42的输出n1为H电平，并且驱动控制晶体管P0呈现非导通状态。此外，若显示数据D0到D7都为奇数，最低有效位D0的反相数据为L电平，时分控制电路42的输出n1为L电平，并且驱动控制晶体管P0保持导通状态。
相应的，当显示数据为奇数时，选择晶体管阵列30保持导通状态，提供给共用参考电压线CVr的奇数灰度等级电压Vr2k+1被提供至运算放大器的输入端OPin。从而，如图9所示，运算放大器输入端OPin和输出端OPout从偶数灰度等级参考电压“偶数”上升到奇数灰度等级参考电压“奇数”。另一方面，当显示数据为偶数时，驱动控制晶体管P0被强制为非导通，然后选择晶体管阵列30为非导通，并且在水平同步周期的前半个周期提供的偶数灰度等级参考电压“偶数”在运算放大器的输入端和输出端被保持；即如图9中的虚线所示。
时分控制信号Tdiv的切换时序被这样设置，以便对液晶层施加驱动电压所需的时间间隔Δt，或是改变液晶层的光传输率所需的时间间隔等等，可被包含在水平同步周期的后半个周期。并且该时序优选被设置为，允许选择器18中的选择晶体管阵列进行切换，并允许在时分控制信号Tdiv为L电平时，运算放大器的输入端OPin被充分的提升。用于时分控制信号Tdiv改变的时序是为了满足上述两个要求而确定的。
时分控制信号Tdiv是由时分控制信号发生电路26所产生的，如图1所示。水平同步信号Hsync和时钟CLK被提供至该时分控制信号发生电路26。当水平同步信号Hsync被提供时，控制信号Tdiv被控制到L电平，并且，当已经计数了预定数目的时钟时，控制信号Tdiv被控制到H电平。
其次，将说明图7中负极性一侧的选择器晶体管组。负极性一侧的选择器晶体管组，根据显示数据D0到D7选择在0V到6V的电压范围之间并被分为256级灰度等级参考电压Vr0到Vr255n中的任意一个，并将此灰度等级参考电压提供至运算放大器的输入端OPin。由于输出电压为低，选择晶体管阵列30由8个N沟道的晶体管N0到N7构成。较高级显示数据D1到D7被提供至七个晶体管N1到N7，时分控制电路42产生的控制信号n1被提供至最低级驱动控制晶体管N0。
较高级显示数据D1到D7以预解码的结合的形式被分别提供至每个选择晶体管阵列。另一方面，时分控制电路42的输出n1一般被提供至所有的选择晶体管阵列。然而，该时分控制电路42的极性与图5中的P沟道一侧(正极性一侧)控制电路42的极性相反。
对于电压产生电路16(由电阻器阶梯电路构成)产生的灰度等级参考电压，两个相邻的灰度等级参考电压通过灰度等级参考电压馈送晶体管RN0、RN1被交替的提供给共用参考电压线CVr。该灰度等级参考电压馈送晶体管RN0、RN1由时分控制电路40产生的控制信号T0、T1控制。
以下将参照图8中的操作逻辑表和图9中的负极性性驱动波形图来说明负极性一侧的选择器操作。响应于水平同步信号Hsync，时分控制信号Tdiv处于L电平，从而N沟道灰度等级参考电压馈送晶体管RN0导通。由此偶数灰度等级参考电压Vr2k，Vr2K+2被提供至共用参考电压线CVr。
同时，根据时分控制信号Tdiv的L电平，时分控制电路42的输出n1被强制呈现H电平，以使驱动控制晶体管N0被导通，且选择晶体管阵列呈现驱动使能状态。此外，对于多个选择晶体管阵列30，在所提供的显示数据D1到D7都为H电平的一个选择晶体管阵列中，晶体管N1到N7都是导通的。结果，偶数灰度等级参考电压Vr2K或Vr2k+2被提供至运算放大器的输入端OPin。
在水平同步周期的后半个周期，时分控制信号Tdiv变为H电平，灰度等级参考电压馈送晶体管RN0为非导通，而晶体管RN1为导通。奇数灰度等级参考电压Vr2k+1，Vr2k+3被相应的提供至共用参考电压线CVr。此时，当显示数据为偶数时，最低有效位D0的反相数据呈现H电平，且时分控制电路42的输出n1呈现L电平，从而驱动控制晶体管N0被置为非导通。结果，运算放大器输入端OPin的电压被保持在以前的偶数灰度等级参考电压。另一方面，当显示数据为奇数时，最低有效位D0的反相数据呈现L电平，且时分控制电路42的输出n1保持H电平，从而驱动控制晶体管N0保持导通状态。结果，选择晶体管阵列保持30导通状态，奇数灰度等级参考电压Vr2k+1，Vr2k+3被提供至运算放大器输入端OPin，且运算放大器输出端OPout也同样地改变。
如图9所示，一个负极性可简单地相当于一个与正极性相反的驱动波形，并且，若显示数据为偶数，选择晶体管阵列仅在该波形的前半个周期导通，从而偶数灰度等级参考电压“偶”被输出。若显示数据为奇数，选择晶体管阵列随着前半个周期在该波形的后半个周期也被导通，从而奇数灰度等级参考电压“奇”被输出。
图5和7中的选择晶体管阵列30中的晶体管P0和N0也可以分别处于下述位置晶体管P1到P7中任意一个的位置，和晶体管N1到N7任意一个的位置。
如上所述，根据本实施例的选择器中的选择晶体管阵列都被提供为由两个灰度等级参考电压共用，这使选择晶体管阵列的数量减少了一半。并且，在水平同步周期的前半个周期，依据显示数据而选择的一个选择晶体管阵列不论显示数据为奇数或偶数都被驱动；并且，在水平同步周期的后半个周期，只有当显示数据为奇数时才被驱动。也就是说，选择晶体管阵列的数量被减半，同样对应于此数量以时分方式被相应驱动两次。
图10表示另一种驱动波形。在本例中，在水平同步周期的前半个周期选择奇数的灰度等级参考电压，而在后半个周期，选择偶数灰度等级参考电压。从而图5和7中的时分控制电路40，42的构成和灰度等级参考电压馈送晶体管也可被提供相反的极性。
如图10所示，提供给运算放大器输入端OPin的选择器输出，和运算放大器的输出端OPout都在前半个周期以较高的奇数灰度等级参考电压被驱动，然后，当显示数据为偶数时，则被切换到偶数灰度等级参考电压。因而，由前半个周期到后半个周期转换时的波形与图9中的例子正相反。
图11是根据第二实施例的一个选择器的详细电路图，图12为其相应的操作逻辑表。图11中的电路为正极性一侧的电路，由P沟道的晶体管构成。在图5的电路中，每个选择晶体管阵列30都由八个晶体管构成。同时在第二实施例中，每个选择晶体管阵列30都由七个晶体管P1到P7构成，用于七个晶体管中的驱动控制晶体管P1的控制信号n2由或门44产生，时分控制电路42的输出信号n1和跟随显示数据的最低有效位的较高位D1的反相数据被输入到或门。另一方面，时分控制电路40和灰度等级参考电压馈送晶体管RP1，RP0与图5中的例子相同。
将参照图12中的操作逻辑表说明图11中的操作。时分控制电路42的操作与图5和6中的相同。因此，为了选择一个所提供的显示数据/D1到/D7都为L电平的选择一个晶体管阵列30，在时分控制信号Tdiv为L电平时的前半个周期，节点n1为L电平，这表示或门44的输出，即显示数据/D1，被按原样提供至晶体管P1。也就是说，驱动控制晶体管P1的操作依赖于显示数据/D1。从而，当所提供的显示数据/D1到/D7都为低电平时的选择晶体管阵列30的所有晶体管为导通时，偶数的灰度等级参考电压Vr2K，Vr2K-2被输出。
此外，在时分控制信号Tdiv为H电平时的后半个周期，当显示数据都为偶数时，节点n1被强制呈现H电平，节点n2也被强制呈现H电平，且驱动控制晶体管P1被强制成为非导通，从而运算放大器的输入端OPin和输出端OPout都被保持在偶数灰度等级参考电压Vr2k或Vr2K-2。在后半个周期，当显示数据为奇数时，节点n1保持在L电平，从而显示数据/D1按原样被提供至下一个节点n2。即，被选择的选择晶体管阵列30保持导通状态，由此奇数灰度等级参考电压Vr2k+1或Vr2k-1被输出。结果，运算放大器的输入OPin和输出OPout被变为奇数灰度等级参考电压。
因而，同样对于图11中的电路，相应的驱动波形与图9中的正极性波形相同。图11中电路实例中的选择晶体管阵列30中的晶体管数量可被减少一个。然而随之需要为每个选择晶体管阵列30提供一个或门44，用于比最低有效位D0高一级的显示位/D1。
图13是根据第二实施例，其中负极性一侧的选择器详细电路图，图14是其操作逻辑表。在此情况下，类似的，选择晶体管阵列30由七个N沟道晶体管N1到N7构成。相应的，跟随最低有效位D0的较高位D1与时分控制电路42的输出n1一起被输入与门44，从而其输出n2控制驱动控制晶体管N1。图13中电路的操作基本上与图11中的相同。当根据图14来说明图13中电路的操作时，在水平同步周期的前半个周期，时分控制电路42的输出n1为H电平。结果，跟随最低有效位的较高位D1被原样提供至驱动控制晶体管N1。因而，所有的显示数据D1到D7都为H电平的选择晶体管阵列30呈现导通状态，从而输出偶数灰度等级参考电压Vr2k或Vr2K+2。此外，在水平同步周期的后半个周期，当显示数据为偶数时，输出端n1为L电平，从而驱动控制晶体管N1被控制为强制非导通。因此，输出被保持在偶数灰度等级参考电压Vr2k或Vr2K+2。当显示数据为奇数时，输出n1为H电平，从而显示数据D1被原样提供至晶体管N1。结果，所有的显示数据D1到D7都为高电平选择晶体管阵列30保持导通状态，从而输出奇数灰度等级参考电压Vr2k+1或Vr2K+3。
此外，在图11和13的选择晶体管阵列30中，门44也可被置于显示数据D1到D7中任意一个的位置。也就是说，任何一个晶体管都可构成驱动控制晶体管。
并且在图11和13的选择晶体管阵列30中，在水平同步周期的前半个周期相对于偶数显示数据执行选择驱动操作，并在后半个周期，相对于奇数显示数据执行选择驱动操作。
图15是根据第三实施例的选择器的电路图，图16是对应于选择器操作的波形图。在水平同步周期的前半个周期，图4中的选择器进行操作从而以偶数灰度等级参考电压驱动所有选择晶体管阵列的输出，并在水平同步周期的后半个周期，以奇数灰度等级参考电压驱动所有选择晶体管阵列的输出。在图15的例子中，选择晶体管阵列被分为两组第一组30(E-O)，其输出在水平同步周期的前半个周期以偶数灰度等级参考电压驱动，在后半个周期以奇数灰度等级参考电压驱动；第二组30(O-E)，其输出在水平同步周期的前半个周期以奇数灰度等级参考电压驱动，在后半个周期以偶数灰度等级参考电压驱动。
此外，第一组30(E-O)被提供于高灰度等级参考电压一侧，第二组30(O-R)被提供于低灰度等级参考电压一侧。
相应的，时分控制电路40输出的时分控制信号T0、T1，被相对于第一和第二组反相。结果，在高灰度等级参考电压一侧，偶数灰度等级参考电压在前半个驱动周期被提供至共用参考电压线CVr，而奇数灰度等级参考电压在后半个驱动周期被提供。并且，在第一和第二组中极性正相反的控制信号n1，被分别提供至对应于选择晶体管阵列30的最低有效位的驱动控制晶体管。
负极性一侧选择器晶体管组的构成与图15中的相同，因此不再赘述。
图15中的电路结构通过参照图16中的驱动波形将变得更为清楚。图中实线表示的驱动波形对应于第一组的选择晶体管阵列，由点划线表示的驱动波形对应于第二组的选择晶体管阵列。不论是正极性还是负极性，当显示数据表示高灰度等级时，第一组(E-O)的选择晶体管30都被导通，从而选择器输出在前半个驱动周期以偶数灰度等级参考电压被驱动，而在后半个驱动周期以奇数灰度等级参考电压被驱动。当显示数据表示低灰度等级时，第二组(O-E)选择晶体管阵列30被导通，从而选择器输出在前半个驱动周期以奇数灰度等级参考电压被驱动，并在后半个驱动周期以偶数灰度等级参考电压被驱动。
在上述第三实施例中，高灰度等级一侧的共用参考电压线CVr在前半个周期处于偶数灰度等级参考电压，而在后半个周期处于奇数灰度等级参考电压，且低灰度等级一侧的共用参考电压线CVr处于与高灰度等级一侧的电压相反的电压下。从而，对于选择器18中水平方向上的多个共用参考电压线，其中一半的共用参考电压线暂时先处于低灰度等级参考电压，然后处于高灰度等级参考电压；而另一半的共用参考电压线暂时先处于高灰度等级参考电压，然后处于低灰度等级参考电压。因此，由于伴随着共用参考电压中电压波动的配线电容的充电操作和放电操作共存，因而有可能消除伴随这种充电操作和放电操作的噪音。
在此情况下，优选较高灰度等级一侧的灰度等级参考电压被设计为从前半个周期到后半个周期增加状态，从而可减少用于增加选择器的输出电压的时间。
此外，若仅仅为了消除由于共用参考电压线的充电和放电而引起的噪音，第一组选择晶体管阵列和第二组选择晶体管阵列就不需要被分为高灰度等级侧和低灰度等级侧。即使第一和第二组被分配为灰度等级参考电压的选择结合，当从水平同步周期的前半个周期切换到后半个周期时，就有可能对一半的共用参考电压线充电并同时对另一半共用参考电压线放电。
如上所述，在本实施例中，选择晶体管阵列被配置有驱动控制晶体管，它根据显示数据为奇数或偶数，在第一驱动周期将选择晶体管阵列设为驱动使能状态，而在第二驱动周期将选择晶体管阵列设为驱动非使能状态。并且，相邻的灰度等级参考电压以时分方式被提供至共用参考电压线CVr。同样，由显示数据所选择的选择晶体管阵列在第一驱动周期向输出端输出一个灰度等级参考电压，并在第二驱动周期，根据显示数据向输出端输出另一个灰度等级参考电压。从而，通过以时分方式执行对选择晶体管阵列的控制，以使其呈现驱动使能状态或驱动非使能状态，可使选择晶体管的数量减少一半。
通过上述本发明，选择器电路中的晶体管数量可被减少。
权利要求
1.一种选择器电路，用于根据N比特输入数据从2N个灰度等级参考电压中选择和输出一个灰度等级参考电压，包括一个灰度等级参考电压产生部分，用于产生所述2N个灰度等级参考电压；多个选择晶体管阵列，它们被并联在所述灰度等级参考电压的端点和一个输出端之间，每个选择晶体管阵列都具有根据所述输入数据驱动控制的多个串联的晶体管，并且每个所述选择晶体管阵列通常都被输入2N个灰度等级参考电压中的一组M个灰度等级参考电压(M为复数且M＜2N)；以及一个时分控制电路，根据所述M个灰度等级参考电压通过时分方式使所述选择晶体管阵列呈现驱动使能状态。
2.如权利要求1所述的选择器电路，进一步包括一个灰度等级参考电压馈送电路，它以时分方式向所述选择晶体管阵列顺序地提供所述组的M个灰度等级参考电压中的每个灰度等级参考电压，其中所述时分控制电路使所述灰度等级参考电压馈送电路顺序地提供所述组的M个灰度等级参考电压中将被驱动的一个灰度等级参考电压至所述选择晶体管阵列；并使所述选择晶体管阵列呈现驱动使能状态，以向所述输出端输出将被驱动的灰度等级参考电压。
3.如权利要求1所述的选择器电路，进一步包括一个电压保持电路，用于保持向所述输出端提供的电压，其中所述时分控制电路与根据由所述输入数据从所述组的M个灰度等级参考电压中选择的一个灰度等级参考电压一致，使所述选择晶体管阵列呈现驱动使能状态，并控制选择晶体管阵列变为非导通，并使所述电压保持电路保持该选择的灰度等级参考电压。
4.如权利要求3所述的选择器电路，进一步包括一个运算放大器，其正输入端被提供由所述电压保持电路所保持的一个电压，该运算放大器的输出被反馈回其负输入端。
5.如权利要求3所述的选择器电路，其中所述选择晶体管阵列通过串联多个晶体管和一个驱动控制晶体管构成，多个晶体管的各个栅极被输入所述N比特输入数据信号中的部分输入数据信号，驱动控制晶体管的栅极被输入所述时分控制电路中的一个驱动控制信号；其中当所述驱动控制晶体管为导通状态时，所述选择晶体管阵列呈现驱动使能状态；而当驱动控制晶体管为非导通状态时，所述选择晶体管阵列呈现驱动非使能状态。
6.如权利要求5所述的选择器电路，其中所述M个灰度等级参考电压包括相邻的第一和第二灰度等级参考电压，并且其中，在第一驱动周期，所述驱动控制信号使所述驱动控制晶体管呈现导通状态，从而所述第一灰度等级参考电压通过一个被选定的选择晶体管阵列被输出至输出端，并且在第二驱动周期，所述驱动控制信号根据所述输入数据的最低有效位使所述驱动控制晶体管呈现导通状态，从而所述输出端通过所述被选定的选择晶体管阵列从所述第一灰度等级参考电压变为第二灰度等级参考电压。
7.如权利要求3所述的选择器电路，其中所述输入数据信号具有第一和第二数据输入信号；所述选择晶体管阵列通过串联多个晶体管和一个驱动控制晶体管构成，多个晶体管的各个栅极被输入所述第一数据信号，而控制晶体管的栅极根据所述时分控制电路的驱动控制信号被输入所述第二数据信号；并且当所述驱动控制晶体管为导通状态时，所述选择晶体管阵列呈现驱动使能状态；当驱动控制晶体管为非导通状态时，所述选择晶体管阵列呈现驱动非使能状态。
8.如权利要求7所述的选择器电路，其中所述M个灰度等级参考电压包括相邻的第一和第二灰度等级参考电压，并且其中，在第一驱动周期，所述驱动控制信号将所述第二数据信号提供至所述驱动控制晶体管，从而所述第一灰度等级参考电压通过一个选定的选择晶体管阵列被输出至输出端，并且在第二驱动周期，所述驱动控制信号根据所述输入数据的最低有效位将所述第二数据信号提供至所述驱动控制晶体管，从而所述输出端通过所述选定的选择晶体管阵列从所述第一灰度等级参考电压变为第二灰度等级参考电压。
9.一种选择器电路，用于根据N比特输入数据从2N个灰度等级参考电压中选择和输出一个灰度等级参考电压，包括一个灰度等级参考电压产生部分，它产生所述2N个灰度等级参考电压；多个共用参考电压线，它以时分方式被顺序提供所述2N个灰度等级参考电压中的M个灰度等级参考电压；多个选择晶体管阵列，它们被并联在所述多个共用参考电压线和一个输出端之间，每个选择晶体管阵列都具有根据所述输入数据而被控制的多个串联的晶体管；一个电压保持电路，用于保持被提供给所述输出端的电压；一个时分控制电路，它与根据所述输入数据从所述组的M个灰度等级参考电压中选择的一个灰度等级参考电压一致，使所述选择晶体管阵列呈现驱动使能状态，并控制选择晶体管阵列变为非导通，使所述电压保持电路保持该选择的灰度等级参考电压。
10.如权利要求9所述的选择器电路，进一步包括一个灰度等级参考电压馈送电路，用于以时分方式将所述M个灰度等级参考电压顺序提供至所述相应的共用参考电压线。
11.一种选择器电路，用于根据N比特输入数据从2N个灰度等级参考电压中选择和输出一个灰度等级参考电压，包括一个灰度等级参考电压发生部分，它产生所述2N个灰度等级参考电压；多个共用参考电压线，它以时分方式被顺序提供所述2N个灰度等级参考电压中相邻的第一和第二灰度等级参考电压；多个选择晶体管阵列，它们被并联在所述多个共用参考电压线和一个输出端之间，每个选择晶体管阵列都具有由所述输入数据控制的多个串联的晶体管；一个电压保持电路，用于保持提供给所述输出端的电压；一个时分控制电路，在第一驱动周期，使所述多个选择晶体管阵列呈现驱动使能状态，从而使所述第一和第二灰度等级参考电压中的一个通过一个根据所述输入数据选定的选择晶体管阵列被输出至所述输出端；而在所述第一驱动周期之后的第二驱动周期，根据所述输入数据的预定位信号使所述多个选择晶体管阵列呈现驱动使能状态或驱动非使能状态，并且在驱动使能状态中，使所述第一和第二灰度等级参考电压中的另一个通过所述选定的选择晶体管阵列被输出至所述输出端。
12.如权利要求11所述的选择器电路，其中所述2N个灰度等级参考电压具有第一和第二灰度等级参考电压组，并且其中第一灰度等级参考电压在所述第一驱动周期、第二灰度等级参考电压在所述第二驱动周期被提供至对应于所述第一灰度等级参考电压组的共用参考电压线；并且第二灰度等级参考电压在所述第一驱动周期、第一灰度等级参考电压在所述第二驱动周期被提供至对应于所述第二灰度等级参考电压组的共用参考电压线。
13.一种液晶显示面板的驱动器电路，包括一个用于根据N比特输入数据从2N个灰度等级参考电压中选择和输出一个灰度等级参考电压的选择器电路，所述选择器电路包括一个灰度等级参考电压产生部分，它产生所述2N个灰度等级参考电压；多个选择晶体管阵列，它们被并联在所述灰度等级参考电压的端点和一个输出端之间，每个选择晶体管阵列都具有根据所述输入数据被驱动控制的多个串联的晶体管，并且每个所述选择晶体管阵列通常都被输入2N个灰度等级参考电压中的一组M个灰度等级参考电压(M为复数且M＜2N)；一个时分控制电路，根据所述M个灰度等级参考电压通过时分方式使所述选择晶体管阵列呈现驱动使能状态。
14.一种液晶显示面板的驱动器电路，包括一个用于根据N比特输入数据从2N个灰度等级参考电压中选择和输出一个灰度等级参考电压的选择器电路，所述选择器电路包括一个灰度等级参考电压发生部分，它产生所述2N个灰度等级参考电压；多个共用参考电压线，以时分方式被顺序提供所述2N个灰度等级参考电压中的M个灰度等级参考电压；多个选择晶体管阵列，它们被并联在所述多个共用参考电压线和一个输出端之间，每个选择晶体管阵列都具有根据所述输入数据控制的多个串联的晶体管；一个电压保持电路，用于保持被提供给所述输出端的电压；以及一个时分控制电路，它与根据所述输入数据从所述组的M个灰度等级参考电压中选择的一个灰度等级参考电压一致，使所述选择晶体管阵列呈现驱动使能状态，并控制选择晶体管阵列变为非导通，使所述电压保持电路保持被选择的灰度等级参考电压。
15.一种液晶显示面板的驱动器电路，包括一个用于根据N比特输入数据从2N个灰度等级参考电压中选择和输出一个灰度等级参考电压的选择器电路，包括一个灰度等级参考电压产生部分，它产生所述2N个灰度等级参考电压；多个共用参考电压线，它以时分方式被顺序提供所述2N个灰度等级参考电压中相邻的第一和第二灰度等级参考电压；多个选择晶体管阵列，它们被并联在所述多个共用参考电压线和一个输出端之间，每个选择晶体管阵列都具有根据所述输入数据被控制的多个串联的晶体管；一个电压保持电路，用于保持提供给所述输出端的电压；一个时分控制电路，在第一驱动周期，使所述多个选择晶体管阵列呈现驱动使能状态，从而使所述第一和第二灰度等级参考电压中的一个通过一个根据所述输入数据被选定的选择晶体管阵列被输出至所述输出端；而在所述第一驱动周期之后的第二驱动周期，根据所述输入数据的预定位信号使所述多个选择晶体管阵列呈现驱动使能状态或驱动非使能状态，并在驱动使能状态中，使所述第一和第二灰度等级参考电压中的另一个通过所述被选定的选择晶体管阵列被输出至所述输出端。
全文摘要
一种用于根据N比特输入数据从文档编号G02F1/133GK1438621SQ0310389
公开日2003年8月27日 申请日期2003年2月14日 优先权日2002年2月14日
发明者鹈户真也, 熊谷正雄, 国分政利 申请人:富士通株式会社