专利名称：具备灰度电位发生电路的图像显示装置的制作方法
技术领域：
本发明涉及图像显示装置，特别涉及具备灰度电位发生电路的图像显示装置。
背景技术：
现在，在液晶显示装置中，通过灰度电位发生电路生成多个灰度电位，依照图像数据信号选择多个灰度电位中的任意一个灰度电位，经由数据线向液晶单元施加选择的灰度电位。灰度电位发生电路由以下部分构成由串联连接在高电位的线和低电位的线之间的多个电阻元件构成的梯形电阻电路(例如，参照特开2001-034234号公报)。
在这样的液晶显示装置中，为了高速地对具有大电容的数据线进行充电/放电，必须减小梯形电阻电路的电阻值，增加流过梯形电阻电路的电流。但是，如果增加流过梯形电阻电路的电流，则液晶显示装置的消耗电流也增加了。
发明内容
因此，本发明的主要目的是提供一种消耗电流小，能够高速地对数据线进行充电/发电的图像显示装置。
本发明相关的图像显示装置具备被配置为多行多列的包含每个都显示与灰度电位对应的像素的多个像素显示电路、分别对应于多行地设置的多个栅极线、分别对应于多列设置的多个数据线的像素阵列；每隔规定时间依次选择多个栅极线，并激活与选择的栅极线对应的各像素显示电路的垂直扫描电路；输出相互不同的多个灰度电位的灰度电位发生电路；与各数据线对应设置，在由垂直扫描电路选择1个栅极线的期间，依照图像数据信号选择多个灰度电位中的任意一个灰度电位，并经由对应的数据线向激活了的像素显示电路施加选择的灰度电位的解码电路。在此，灰度电位发生电路包含具有比较高的电阻值，对电源电压进行分压而生成多个灰度电位，向多个第1节点分别施加生成的多个灰度电位的第1梯形电阻电路；具有比较低的电阻值，在向对应的数据线施加由解码电路选择的灰度电位的期间中的最初的预定期间被激活，对电源电压进行分压而生成多个灰度电位的第2梯形电阻电路；只在预定的期间分别向多个第1节点施加由第2梯形电阻电路生成的多个灰度电位的切换电路。
所以，由于只在向数据线施加选择的灰度电位的期间中的最初的规定期间激活具有比较低的电阻值的第2梯形电阻电路，所以能够以小的消耗电流，高速地对数据线进行充电/放电。
根据相关附图以及以下的与本发明相关的详细说明，能够理解本发明的上述和其他目的、特征、形式和优点。
图1是展示本发明的一个实施例的彩色液晶显示装置的结构的框图。
图2是展示与图1所示的各液晶单元对应设置的液晶驱动电路的结构的电路图。
图3是展示图1所示的水平扫描电路的结构的框图。
图4是展示图3所示的灰度电位发生电路的结构的电路图。
图5是展示包含在图3所示的解码电路中的解码单位电路的结构的电路图。
图6是展示图4和图5所示的灰度电位发生电路和解码单位电路的动作的时序图。
图7是展示该实施例的变更例子的电路图。
具体实施例方式
图1是展示本发明的一个实施例的彩色液晶显示装置的结构的框图。在图1中，该彩色液晶显示装置具备液晶板1、垂直扫描电路7和水平扫描电路8，例如被设置在便携电话中。
液晶板1包含被配置为多行多列的多个液晶单元2；与各行对应设置的栅极线4和共通电位线5；与各列对应设置的数据线6。
在各行中，预先每3个地对液晶单元2进行分组。针对各组的3个液晶单元2分别设置R、G、B的彩色滤波器。各组的3个液晶单元2构成一个像素3。
如图2所示，针对各液晶单元2设置液晶驱动电路10。液晶驱动电路10包含N型晶体管11和电容器12。N型晶体管11连接在数据线6和液晶单元2的一个电极2a之间，其栅极与栅极线4连接。电容器12连接在液晶单元2的一个电极2a和共通电位线5之间。向液晶单元2的另一个电极施加共通电位VCOM，向共通电位线5施加共通电位VCOM。
返回图1，垂直扫描电路7依照图像信号，每隔规定时间依次选择多个栅极线4，并将选择的栅极线4设置为选择电平的“H”电平。如果将栅极线4设置为选择电平的“H”电平，则图2的N型晶体管11导通，与该栅极线4对应的各液晶单元2的一个电极2a和与该液晶单元2对应的数据线6连接。
水平扫描电路8依照图像信号，在由垂直扫描电路7选择了一个栅极线4的期间，向各数据线6施加灰度电位VG。液晶单元2的光透过率与灰度电位VG的电平对应地变化。如果通过垂直扫描电路7和水平扫描电路8扫描液晶板1的所有液晶单元2，则在液晶板1上显示出一个图像。
图3是展示水平扫描电路8的结构的框图。在图3中，水平扫描电路8包含移位寄存器13、数据锁存电路14、15、灰度电位发生电路16和解码电路17。移位寄存器13与开始信号ST和时钟信号CLK同步地控制数据锁存电路14。由移位寄存器13控制数据锁存电路14，针对每一个数据线6依次锁存图像数据信号D0～D5，锁存1行的图像数据信号D0～D5。由锁存信号LT控制数据锁存电路15，一次就锁存由数据锁存电路14锁存的1行的图像数据信号D0～D5。数据锁存电路15针对每个数据线6，向解码电路17施加锁存的图像数据信号D0～D5及其互补信号/D0～/D5。
灰度电位发生电路16生成64个灰度电位VG1～VG64。解码电路17针对每个数据线6，依照从数据锁存电路15施加的图像数据信号D0～D5及其互补信号/D0～/D5，选择64个灰度电位VG1～VG64中的任意一个灰度电位，并向该数据线6施加选择的灰度电位。
图4是展示灰度电位发生电路16的结构的电路图。在图4中，该灰度电位发生电路16包含梯形电阻电路20、22和开关S0～S64。
梯形电阻电路20包含串联连接在低电位VL的线和高电位VH的线之间的65个电阻元件21.1～21.65。通过电阻元件21.1～21.65的电阻值R1～R65分压了VH-VL的64个灰度电位VG1～VG64分别被输出到电阻元件21.1～21.65之间的64个节点N1a～N64a。与液晶单元2的伽马特性等光学特性对应地设置电阻元件21.1～21.65的电阻值R1～R65。
梯形电阻电路22包含串联连接在低电位VL的线和开关S0的一个端子之间的65个电阻元件23.1～23.65。开关S0的另一个端子与高电位VH的线连接。如果开关S0接通，则通过电阻元件23.1～23.65的电阻值r1～r65分压了VH-VL的64个灰度电位VG1～VG64分别被输出到电阻元件23.1～23.65之间的64个节点N1b～N64b。
在此，将电阻元件23.1～23.65的电阻值r1～r65分别设置为电阻元件21.1～21.65的电阻值R1～R65的1/k(其中k＞1)。即，r1＝R1/k，r2＝R2/k，......，r65＝R65/k。所以，如果开关S0接通，则节点N1b～N64b的电位分别与节点N1a～N64a的电位相同。另外，梯形电阻电路22的总电阻值为梯形电阻电路20的总电阻值的1/k，在开关S0接通时流过梯形电阻电路22的电流I2为流过梯形电阻电路20的电流I1的k倍。
开关S1～S64分别连接在节点N1a和N1b、N2a和N2b、......、N64a和N64b之间。开关S0～S64同时接通/断开。开关S0～S64的各个可以是N型晶体管，也可以是P型晶体管，还可以是并联连接N型晶体管和P型晶体管。
在开关S0～S64断开的情况下，只由梯形电阻电路20产生灰度电位VG1～VG64。在该情况下，能够将灰度电位发生电路16的消耗电流I抑制为很小。如果开关S0～S64脉冲式地接通，则由梯形电阻电路20、22产生灰度电位VG1～VG64。在该情况下，灰度电位发生电路16的电流驱动能力增大。
图5是展示包含在解码电路17中的解码单位电路25的结构的电路图。在图5中，解码单位电路25与各数据线6对应地设置，包含分别与64个灰度电位VG1～VG64对应地设置的64组N型晶体管30～35。
与灰度电位VG1对应的N型晶体管30～35串联连接在灰度电位发生电路16的输出节点N1a和节点N65之间，它们的栅极分别从数据锁存电路15接受数据信号/D0～/D5。节点N65与对应的数据线6连接。在图像数据信号D5～D0是000000的情况下，N型晶体管30～35导通，向数据线6施加灰度电位VG1。
与灰度电位VG2对应的N型晶体管30～35串联连接在灰度电位发生电路16的输出节点N2a和节点N65之间，它们的栅极分别从数据锁存电路15接受数据信号D0、/D1～/D5。在图像数据信号D5～D0是000001的情况下，N型晶体管30～35导通，向数据线6施加灰度电位VG2。
以下，同样地在图像数据信号D5～D0是000000、000001、......、111111的情况下，分别向数据线6施加灰度电位VG1～VG64。
图6是展示图4和图5所示的灰度电位发生电路16和解码单位电路25的动作的时序图。在图6中，在时刻t0之前的时刻，开关S0～S64断开，在高电位VH的线和低电位VL的线之间只流过梯形电阻电路20的电流I1。这时，数据锁存电路15的输出数据信号D5～D0是000000，向数据线6施加灰度电位VG1。
在时刻t0，如果数据锁存电路15的输出数据信号D5～D0从000000变迁为111111，则开关S0～S64接通并激活梯形电阻电路22，在高电位VH的线和低电位VL的线之间流过梯形电阻电路20、22的电流I1+I2。另外，节点N64b经由开关S64、节点N64a、N型晶体管30～35和节点N65与数据线6连接，数据线6通过2个梯形电阻电路20、22被充电，数据线6的电位VG急速地上升。
在数据线6的电位VG成为规定值(例如VG64的90％的电位)的时刻t1，如果开关S0～S64断开，则数据线6只通过梯形电阻电路20被充电。由于数据线6已经被充电到规定值，所以在时刻t1以后，数据线6在短时间内被充电到灰度电位VG64。在时刻t1以后，在高电位VH的线和低电位VL的线之间只流过梯形电阻电路20的电流I1。
在本实施例中，设置高电阻的梯形电阻电路20和低电阻的梯形电阻电路22，在数据线6的充电/放电时脉冲式地激活梯形电阻电路22，因此能够以小的消耗电流，高速地对数据线6进行充电/放电。
图7是展示本实施例的变更例子的电路图。本变更例子的解码单位电路40向图5的解码单位电路25追加了数据线驱动电路41。数据线驱动电路41设置在节点N65和数据线6之间，对节点N65的电位进行电流放大，并施加给数据线6。在该情况下，能够减小灰度电位发生电路16的负载容量。
以上详细说明了本发明，但这只是示例，并不只限于此，应该理解为只由权利要求对本发明的精神和范围进行限定。
权利要求
1.一种图像显示装置，其特征在于包括被配置为多行多列，包含每个都显示与灰度电位对应的像素的多个像素显示电路、分别对应于上述多行地设置的多个栅极线、分别对应于上述多列地设置的多个数据线的像素阵列；每隔规定时间依次选择上述多个栅极线，并激活与选择的栅极线对应的各像素显示电路的垂直扫描电路；输出相互不同的多个灰度电位的灰度电位发生电路；以及与各数据线对应设置，在由上述垂直扫描电路选择了1个栅极线的期间，依照图像数据信号选择上述多个灰度电位中的任意一个灰度电位，并经由对应的数据线向激活了的像素显示电路施加选择的灰度电位的解码电路，其中上述灰度电位发生电路包含具有比较高的电阻值，对电源电压进行分压而生成上述多个灰度电位，向多个第1节点分别施加生成的多个灰度电位的第1梯形电阻电路；具有比较低的电阻值，在向对应的数据线施加由上述解码电路选择的灰度电位的期间中的最初的预定期间被激活，对上述电源电压进行分压而生成上述多个灰度电位的第2梯形电阻电路；以及只在上述预定期间分别向上述多个第1节点施加由上述第2梯形电阻电路生成的多个灰度电位的切换电路。
2.根据权利要求1所述的图像显示装置，其特征在于向各个上述多个灰度电位预先分配固有的图像数据信号，分别与上述多个灰度电位对应地设置上述解码电路，该解码电路包含每个都包含多个晶体管的多个晶体管组，各晶体管组的多个晶体管串联连接在对应的第1节点和第2节点之间，响应对应的图像数据信号而导通，上述第2节点与对应的数据线连接。
3.根据权利要求1所述的图像显示装置，其特征在于上述解码电路包含对选择的灰度电位进行电流放大，并施加给对应的数据线的驱动电路。
全文摘要
本发明的图像显示装置的灰度电位发生电路(16)包含具有比较高的电阻值，对电源电压(VH－VL)进行分压而生成第1～第64灰度电位(VG1～VG64)，并将它们施加给第1～第64节点(N1a～N64a)的第1梯形电阻电路(20)；具有比较低的电阻值，在向数据线(6)施加选择的灰度电位的期间中的最初的预定期间被激活，对电源电压(VH－VL)进行分压而生成第1～第64灰度电位(VG1～VG64)，并将它们施加给第1～第64节点(N1a～N64a)的第2梯形电阻电路(22)；65个开关(S0～S64)。由于脉冲式地激活低电阻的梯形电阻电路(22)，所以能够以小的消耗电流，高速地对数据线(6)进行充电/放电。
文档编号G02F1/133GK1577478SQ20041006965
公开日2005年2月9日 申请日期2004年7月15日 优先权日2003年7月16日
发明者飞田洋一 申请人:三菱电机株式会社