专利名称：薄膜晶体管阵列基板及其修补方法
技术领域：
本发明涉及一种领域的薄膜晶体管阵列基板(TFT array substrate)及其修补方法，特别是涉及一种关于一种能够避免储存电容发生泄漏的薄膜晶体管阵列基板及其修补方法(THIN FILM TRANSISTOR ARRAY SUBSTRATE ANDREPAIRING METHOD THEREOF)。
背景技术：
针对多媒体社会的急速进步，多半受惠于半导体元件或显示装置的飞跃性进步。就显示器而言，阴极射线管(Cathode Ray Tube，CRT)因具有优异的显示品质与其经济性，一直独占近年来的显示器市场。然而，对于个人在桌上操作多数终端机/显示器装置的环境，或是以环保的观点切入，若以节省能源的潮流加以预测，阴极射线管因空间利用以及能源消耗上仍存在很多问题，而对于轻、薄、短、小以及低消耗功率的需求无法有效提供解决之道。因此，具有高画质、空间利用效率佳、低消耗功率、无辐射等优越特性的薄膜晶体管液晶显示器(Thin Film Transistor Liquid CrystalDisplay，TFT LCD)已逐渐成为市场的主流。
薄膜晶体管液晶显示器(TFT LCD)主要由薄膜晶体管阵列基板、彩色滤光阵列基板和液晶层所构成，其中薄膜晶体管阵列基板是由多个以阵列排列的薄膜晶体管，以及与每一个薄膜晶体管对应配置的画素电极(PixelElectrode)所组成。而薄膜晶体管是用来作为液晶显示单元的开关元件。此外，为了控制个别的画素单元，通常经由扫描配线(Scan line)与资料配线(Date line)以选取特定的画素，并藉由施于适当的操作电压，以显示对应此画素的显示资料。另外，通常会将上述的画素电极的部分区域覆盖于扫描配线或是共用配线(Common line)上，而此重迭的部分即作为储存电容(Cst)，以使薄膜晶体管液晶显示器中的各画素能够正常显示。
值得注意的是，现有习知技术中更在制作资料配线、源极及汲极时的同时，在每一个画素电极与对应的共用配线(或扫描配线)之间配置一上电极，并将画素电极与此上电极电性连接，使得此上电极、共用配线(或扫描配线)及位于此上电极与此共用配线(或扫描配线)之间的介电层形成一种金属-绝缘-金属结构(Metal-Insulator-Metal Structure)的储存电容。
图1绘示为现有习知一种薄膜晶体管阵列基板的俯视图，而图2为根据图1的薄膜晶体管阵列基板沿着剖面线A-A′所见的剖面图。
请共同参阅图1及图2，现有习知薄膜晶体管阵列基板100主要是由一基板110、多个扫描配线120、多个资料配线130、多个薄膜晶体管140、多个画素电极150、多数个共用配线160(本图仅绘示其一)，以及多个上电极170所构成。
其中，扫描配线120以及资料配线130是配置于基板110上，以区分出多个画素区域112。薄膜晶体管140是分别位于各画素区域112内，并且藉由对应的扫描配线120以及对应的资料配线130驱动。画素电极150是分别位于各画素区域112内，以与对应的薄膜晶体管140电性连接。共用配线160配置于基板110上，且每一个画素电极150的部分区域是位于对应的共用配线160的上方。
此外，每一个画素电极150以及对应的共用配线160之间皆配置有一上电极170，且上电极170与对应的共用配线160之间配置有一介电层180而保持电性隔绝。另外，上电极170与对应的画素电极150之间亦配置一介电层190，而此介电层190具有一接触窗192，藉由接触窗192使上电极170与对应的画素电极150电性连接。
请继续参阅图2，由于上电极170与对应的共用配线160之间构成一储存电容(Cst)，用以使薄膜晶体管液晶显示器中的各画素能够正常显示。然而，制程的缺陷或其他因素可能使得粒子(particle)10落于介电层180中或因介电层180破洞，而导致电容泄漏(leakage)的情形。如此一来，将会导致画素显示异常，而使得显示品质不佳。
由此可见，上述现有的薄膜晶体管阵列基板及其修补方法在结构、方法与使用上，显然仍存在有不便与缺陷，而亟待加以进一步改进。为了解决薄膜晶体管阵列基板及其修补方法存在的问题，相关厂商莫不费尽心思来谋求解决之道，但长久以来一直未见适用的设计被发展完成，而一般产品又没有适切的结构能够解决上述问题，此显然是相关业者急欲解决的问题。
有鉴于上述现有的薄膜晶体管阵列基板及其修补方法存在的缺陷，本发明人基于从事此类产品设计制造多年丰富的实务经验及专业知识，并配合学理的运用，积极加以研究创新，以期创设一种新型结构的薄膜晶体管阵列基板及其修补方法，能够改进一般现有的薄膜晶体管阵列基板及其修补方法，使其更具有实用性。经过不断的研究、设计，并经反复试作样品及改进后，终于创设出确具实用价值的本发明。
发明内容
本发明的主要目的在于，克服现有的薄膜晶体管阵列基板及其修补方法存在的缺陷，而提供一种新的薄膜晶体管阵列基板及其修补方法，所要解决的技术问题是使其可避免储存电容的上下电极因为粒子而发生泄漏的情形。
本发明的目的及解决其技术问题是采用以下技术方案来实现的。本发明提出一种薄膜晶体管阵列基板，主要是由一基板、多个扫描配线、多个资料配线、多个薄膜晶体管、多个画素电极、多数个共用配线，以及一图案化上电极所构成。其中，扫描配线以及资料配线是配置于基板上，以区分出多个画素区域。薄膜晶体管是分别位于各画素区域内，并且藉由对应的扫描配线以及对应的资料配线驱动。画素电极是分别位于各画素区域内，以与对应的薄膜晶体管电性连接。共用配线配置于基板上，且每一个画素电极的部分区域是位于对应的共用配线的上方。图案化上电极配置于每一个画素电极以及对应共用配线其中之一之间，其中图案化上电极包括多数个子上电极，且每一个子上电极的部分区域是分别与对应的画素电极电性连接。
为达上述目的，本发明提出一种薄膜晶体管阵列基板，主要是由一基板、多个扫描配线、多个资料配线、多个薄膜晶体管、多个画素电极，以及一图案化上电极所构成。其中，扫描配线以及资料配线是配置于基板上，以区分出多个画素区域。薄膜晶体管是分别位于各画素区域内，并且藉由对应的扫描配线以及对应的资料配线驱动。画素电极是分别位于各画素区域内，以与对应的薄膜晶体管电性连接，且每一个画素电极的部分区域是位于对应的扫描配线的上方。图案化上电极配置于每一个画素电极以及对应扫描配线其中之一之间，其中图案化上电极包括多数个子上电极，且每一个子上电极的部分区域是分别与对应的画素电极电性连接。
为达上述目的，本发明提出一种薄膜晶体管阵列基板，主要是由一基板、多个扫描配线、多个资料配线、多个薄膜晶体管、多个画素电极、多数个共用配线，以及一图案化上电极所构成。其中，扫描配线以及资料配线是配置于基板上，以区分出多个画素区域。薄膜晶体管是分别位于各画素区域内，并且藉由对应的扫描配线以及对应的资料配线驱动。画素电极是分别位于各画素区域内，以与对应的薄膜晶体管电性连接。共用配线配置于基板上，且每一个画素电极的部分区域是位于对应的共用配线的上方。图案化上电极配置于每一个画素电极以及对应的共用配线之间，图案化上电极包括多数个子上电极，其中子上电极是与画素电极电性连接，且适于与共用配线耦合形成多个电容，当其中至少一个电容为瑕疵电容时，瑕疵电容中的子上电极是与对应的画素电极电性绝缘，而其他的子上电极的部分区域是分别与对应的画素电极电性连接。
为达上述目的，本发明提出一种薄膜晶体管阵列基板，主要是由一基板、多个扫描配线、多个资料配线、多个薄膜晶体管、多个画素电极，以及一图案化上电极所构成。其中，扫描配线以及资料配线是配置于基板上，以区分出多个画素区域。薄膜晶体管是分别位于各画素区域内，并且藉由对应的扫描配线以及对应的资料配线驱动。画素电极是分别位于各画素区域内，以与对应的薄膜晶体管电性连接，且每一个画素电极的部分区域是位于对应的扫描配线的上方。图案化上电极配置于每一个画素电极以及对应扫描配线其中之一之间，其中图案化上电极包括多数个子上电极，其中子上电极是与画素电极电性连接，且适于与扫瞄配线耦合形成多个电容，当其中至少一个电容为瑕疵电容时，瑕疵电容中的子上电极是与对应的画素电极电性绝缘，而其他子上电极的部分区域是分别与对应的画素电极电性连接。
为达上述目的，本发明提出一种薄膜晶体管阵列基板的修补方法，适于对上述的薄膜晶体管阵列基板进行修补，当这些子上电极其中之一与对应的共用配线或扫描配线之间具有一粒子/破洞时，其所构成的电容为一瑕疵电容，此薄膜晶体管阵列基板的修补方法包括移除与瑕疵电容中的子上电极对应的画素电极的部分区域，以令瑕疵电容中的子上电极与对应的画素电极电性绝缘。
为达上述目的，本发明提出一种薄膜晶体管阵列基板，主要是由一基板、多个扫描配线、多个资料配线、多个薄膜晶体管、多个画素电极、多数个共用配线，以及一上电极所构成。其中，扫描配线以及资料配线是配置于基板上，以区分出多个画素区域。薄膜晶体管是分别位于各画素区域内，并且藉由对应的扫描配线以及对应的资料配线驱动。画素电极是分别位于各画素区域内，以与对应的薄膜晶体管电性连接。共用配线配置于基板上，且每一个画素电极的部分区域是位于对应的共用配线的上方。上电极配置于每一个画素电极以及对应的共用配线之间，其中上电极是与画素电极电性连接，且适于与共用配线耦合形成多个电容，当其中至少一个电容为一瑕疵电容时，瑕疵电容中的上电极是与对应的画素电极电性绝缘，且瑕疵电容中的上电极是与对应的共用配线相熔接。
为达上述目的，本发明提出一种薄膜晶体管阵列基板，主要是由一基板、多个扫描配线、多个资料配线、多个薄膜晶体管、多个画素电极，以及上电极所构成。其中，扫描配线以及资料配线是配置于基板上，以区分出多个画素区域。薄膜晶体管是分别位于各画素区域内，并且藉由对应的扫描配线以及对应的资料配线驱动。画素电极是分别位于各画素区域内，以与对应的薄膜晶体管电性连接，且每一个画素电极的部分区域是位于对应的扫描配线的上方。上电极配置于每一个画素电极以及对应的扫描配线之间，其中上电极是与画素电极电性连接，且适于与扫瞄配线耦合形成多个电容，当其中至少一个电容为一瑕疵电容时，瑕疵电容中的上电极是与对应的画素电极电性绝缘，且瑕疵电容中的上电极是与对应的扫描配线相熔接。
为达上述目的，本发明提出一种薄膜晶体管阵列基板的修补方法，适于对一储存电容在闸极上(Cst on gate)或储存电容在共用配线(Cst oncommon)上的薄膜晶体管阵列基板进行修补，其中基板上的每一个画素电极的部分区域是位于对应之一扫描配线或一共用配线的上方，且每一个画素电极以及对应的扫描配线或共用配线之间配置有一上电极，且画素电极与上电极电性连接，当上电及与对应的扫描配线或共用配线之间具有一粒子/破洞时，其所构成的电容为一瑕疵电容，而此修补方法是先移除与瑕疵电容中的上电极相对应的画素电极的部分区域，以使瑕疵电容中的上电极与对应的画素电极电性绝缘。接着，再将瑕疵电容中的上电极与对应的扫描配线或共用配线相熔接。
由于本发明主要在于每个画素电极与对应的共用配线(或扫描配线)之间，配置由多个子上电极所构成的图案化上电极。当这些子上电极其中之一与对应的共用配线(或扫描配线)之间具有一粒子时，其所构成的电容为一瑕疵电容，本发明可藉由移除此瑕疵电容中的子上电极上方的画素电极的部分区域，使此瑕疵电容中的子上电极与对应的画素电极电性绝缘，进以避免储存电容的上下电极因为粒子或破洞而发生泄漏(leakage)的情形。
本发明与现有技术相比具有明显的优点和有益效果。
1.本发明的修补方法系可避免储存电容的上下电极因为粒子或介电层破洞，而发生泄漏的情形，实用性高。
2.本发明的薄膜电晶体阵列基板，其中图案化上电极可与同属第二金属层(M2)的资料配线、汲极及源极一并形成，故在制造成本上并不会造成负担。
综上所述，本发明特殊结构的薄膜晶体管阵列基板及其修补方法，克服现有的薄膜晶体管阵列基板及其修补方法存在的缺陷，而提供一种新的薄膜晶体管阵列基板及其修补方法，所要解决的技术问题是使其可避免储存电容的上下电极因为粒子而发生泄漏的情形。其具有上述诸多的优点及实用价值，并在同类产品及方法中未见有类似的结构设计及方法公开发表或使用而确属创新，其不论在产品结构、方法或功能上皆有较大的改进，在技术上有较大的进步，并产生了好用及实用的效果，且较现有的薄膜晶体管阵列基板及其修补方法具有增进的多项功效，从而更加适于实用，而具有产业的广泛利用价值，诚为一新颖、进步、实用的新设计。
上述说明仅是本发明技术方案的概述，为了能够更清楚了解本发明的技术手段，并可依照说明书的内容予以实施，以下以本发明的较佳实施例并配合附图详细说明如后。
图1绘示为现有习知一种薄膜晶体管阵列基板的俯视图。
图2为根据图1中的薄膜晶体管阵列基板沿着剖面线A-A′所见的剖面图。
图3绘示为依照本发明一较佳实施例薄膜晶体管阵列基板的示意图。
图4绘示为根据图3中的薄膜晶体管阵列基板沿着剖面线B-B′所见的剖面图。
图5绘示为图3中的薄膜晶体管阵列基板经过激光修补之后的示意图。
图6绘示为图5中的薄膜晶体管阵列基板沿着C-C′剖面线的剖面示意图。
图7绘示依照本发明一较佳实施例将共用配线与瑕疵电容中的子上电极电性连接的修补示意图。
图8绘示依照本发明一较佳实施例针对粒子落于画素电极与共用配线之间的修补示意图。
图9A～图9D绘示为依照本发明另一较佳实施例薄膜晶体管阵列基板的示意图。
图10绘示为依照本发明另一较佳实施例薄膜晶体管阵列基板的示意图。
图11为图10中的薄膜晶体管阵列基板经过激光修补之后的示意图。
图12～13绘示为以本发明的修补方法针对储存电容在扫描配线的架构的薄膜晶体管阵列基板的修补后的示意图。
图14～15绘示为以本发明的修补方法针对现有习知薄膜晶体管阵列基板的修补后的示意图。
图16A～16D绘示在现有习知薄膜晶体管阵列基板的画素电极上形成开口的示意图。
图17绘示为以本发明再一较佳实施例运用在多重区域垂直排列型液晶显示器的架构的薄膜晶体管阵列基板示意图。
图18绘示为以本发明的修补方法运用在多重区域垂直排列型液晶显示器的架构的薄膜晶体管阵列基板的修补后的示意图。
10、20、30粒子100、200、300薄膜晶体管阵列基板110、210基板120、220、320扫描配线130、230、330资料配线140、240薄膜晶体管150、250、350画素电极
152、154、252、254、256开口160、260、360共用配线170、370上电极180、280介电层190、290介电层192、292、392接触窗270图案化上电极272子上电极272a瑕疵电容中的子上电极352第一沟槽354第二沟槽356连通处具体实施方式
为更进一步阐述本发明为达成预定发明目的所采取的技术手段及功效，以下结合附图及较佳实施例，对依据本发明提出的薄膜晶体管阵列基板及其修补方法其具体实施方式
、结构、方法、步骤、特征及其功效，详细说明如后。
图3绘示为依照本发明一较佳实施例薄膜晶体管阵列基板的示意图，而图4绘示为根据图3中的薄膜晶体管阵列基板沿着剖面线B-B′所见的剖面图。
请参阅图3及图4所示，本实施例的薄膜晶体管阵列基板200主要是由一基板210、多个扫描配线220、多个资料配线230、多个薄膜晶体管240、多个画素电极250、多数个共用配线260(本图仅绘示其一)，以及一图案化上电极270所构成。
其中，扫描配线220以及资料配线230是配置于基板210上，以区分出多个画素区域212。薄膜晶体管240是分别位于各画素区域212内，并且藉由对应的扫描配线220以及对应的资料配线230驱动。画素电极250是分别位于各画素区域212内，以与对应的薄膜晶体管240电性连接。共用配线260配置于基板210上，且每一个画素电极250的部分区域是位于对应的共用配线260的上方。
图案化上电极270配置于每一个画素电极250以及对应的共用配线260之间，且图案化上电极270与共用配线260之间配置有一介电层280，而图案化上电极270与画素电极250之间配置有一介电层290。值得注意的是，图案化上电极270是由多数个子上电极272(本图以两个为例)所构成，且每一个子上电极272的部分区域是分别与对应的画素电极250电性连接，例如是在每一个子上电极272上方的介电层290开设接触窗292，藉由接触窗292使每一个子上电极272分别与对应的画素电极250电性连接，因此子上电极272与对应的共用配线260之间即构成一储存电容(Cst)。
图5绘示为图3中的薄膜晶体管阵列基板经过激光修补之后的示意图，而图6绘示为图5中的薄膜晶体管阵列基板沿着C-C′剖面线的剖面示意图。
请共同参阅图5及图6，当上述这些子上电极272其中之一与对应的共用配线260之间具有一粒子20(或破洞)时，子上电极272a与共用配线260之间会发生泄漏(leakage)的情形。如此一来，将会导致画素显示异常，而使得显示品质不佳。此时，即需要对上述显示异常的画素进行修补的动作，其修补方法主要是为移除与瑕疵电容中的子上电极272a对应的画素电极250的部分区域，以令瑕疵电容中的子上电极272a与对应的画素电极250电性绝缘。
以本实施例而言，例如是将对应于瑕疵电容中的子上电极272a上方的画素电极250的部分区域移除以形成一开口252，其移除的方法例如是以激光移除的方式进行，且此开口252位于瑕疵电容中的子上电极272a与对应的画素电极250所接触的区域周围(即接触窗292的周围)，藉由此开口252使瑕疵电容中的子上电极272a与对应的画素电极250电性绝缘。由上可知，经修补后的画素电极250仍能够正常显示，且不会受到修补制程的影响。
图7绘示依照本发明一较佳实施例将共用配线与瑕疵电容中的子上电极电性连接的修补示意图。在移除与瑕疵电容中的子上电极272a对应的画素电极250的部分区域，以使瑕疵电容中的子上电极272a与对应的画素电极250电性绝缘之后，更可将瑕疵电容中的子上电极272a与对应的共用配线260相熔接(如标示A处)，使瑕疵电容中的子上电极272a与对应的共用配线260等电位，以避免因粒子(或破洞)而发生泄漏的情形，而上述熔接的方法例如是利用激光熔接。
承上所述，以本实施例而言，瑕疵电容中的子上电极272a与对应的共用配线260相熔接的位置是位于接触窗292的下方。然而，熟悉该项技术者应知，熔接的位置无需局限于接触窗292的下方，是在方便于将瑕疵电容中的子上电极272a与对应的共用配线260相熔接的任何适当位置皆可。
图8绘示依照本发明一较佳实施例针对粒子落于画素电极与共用配线之间的修补示意图。当上述的画素电极以及对应的共用配线之间具有一粒子30(或破洞)时，本发明的修补方法更可移除对应于粒子30(或破洞)上方的画素电极250的区域。以本实施例而言，例如以激光移除的方式形成一开口254，且开口254暴露出该粒子30(或破洞)。
图9A～图9D绘示为依照本发明另一较佳实施例薄膜晶体管阵列基板的示意图。本实施例的薄膜晶体管阵列基板其主要结构大致与图3所揭露的薄膜晶体管阵列基板相同，而在此仅针对相异处进行说明，本实施例的相异处主要在于形成画素电极250时，同时在每一个画素电极250上开设一至多个开口256，此开口256是位于每一个子接触垫272与对应的画素电极250所接触区域的周围。其例如是在每一个子接触垫272所对应的画素电极250上形成一直条状开口256(如图9A)、两直条状开口256(如图9B)、或一L型开口256(如图9C)或一U字型开口256(如图9D)。由于在画素电极250上先形成了开口256，当其中一个子上电极272与对应的共用配线260之间具有粒子(或破洞)时，可藉由移除画素电极250的部分区域的方式，将上述开口256的两端连通，使此开口256形成如同于图5环绕于接触窗292周围的开口252。本实施例中，移除画素电极250的部分区域的方式例如是利用激光移除。
此外，请继续参阅图9A～图9D，图中所揭露的开口256一部分设计于子上电极272的上方，而其余部分设计于子上电极272以外的区域。换句话说，即将开口256的涵盖区域设计超出上电极272，以使修补的制程能更为快速、简便。当然，熟悉该项技术者应知，本发明的开口256的尺寸无需加以限制。
图10绘示为依照本发明另一较佳实施例薄膜晶体管阵列基板的示意图，而图11为图10中的薄膜晶体管阵列基板经过激光修补之后的示意图。
本实施例的薄膜晶体管阵列基板其主要结构大致与图3所揭露的薄膜晶体管阵列基板相同，而在此仅针对相异处进行说明，本实施例的相异处主要在每一个画素电极250下方的各个子上电极272间更包括以一颈缩部274相连，而颈缩部274是用以作为修补时的切割区。
当其中一个子上电极272与对应的共用配线260之间具有一粒子20(或破洞)时，子上电极272a与共用配线260之间会发生泄漏(leakage)的情形。此时，其修补方法为先移除与瑕疵电容中的子上电极272a对应的画素电极250的部分区域。接着，切断与瑕疵电容中的子上电极272a连接的颈缩部274，以使瑕疵电容中的子上电极272a与对应的画素电极250电性绝缘。以本实施例而言，移除画素电极250的部分区域以形成一开口252，此开口252位于瑕疵电容中的子上电极272a与画素电极250所接触区域的周围，且移除画素电极250的部分区域的方法例如是激光移除，而切断颈缩部274的方法例如是激光切割。从上可知，在切断与瑕疵电容中的子上电极272a连接的颈缩部274后，瑕疵电容中的子上电极272a即与对应的画素电极250电性绝缘，进而达到修补的目的。
承上所述，上述的实施例皆针对储存电容在共用配线上(Cst on common)的架构举例说明，然而任何熟悉该项技艺者应知，本发明的修补方法并不局限于储存电容在共用配线上的架构，亦可运用在储存电容在扫描配线(Cst on Gate)的架构上。
图12～图13，绘示为以本发明的修补方法针对储存电容在扫描配线的架构的薄膜晶体管阵列基板的修补后的示意图。其中图12及图13中的薄膜晶体管阵列基板为储存电容在扫描配线上(Cst on Gate)的薄膜晶体管阵列基板，其主要结构大致与图5相同，故仅针对技术相异点进行详细的说明如下。
请参阅图12，本实施例的储存电容在扫描配线的架构中，每一个画素电极250的部分区域是延伸至对应的扫描配线220的上方，而图案化上电极270配置于每一个画素电极以及对应的扫描配线220之间，其中图案化上电极270包括多数个子上电极272，而每一个画素中的储存电容是由子上电极272与其下方的扫描配线220所构成。
请参阅图13，图案化上电极270同样配置于每一个画素电极以及对应的扫描配线220之间，且图案化上电极270包括多数个子上电极272，而在每一个画素电极250下方的各个子上电极272间更包括以一颈缩部274相连，此颈缩部274是用以作为修补时的切割区。
无可避免的，当上述这些子上电极272其中之一与对应的扫描配线220之间具有一粒子20或破洞时，子上电极272a与共用配线260之间会发生泄漏(leakage)的情形。此时，即需要对上述显示异常的画素进行修补的动作，而其修补方法主要是为移除与瑕疵电容中的子上电极272a对应的画素电极250的部分区域，以令瑕疵电容中的子上电极272a与对应的画素电极250电性绝缘。
请参阅图12，以本实施例而言，其修补方法为移除与瑕疵电容中的子上电极272a对应的画素电极250的部分区域，以形成一如同前述的实施例的开口252，藉由此开口252使瑕疵电容中的子上电极272a与对应的画素电极250电性绝缘。本实施例中，移除画素电极250的部分区域的方式例如是激光移除。
请参阅图13，以本实施例而言，其修补方法除了移除与瑕疵电容中的子上电极272a对应的画素电极250的部分区域，以形成一如同前述的实施例的开口252，更包括切断与瑕疵电容中的子上电极272a连接的颈缩部274，以使瑕疵电容中的子上电极272a与对应的画素电极250电性绝缘，而移除画素电极250的部分区域的方式例如是激光移除，且切断颈缩部274的方法例如是激光切割。
承上所述，在移除与瑕疵电容中的子上电极对应的画素电极的部分区域之后，更可将瑕疵电容中的子上电极与其对应的扫描配线例如以激光熔接的方式电性连接。同样地，若当画素电极与其对应的扫描配线具有一粒子(或破洞)时，更可以激光移除的方式移除对应于此粒子(或破洞)上方的画素电极的区域。再者，在形成画素电极的同时，可先在每一个画素电极上开设一至多个如同前述图9A～9D所揭露的开口，以便于进行后续激光修补的动作。
值得注意的是，本发明的修补方法除了可针对上述具有图案化上电极的薄膜晶体管阵列基板进行修补之外，更可针对仅具有单一上电极的薄膜晶体管阵列基板进行修补。
图14～15绘示为以本发明的修补方法针对习知薄膜晶体管阵列基板的修补后的示意图。请参阅图14～15，习知薄膜晶体管阵列基板100主要在每一个画素电极150以及对应的共用配线160之间配置单一上电极170，当任一上电极170与对应的共用配线160之间具有一粒子10(或破洞)时，亦可利用本发明的修补方法进行修补。本实施例的修补方法主要先移除与瑕疵电容中的上电极170a所对应的画素电极150的部分区域，以使瑕疵电容中的上电极170a与对应的画素电极150电性绝缘。接着将瑕疵电容中的上电极170a与对应的共用配线160相熔接，当然，熟习此项技术的人士可视瑕疵电容中的泄漏情况而决定是否将瑕疵电容中的上电极170a与对应的共用配线160相熔接。
以本实施例而言，例如是将对应于瑕疵电容中的上电极170a上方的画素电极150的部分区域移除以形成一开口152，其移除的方法例如是以激光移除的方式进行，且此开口152位于瑕疵电容中的上电极170a与对应的画素电极150所接触的区域周围(即接触窗192的周围)，藉由此开口152使瑕疵电容中的上电极170a与对应的画素电极150电性绝缘。接着，例如是以激光熔接的方式将瑕疵电容中的上电极170a与对应的共用配线160相熔接(如标示B处)，以使瑕疵电容中的上电极170a与对应的共用配线160成为等电位。
当然，当画素电极150与对应的共用配线160之间具有一粒子或破洞(图未示)时，更可以激光移除的方式移除对应于此粒子或破洞上方的画素电极150的区域。
此外，请参阅图16A～16D，其绘示在习知薄膜晶体管阵列基板的画素电极上形成开口的示意图。为了使修补的制程能更为快速、简便，习知的薄膜晶体管阵列基板在形成画素电极150时，亦可同时开设一至多个开口154，例如是一直条状开口154(如图16A)、两直条状开口154(如图16B)、或一L型开口154(如图16C)或一U字型开口154(如图16D)，这些开口154与前述图9A～9D所揭露的开口相同，在此即不赘述。
由上可知，习知薄膜晶体管阵列基板100，原本藉由单一上电极170与对应的画素电极150电性连接，而与对应的共用配线160之间构成一金属-绝缘-金属结构(Metal-Insulator-Metal Structure)的储存电容，而当任一上电极170(如上电极170a)与对应的共用配线160之间具有粒子10(或破洞)时，本实施例可藉由移除与瑕疵电容中的上电极170a所对应的画素电极150的部分区域，以使瑕疵电容中的上电极170a与对应的画素电极150电性绝缘，并将瑕疵电容中的上电极170a与对应的共用配线160相熔接的方式，使画素电极150与瑕疵电容中的上电极170a之间构成一金属-绝缘-画素电极结构(Metal-Insulator-ITO Structure)的储存电容，进而达到修补的目的。
值得注意的是，图14～15中的薄膜晶体管阵列基板100是以储存电容在共用配线(Cst on common)上的基板举例说明。当然，熟悉该项技术者应知，本发明的修补方法亦可运用在习知储存电容在闸极上(Cst on gate)的基板，在此即不赘述。
另外，基于上述的概念，熟悉该项技术者应知，本发明的薄膜晶体管阵列基板更可运用至一种多重区域垂直排列型液晶显示器(Multi-dominVertical Alignment liquid crystal display，MVA-LCD)中。此种液晶显示器主要是将其中的画素电极形成多数条的沟槽(slit)，使两基板间的电场方向改变，并使两基板间的液晶能以多区域平均的方式排列，进而达到液晶显示面板的广视角目的。
请参阅图17，其绘示为以本发明再一较佳实施例运用在多重区域垂直排列型液晶显示器的架构的薄膜晶体管阵列基板示意图。本实施例的薄膜晶体管阵列基板300主要结构大致与图1所揭露习知的薄膜晶体管阵列基板相同，而在下文中仅针对相异处进行说明。
在薄膜晶体管阵列基板300的每一个画素电极上350具有至少一第一沟槽352及至少一第二沟槽354，第一沟槽352的延伸方向与第二沟槽354的延伸方向不同，且例如是与扫描配线320、资料配线330或共用配线360的延伸方向不同。此外，在形成第一沟槽352与第二沟槽354的同时，将其中一第一沟槽352与其对应的一第二沟槽354相连通，而上电极370与对应的画素电极350的电性连接处(即接触窗392处)例如是邻近于此第一沟槽352与第二沟槽354的相连通处356，且上电极370适于与对应的共用配线360耦合形成一电容。
值得注意的是，当上电极370与对应的共用配线360之间具有一粒子或破洞而使上电极370共用配线360所构成的储存电容成为一瑕疵电容时，则需要进行修补。请参阅图18，其绘示为以本发明的修补方法运用在多重区域垂直排列型液晶显示器的架构的薄膜晶体管阵列基板的修补后的示意图。此修补方法是先移除此瑕疵电容中的上电极37 0所对应的画素电极350的一部分区域，此部分区域在本实施例中是为上电极370与对应的画素电极350的电性连接处(即接触窗392)的周围，以令瑕疵电容中的上电极370与对应的画素电极350电性绝缘。换言之，即藉由移除覆盖于上电极370上的较小面积的画素电极350的部分区域(即接触窗392的周围)，使瑕疵电容中的上电极370与对应的画素电极350电性绝缘。由于本实施例是移除覆盖于上电极370上的较小面积的画素电极350的部分区域，因此在修补后仍可维持较大的电容值。
接着，更可将此瑕疵电容中的上电极370与对应的共用配线360相熔接，以使瑕疵电容中的上电极370与对应的共用配线360成为等电位。同样地，熟习此项技术的人士可视瑕疵电容中的泄漏情况而决定是否将瑕疵电容中的上电极370与对应的共用配线360相熔接。
承上所述，原本藉由单一上电极370与对应的画素电极350电性连接，而与对应的共用配线360之间构成一金属-绝缘-金属结构(MIM Structure)的储存电容，当上电极370与对应的共用配线360之间具有一粒子或破洞而使上电极370与共用配线360所构成的储存电容成为一瑕疵电容时，移除接触窗392周围的画素电极350，以使得上电极370与画素电极350电性绝缘，画素电极350与瑕疵电容中的上电极370之间构成一金属-绝缘-画素电极结构(MII Structure)的储存电容，进而达到修补的目的。
当然，本实施例中的薄膜晶体管阵列基板300，当上述的画素电极350以及对应的共用配线360之间具有一粒子或破洞时，本发明的修补方法同样可移除对应于粒子或破洞上方的画素电极350，以使粒子或破洞与此画素电极350电性绝缘。
以上所述，仅是本发明的较佳实施例而已，并非对本发明作任何形式上的限制，虽然本发明已以较佳实施例揭露如上，然而并非用以限定本发明，任何熟悉本专业的技术人员，在不脱离本发明技术方案范围内，当可利用上述揭示的方法及技术内容作出些许的更动或修饰为等同变化的等效实施例，但是凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化与修饰，均仍属于本发明技术方案的范围内。
权利要求
1.一种薄膜晶体管阵列基板，其特征在于其包括一基板；多数个扫描配线，配置于该基板上；多数个资料配线，配置于该基板上，其中该些扫描配线与该些资料配线是区分出多数个画素区域；多数个薄膜晶体管，每一该些薄膜晶体管是位于该些画素区域其中之一内，其中该些薄膜晶体管是藉由该些扫描配线驱动；多数个画素电极，每一该些画素电极是位于该些画素区域其中之一内，以与对应之该些薄膜晶体管其中之一电性连接；多数个共用配线，配置于该基板上，且每一该些画素电极之部分区域是位于对应的该些共用配线其中之一的上方；以及一图案化上电极，配置于每一该些画素电极以及该些共用配线其中之一之间，其中该图案化上电极包括多数个子上电极，且每一该些子上电极的部分区域是分别与对应的该些画素电极其中之一电性连接。
2.根据权利要求1所述的薄膜晶体管阵列基板的修补方法，其特征在于其中该图案化上电极更包括多数个颈缩部，每一该些颈缩部是连接于该些子上电极其中之二之间。
3.根据权利要求2或3所述的薄膜晶体管阵列基板的修补方法，其特征在于其中该些画素电极其中之一更包括至少一开口，且该开口位于每一该些子上电极的部分区域周围。
4.根据权利要求3所述的薄膜晶体管阵列基板的修补方法，其特征在于其中该开口之形状包括直条状、L字型或U字型。
5.根据权利要求3所述的薄膜晶体管阵列基板的修补方法，其特征在于其中该开口之一部分位于每一该些子上电极的上方，且该开口的其余部分位于每一该些子上电极以外的区域。
6.一种薄膜晶体管阵列基板，其特征在于其包括一基板；多数个扫描配线，配置于该基板上；多数个资料配线，配置于该基板上，其中该些扫描配线与该些资料配线是区分出多数个画素区域；多数个薄膜晶体管，每一该些薄膜晶体管是位于该些画素区域其中之一内，其中该些薄膜晶体管是藉由该些扫描配线驱动；多数个画素电极，每一该些画素电极是位于该些画素区域其中之一内，以与对应之该些薄膜晶体管其中之一电性连接，且每一该些画素电极的部分区域是位于对应的该些扫描配线其中之一的上方；以及一图案化上电极，配置于每一该些画素电极以及该些扫描配线其中之一之间，其中该图案化上电极包括多数个子上电极，且每一该些子上电极的部分区域是分别与对应之该些画素电极其中之一电性连接。
7.根据权利要求6所述的薄膜晶体管阵列基板的修补方法，其特征在于其中该图案化上电极更包括多数个颈缩部，每一该些颈缩部是连接于该些子上电极其中之二之间。
8.根据权利要求6或7所述的薄膜晶体管阵列基板的修补方法，其特征在于其中该些画素电极其中之一更包括至少一开口，且该开口位于每一该些子上电极的部分区域周围。
9.根据权利要求8所述的薄膜晶体管阵列基板的修补方法，其特征在于其中该开口之形状包括直条状、L字型或U字型。
10.根据权利要求8所述的薄膜晶体管阵列基板的修补方法，其特征在于其中该开口的一部分位于每一该些子上电极的上方，且该开口的其余部分位于每一该些子上电极以外的区域。
11.一种薄膜晶体管阵列基板，其特征在于其包括一基板；多数个扫描配线，配置于该基板上；多数个资料配线，配置于该基板上，其中该些扫描配线与该些资料配线是区分出多数个画素区域；多数个薄膜晶体管，每一该些薄膜晶体管是位于该些画素区域其中之一内，其中该些薄膜晶体管是藉由该些扫描配线驱动；多数个画素电极，每一该些画素电极是位于该些画素区域其中之一内，以与对应的该些薄膜晶体管其中之一电性连接；多数个共用配线，配置于该基板上，且每一该些画素电极的部分区域是位于对应的该些共用配线其中之一的上方；以及一图案化上电极，配置于每一该些画素电极以及该些共用配线其中之一之间，该图案化上电极包括多数个子上电极，其中该些子上电极是与该些画素电极电性连接，且适于与该些共用配线其中之一耦合形成多数个电容，当其中至少一电容为一瑕疵电容时，该瑕疵电容中的子上电极是与对应的该些画素电极其中之一电性绝缘，而其他该些子上电极的部分区域是分别与对应的该些画素电极其中之一电性连接。
12.根据权利要求11所述的薄膜晶体管阵列基板的修补方法，其特征在于其中该瑕疵电容中的子上电极与对应的该些共用配线其中之一相熔接。
13.根据权利要求11或12所述的薄膜晶体管阵列基板的修补方法，其特征在于其中当每一该些画素电极以及该些共用配线其中之一之间具有一粒子/破洞时，该些画素电极其中之一上更包括一开口，且该开口位于该粒子/破洞的上方，以使该粒子/破洞与该些画素电极其中之一电性绝缘。
14.根据权利要求11所述的薄膜晶体管阵列基板的修补方法，其特征在于其中该图案化上电极更包括多数个颈缩部，每一该些颈缩部是连接于该瑕疵电容中的子上电极以外的该些子上电极其中之二之间。
15.根据权利要求14所述的薄膜晶体管阵列基板的修补方法，其特征在于其中该瑕疵电容中的子上电极与对应的该些共用配线其中之一相熔接。
16.根据权利要求14或15所述的薄膜晶体管阵列基板的修补方法，其特征在于其中当每一该些画素电极以及该些共用配线其中之一之间具有一粒子/破洞时，该些画素电极其中之一上更包括一开口，且该开口位于该粒子/破洞之上方，以使该粒子/破洞与该些画素电极其中之一电性绝缘。
17.一种薄膜晶体管阵列基板，其特征在于其包括一基板；多数个扫描配线，配置于该基板上；多数个资料配线，配置于该基板上，其中该些扫描配线与该些资料配线是区分出多数个画素区域；多数个薄膜晶体管，每一该些薄膜晶体管是位于该些画素区域其中之一内，其中该些薄膜晶体管是藉由该些扫描配线驱动；多数个画素电极，每一该些画素电极是位于该些画素区域其中之一内，以与对应的该些薄膜晶体管其中之一电性连接，且每一该些画素电极的部分区域是位于对应之该些扫描配线其中之一的上方；以及一图案化上电极，配置于每一该些画素电极以及该些扫描配线其中之一之间，该图案化上电极包括多数个子上电极，其中该些子上电极是与该些画素电极电性连接，且适于与该些扫瞄配线其中之一耦合形成多数个电容，当其中至少一该些电容为一瑕疵电容时，该瑕疵子上电极是与对应的该些画素电极其中之一电性绝缘，而其他该些子上电极的部分区域是分别与对应的该些画素电极其中之一电性连接。
18.根据权利要求17所述的薄膜晶体管阵列基板的修补方法，其特征在于其中该瑕疵电容中的子上电极与对应的该些共用配线其中之一相熔接。
19.根据权利要求17或18所述的薄膜晶体管阵列基板的修补方法，其特征在于其中当每一该些画素电极以及该些共用配线其中之一之间具有一粒子/破洞时，该些画素电极其中之一上更包括一开口，且该开口位于该粒子/破洞之上方，以使该粒子/破洞与该些画素电极其中之一电性绝缘。
20.根据权利要求17所述的薄膜晶体管阵列基板的修补方法，其特征在于其中该图案化上电极更包括多数个颈缩部，每一该些颈缩部是连接于该瑕疵电容中的子上电极以外的该些子上电极其中之二之间。
21.根据权利要求20所述的薄膜晶体管阵列基板的修补方法，其特征在于其中该瑕疵电容中的子上电极与对应的该些共用配线其中之一相熔接。
22.根据权利要求20或21所述的薄膜晶体管阵列基板的修补方法，其特征在于其中当每一该些画素电极以及该些共用配线其中之一之间具有一粒子/破洞时，该些画素电极其中之一上更包括一开口，且该开口位于该粒子/破洞的上方，以使该粒子/破洞与该些画素电极其中之一电性绝缘。
23.一种薄膜晶体管阵列基板的修补方法，适于对申请专利范围第1项或第6项的薄膜晶体管阵列基板进行修补，其特征在于当该些子上电极其中之一与对应的该些共用配线其中之一或该些扫描配线其中之一之间具有一第一粒子/破洞时，其所形成的电容为一瑕疵电容，该修补方法包括移除与该瑕疵电容中的子上电极对应之该些画素电极其中之一的部分区域，以令该瑕疵电容中的子上电极与对应的该些画素电极其中之一电性绝缘。
24.根据权利要求23所述的薄膜晶体管阵列基板的修补方法，其特征在于其中移除与该瑕疵电容中的子上电极对应的该些画素电极其中之一的部分区域的方法包括激光移除。
25.根据权利要求23所述的薄膜晶体管阵列基板的修补方法，其特征在于其中在移除与该瑕疵电容中的子上电极对应的该些画素电极其中之一的部分区域之后，该修补方法更包括将该瑕疵电容中的子上电极与对应的该些共用配线其中之一或该些扫描配线其中之一相熔接。
26.根据权利要求25所述的薄膜晶体管阵列基板的修补方法，其特征在于其中将该瑕疵电容中的子上电极与对应的该些共用配线其中之一或该些扫描配线其中之一相熔接之方法包括激光熔接。
27.根据权利要求23或25所述的薄膜晶体管阵列基板的修补方法，其特征在于其中当该些画素电极其中之一与对应之该些共用配线其中之一或该些扫描配线其中之一之间具有一第二粒子/破洞时，该修补方法更包括移除对应于该第二粒子/破洞上方的该些画素电极其中之一的区域，以使该第二粒子/破洞与该些画素电极其中之一电性绝缘。
28.根据权利要求27所述的薄膜晶体管阵列基板的修补方法，其特征在于其中移除对应于该第二粒子/破洞上方之该些画素电极其中之一的区域之方法包括激光移除。
29.一种薄膜晶体管阵列基板的修补方法，适于对申请专利范围第2项或第7项的薄膜晶体管阵列基板进行修补，其特征在于当该些子上电极其中之一与对应的该些共用配线其中之一或该些扫描配线其中之一之间具有一第一粒子/破洞时，其所形成的电容为一瑕疵电容，而该修补方法包括移除与该瑕疵电容中的子上电极对应的该些画素电极其中之一的部分区域；以及切断与该瑕疵电容中的子上电极连接的颈缩部，以令该瑕疵电容中的子上电极与对应之该些画素电极其中之一电性绝缘。
30.根据权利要求29所述的薄膜晶体管阵列基板的修补方法，其特征在于移除与该瑕疵电容中的子上电极对应的该些画素电极其中之一的部分区域的方法包括激光移除。
31.根据权利要求29所述的薄膜晶体管阵列基板的修补方法，其特征在于切断与该瑕疵电容中的子上电极连接的颈缩部的方法包括激光切割。
32.根据权利要求29所述的薄膜晶体管阵列基板的修补方法，其特征在于其中切断与该瑕疵电容中的子上电极连接的颈缩部之后，该修补方法更包括将该瑕疵电容中的子上电极与对应的该些共用配线其中之一或该些扫描配线其中之一相熔接。
33.根据权利要求32所述的薄膜晶体管阵列基板的修补方法，其特征在于其中将该瑕疵电容中的子上电极与对应的该些共用配线其中之一或该些扫描配线其中之一相熔接的方法包括激光熔接。
34.根据权利要求29或32所述的薄膜晶体管阵列基板的修补方法，其特征在于其中当该些画素电极其中之一与对应之该些共用配线其中之一或该些扫描配线其中之一之间具有一第二粒子/破洞时，该修补方法更包括移除对应于该第二粒子/破洞上方的该些画素电极其中之一的区域，以使该第二粒子/破洞与该些画素电极其中之一电性绝缘。
35.根据权利要求34所述的薄膜晶体管阵列基板的修补方法，其特征在于其中移除对应于该第二粒子/破洞上方的该些画素电极其中之一的区域的方法包括激光移除。
36.一种薄膜晶体管阵列基板，其特征在于其包括一基板；多数个扫描配线，配置于该基板上；多数个资料配线，配置于该基板上，其中该些扫描配线与该些资料配线是区分出多数个画素区域；多数个薄膜晶体管，每一该些薄膜晶体管是位于该些画素区域其中之一内，其中该些薄膜晶体管是藉由该些扫描配线驱动；多数个画素电极，每一该些画素电极是位于该些画素区域其中之一内，以与对应的该些薄膜晶体管其中之一电性连接；多数个共用配线，配置于该基板上，且每一该些画素电极的部分区域是位于对应的该些共用配线其中之一的上方；以及一上电极，配置于每一该些画素电极以及该些共用配线其中之一之间，其中该上电极是与该些画素电极其中之一电性连接，且适于与该些共用配线其中之一耦合形成一电容，当该电容为一瑕疵电容时，该瑕疵电容中的上电极与对应的该些画素电极其中之一电性绝缘。
37.根据权利要求36所述的薄膜晶体管阵列基板的修补方法，其特征在于其中该瑕疵电容中的上电极与对应的该些共用配线其中之一相熔接。
38.根据权利要求36所述的薄膜晶体管阵列基板的修补方法，其特征在于其中当每一该些画素电极以及该些共用配线其中之一之间具有一粒子/破洞时，该些画素电极其中之一上更包括一开口，且该开口位于该粒子/破洞的上方，以使该粒子/破洞与该些画素电极其中之一电性绝缘。
39.一种薄膜晶体管阵列基板，其特征在于其包括一基板；多数个扫描配线，配置于该基板上；多数个资料配线，配置于该基板上，其中该些扫描配线与该些资料配线是区分出多数个画素区域；多数个薄膜晶体管，每一该些薄膜晶体管是位于该些画素区域其中之一内，其中该些薄膜晶体管是藉由该些扫描配线驱动；多数个画素电极，每一该些画素电极是位于该些画素区域其中之一内，以与对应的该些薄膜晶体管其中之一电性连接，且每一该些画素电极的部分区域是位于对应的该些扫描配线其中之一的上方；以及一上电极，配置于每一该些画素电极以及该些扫描配线其中之一之间，其中该上电极是与该些画素电极其中之一电性连接，且适于与该些共用配线其中之一耦合形成电容，当该电容为一瑕疵电容时，该瑕疵电容中的上电极与对应的该些画素电极其中之一电性绝缘。
40.根据权利要求39所述的薄膜晶体管阵列基板的修补方法，其特征在于其中该瑕疵电容中的上电极与对应的该些扫描配线其中之一相熔接。
41.根据权利要求39所述的薄膜晶体管阵列基板的修补方法，其特征在于其中当每一该些画素电极以及该些共用配线其中之一之间具有一粒子/破洞时，该些画素电极其中之一上更包括一开口，且该开口位于该粒子/破洞的上方，以使该粒子/破洞与该些画素电极其中之一电性绝缘。
42.一种薄膜晶体管阵列基板的修补方法，适于对一储存电容在闸极上(Cst on gate)或储存电容在共用配线(Cst on common)上的薄膜晶体管阵列基板进行修补，其特征在于其中该基板上的每一画素电极的部分区域是位于对应之一扫描配线或一共用配线的上方，该画素电极以及对应的该扫描配线或该共用配线之间配置有一上电极，且该画素电极与该上电极电性连接，当该上电极与对应之该扫描配线或该共用配线之间具有一第一粒子/破洞时，其所形成的电容为一瑕疵电容，而该修补方法包括移除与该瑕疵电容中的上电极对应的该画素电极的部分区域，以使该瑕疵电容中的上电极与对应的该画素电极电性绝缘。
43.根据权利要求42所述的薄膜晶体管阵列基板的修补方法，其特征在于其中在移除与该瑕疵电容中的上电极对应的该画素电极的部分区域之后，该修补方法更包括将该瑕疵电容中的上电极与对应的该扫描配线其中之一或该共用配线其中之一相熔接。
44.根据权利要求42所述的薄膜晶体管阵列基板的修补方法，其特征在于其中移除与该瑕疵电容中的上电极对应的该画素电极的部分区域的方法包括激光移除。
45.根据权利要求43所述的薄膜晶体管阵列基板的修补方法，其特征在于其中将该瑕疵电容中的上电极与对应的该扫描配线其中之一或该共用配线其中之一相熔接的方式包括激光熔接。
46.根据权利要求42或43所述的薄膜晶体管阵列基板的修补方法，其特征在于其中当该画素电极以及该共用配线或扫描配线之间具有一第二粒子/破洞时，该修补方法更包括移除对应于该第二粒子/破洞上方的该画素电极的区域，以使该第二粒子与该画素电极电性绝缘。
47.根据权利要求46所述的薄膜晶体管阵列基板的修补方法，其特征在于其中移除对应于该第二粒子/破洞上方的该画素电极的区域的方法包括激光移除。
48.一种薄膜晶体管阵列基板，其特征在于其包括一基板；多数个扫描配线，配置于该基板上；多数个资料配线，配置于该基板上，其中该些扫描配线与该些资料配线是区分出多数个画素区域；多数个薄膜晶体管，每一该些薄膜晶体管是位于该些画素区域其中之一内，其中该些薄膜晶体管是藉由该些扫描配线驱动；多数个画素电极，每一该些画素电极是位于该些画素区域其中之一内，以与对应的该些薄膜晶体管其中之一电性连接，其中每一该些画素电极具有至少一第一沟槽及至少一第二沟槽，该第一沟槽的延伸方向与该第二沟槽之延伸方向不同，且该第一沟槽与该第二沟槽相连通；多数个共用配线，配置于该基板上，每一该些画素电极的部分区域是位于对应的该些共用配线其中之一的上方，且每一该些画素电极的该第一沟槽与该第二沟槽的相连通处位于对应的该些共用配线其中之一的上方；以及一上电极，配置于每一该些画素电极以及该些共用配线其中之一之间，且每一该些上电极的一部分区域是分别与对应的该些画素电极其中之一电性连接。
49.根据权利要求48所述的薄膜晶体管阵列基板的修补方法，其特征在于其中每一该些画素电极的该第一沟槽与该第二沟槽的相连通处邻近于每一该些上电极与对应的该些画素电极其中之一的电性连接处。
50.一种薄膜晶体管阵列基板，其特征在于其包括一基板；多数个扫描配线，配置于该基板上；多数个资料配线，配置于该基板上，其中该些扫描配线与该些资料配线是区分出多数个画素区域；多数个薄膜晶体管，每一该些薄膜晶体管是位于该些画素区域其中之一内，其中该些薄膜晶体管是藉由该些扫描配线驱动；多数个画素电极，每一该些画素电极是位于该些画素区域其中之一内，以与对应的该些薄膜晶体管其中之一电性连接，其中每一该些画素电极具有至少一第一沟槽及至少一第二沟槽，该第一沟槽的延伸方向与该第二沟槽的延伸方向不同，且该第一沟槽与该第二沟槽相连通；多数个共用配线，配置于该基板上，每一该些画素电极的部分区域是位于对应的该些共用配线其中之一的上方，且每一该些画素电极的该第一沟槽与该第二沟槽的相连通处位于对应的该些共用配线其中之一的上方；以及一上电极，配置于每一该些画素电极以及该些共用配线其中之一之间，且该上电极的一部分区域是与对应的该些画素电极其中之一电性连接，且适于与该些共用配线其中之一耦合形成一电容，当该电容为一瑕疵电容时，该瑕疵电容中的该上电极是与对应的该些画素电极其中之一的一部份区域电性绝缘。
51.根据权利要求50所述的薄膜晶体管阵列基板的修补方法，其特征在于其中该瑕疵电容中的该上电极与对应的该些共用配线其中之一相熔接。
52.根据权利要求50所述的薄膜晶体管阵列基板的修补方法，其特征在于当每一该些画素电极以及该些共用配线其中之一之间具有一粒子/破洞时，该些画素电极其中的一上更包括一开口，且该开口位于该粒子/破洞的上方，以使该粒子/破洞与该些画素电极其中之一电性绝缘。
53.一种薄膜晶体管阵列基板的修补方法，其特征在于适于对申请专利范围第48项的薄膜晶体管阵列基板进行修补，当该上电极与对应的该些共用配线其中之一之间具有一第一粒子/破洞时，其所形成之电容为一瑕疵电容，而该修补方法包括移除与该瑕疵电容中的该上电极对应的该些画素电极其中之一的一部分区域，该部分区域位于每一该些上电极与对应之该些画素电极其中之一之电性连接处的周围，以令该瑕疵电容中的该上电极与对应的该些画素电极其中之一电性绝缘。
54.根据权利要求53所述的薄膜晶体管阵列基板的修补方法，其特征在于其中移除与该瑕疵电容中的该上电极对应的该些画素电极其中之一的该部分区域的方法包括激光移除。
55.根据权利要求53所述的薄膜晶体管阵列基板的修补方法，其特征在于其中在移除与该瑕疵电容中的该上电极对应的该些画素电极其中之一的该部分区域之后，该修补方法更包括将该瑕疵电容中的该上电极与对应之该些共用配线其中之一相熔接。
56.根据权利要求55所述的薄膜晶体管阵列基板的修补方法，其特征在于其中将该瑕疵电容中的该上电极与对应的该些共用配线其中之一相熔接的方法包括激光熔接。
57.根据权利要求53或55所述的薄膜晶体管阵列基板的修补方法，其特征在于其中当该些画素电极其中之一与对应的该些共用配线其中之一之间具有一第二粒子/破洞时，该修补方法更包括移除对应于该第二粒子/破洞上方之该些画素电极其中之一的区域，以使该第二粒子/破洞与该些画素电极其中之一电性绝缘。
58.根据权利要求57所述的薄膜晶体管阵列基板的修补方法，其特征在于其中移除对英语该第二粒子/破洞上方的该些画素电极其中之一的区域的方法包括激光移除。
全文摘要
一种薄膜晶体管阵列基板主要是由一基板、多个扫描配线、多个资料配线、多个薄膜晶体管、多个画素电极、多个共用配线及一图案化上电极所构成。其中，扫描配线及资料配线配置于基板上以区分出多个画素区域。薄膜晶体管分别位于各画素区域内，藉由对应的扫描配线与资料配线驱动。画素电极位于各画素区域内，与对应的薄膜晶体管电性连接。共用配线配置于基板上，每一个画素电极的部分区域是位于对应的共用配线的上方。图案化上电极包括多个子上电极，配置于每一个画素电极以及对应的共用配线之间，子上电极是与画素电极电性连接，适于与共用配线耦合形成一电容。其修补方式是移除与瑕疵电容中的子上电极对应的画素电极的部分区域，令瑕疵电容中的子上电极与对应的画素电极电性绝缘。
文档编号G02F1/136GK1570745SQ20041007052
公开日2005年1月26日 申请日期2004年8月3日 优先权日2004年4月29日
发明者来汉中 申请人:友达光电股份有限公司